CN221102070U - 封装体 - Google Patents

封装体 Download PDF

Info

Publication number
CN221102070U
CN221102070U CN202322622885.6U CN202322622885U CN221102070U CN 221102070 U CN221102070 U CN 221102070U CN 202322622885 U CN202322622885 U CN 202322622885U CN 221102070 U CN221102070 U CN 221102070U
Authority
CN
China
Prior art keywords
integrated circuit
circuit device
cooling passage
cover
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202322622885.6U
Other languages
English (en)
Inventor
邵栋梁
余振华
黄钰昇
萧友榕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN221102070U publication Critical patent/CN221102070U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8334—Bonding interfaces of the layer connector
    • H01L2224/83359—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1632—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本公开提供一种封装体，包括封装剂、密封剂、黏着剂以及盖件。封装剂横向包围第一集成电路装置以及第二集成电路装置，其中第一集成电路装置包括管芯以及位于管芯上方的散热结构；密封剂设置于散热结构上方；黏着剂设置于第二集成电路装置上方；盖件设置于密封剂以及黏着剂上方，其中盖件包括第一冷却通路以及第二冷却通路，第一冷却通路包括开口，位在盖件的底部且对准散热结构，第二冷却通路包括对准第二冷却通路且远离盖件的底部的多个通道。

Description

封装体
技术领域
本公开实施例涉及封装技术，特别涉及一种具有散热结构的封装体。
背景技术
由于各种电子元件(例如：晶体管、二极管、电阻器、电容器等)的积集密度不断提高，半导体集成电路产业经历了快速成长。在大多数情况下，积集密度的提高源自于最小部件尺寸的缩小，以允许更多元件可被整合到给定的区域中。随着对缩小电子设备需求的增长，出现了对更小以及更具创造性的半导体管芯封装技术的需求。
实用新型内容
本公开提供一种封装体，包括封装剂、密封剂、黏着剂以及盖件，封装剂横向包围第一集成电路装置以及第二集成电路装置，其中所述第一集成电路装置包括管芯以及位于所述管芯上方的散热结构；密封剂设置于所述散热结构上方；黏着剂设置于所述第二集成电路装置上方；盖件设置于所述密封剂以及所述黏着剂上方，其中所述盖件包括第一冷却通路(cooling passage)以及第二冷却通路，所述第一冷却通路包括开口，位在所述盖件的底部且对准所述散热结构，所述第二冷却通路包括对准所述第二冷却通路且远离所述盖件的所述底部的多个通道(channel)。
本公开提供一种封装体，包括第一集成电路装置、第二集成电路装置、封装剂、密封剂、黏着剂以及盖件，第一集成电路装置以及第二集成电路装置附接到基板，其中所述第一集成电路装置包括管芯以及设置于所述管芯上方的散热结构；密封剂设置于所述散热结构上方；黏着剂设置于所述第二集成电路装置上方；盖件设置于所述密封剂以及所述黏着剂上方，其中所述盖件包括下部、位于所述下部上方的上部、在所述下部以及所述上部中的第一冷却通路、以及在所述下部以及所述上部中且与所述第一冷却通路间隔开的第二冷却通路，其中所述第一冷却通路包括在所述上部中的第一上通道以及延伸穿过所述下部且与所述第一集成电路装置对准的第一下通道，其中所述第二冷却通路包括在所述上部中的第二上通道以及在所述下部中的第二下通道，其中所述第二下通道连接到所述第一上通道且在平面图中延伸超过所述第一上通道，其中所述第二下通道在所述平面图中与所述黏着剂重叠。
附图说明
以下将配合所附图式详述本公开的各种态样。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可任意地放大或缩小元件的尺寸，以清楚地表现出本公开实施例的特征。
图1是根据一些实施例，绘示出集成电路管芯的剖面示意图。
图2A和图2B是根据一些实施例，分别绘示出集成电路装置的剖面示意图以及平面图，其中图2A是沿着图2B中的A-A线截取的。
图3至图5是根据一些实施例，绘示出集成电路装置于中间制造阶段的剖面示意图。
图6至图20B是根据一些实施例，绘示出集成电路封装体于中间制造阶段的剖面示意图。
图21是根据一些实施例，绘示出盖件结构的三维示意图。
图22A至图22C是根据一些实施例，绘示出盖件结构的平面图。
附图标记说明如下：
50:集成电路管芯
50A:晶圆
50F/70F:前侧
52:半导体基板
54/74:互连结构
56:管芯连接件
58:介电层
60:散热结构
60A:空白晶圆
60C:中心区域
60P:周边区域
62/62A:块材基板
64:条状物
66:接合膜
68:沟槽
69:切割道
70:中介层
70B:背侧
72/150:基板
76:导导通孔
80:集成电路装置
80A:第一集成电路装置
80B:第二集成电路装置
82:导电连接件
84/156:底部填充剂
90:封装剂
96/120:载体基板
98/122:剥离层
100:集成电路封装体
102:绝缘层
104:球下金属层
106:导电连接件
126:微型通道
152:焊垫
160:环结构
162:密封剂
166/168:黏着剂
180:空腔
200:盖件结构
202:下部
204:上部
204A:第一侧
204B:第二侧
204C:第三侧
210:第一冷却通路
212/222:入/出开口
214:第一通道
214A/216A/224A/226A:第一部分
214B/216B/224B/226B:第二部分
214C/216C:第三部分
216:第二通道
219/229/232:方向
220:第二冷却通路
224:第一上通道
226:第二上通道
228:下通道
230:孔洞
240:第一密封环
242:第二密封环
D:距离
H1/H2/H3:高度
P:节距
W1/W2:宽度
具体实施方式
以下公开提供了许多的实施例或范例，用于实施所提供的标的物的不同元件。各元件和其配置的具体范例描述如下，以简化本公开实施例的说明。当然，这些仅仅是范例，并非用以限定本公开实施例。举例而言，叙述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接触的实施例，也可能包含额外的元件形成在第一和第二元件之间，使得它们不直接接触的实施例。此外，本公开实施例可能在各种范例中重复参考数字以及/或字母。如此重复是为了简明和清楚的目的，而非用以表示所讨论的不同实施例及/或配置之间的关系。
再者，其中可能用到与空间相对用词，例如“在……之下”、“下方”、“较低的”、“上方”、“较高的”等类似用词，是为了便于描述图式中一个(些)部件或特征与另一个(些)部件或特征之间的关系。空间相对用词用以包括使用中或操作中的装置的不同方位，以及图式中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，其中所使用的空间相对形容词也将依转向后的方位来解释。
根据各种实施例，一种封装体包括设置在集成电路装置上方的盖件结构。盖件结构包括冷却通路，其用于允许冷却流体流过以耗散集成电路装置产生的热量，从而提高封装体的性能。
图1是根据一些实施例，绘示出集成电路管芯50的剖面示意图。一个或多个集成电路管芯50将在后续处理中被封装以形成集成电路封装体。每个集成电路管芯50可以是逻辑管芯(例如：中央处理器(central processing unit,CPU)、图形处理器(graphicsprocessing unit,GPU)、微控制器等)、存储器管芯(例如：动态随机存取存储器(dynamicrandom access memory,DRAM)管芯、静态随机存取存储器(static random accessmemory,SRAM)管芯、混合存储器立方体(hybrid memory cube,HMC)模组、高频宽存储器(high bandwidth memory,HBM)模组等)、电源管理管芯(例如：电源管理集成电路(powermanagement integrated circuit,PMIC)管芯)、射频(radio frequency,RF)管芯、界面管芯、感测器管芯、微电机系统(micro-electro-mechanical-system,MEMS)管芯、信号处理管芯(例如：数字信号处理器(digital signal processing,DSP)管芯)、前端管芯(例如：类比前端(analog front-end,AFE)管芯)、特定应用集成电路(application-specificintegrated circuit,ASIC)管芯等或前述的组合(例如：系统单晶片(system-on-a-chip,SoC)管芯)。集成电路管芯50可以形成在晶圆中，其可以包括不同的管芯区域，这些区域在后续步骤中被单粒化(singulated)以形成多个集成电路管芯50。集成电路管芯50包括半导体基板52、互连结构54、管芯连接件56、以及介电层58(如果存在的话)。
半导体基板52可以是掺杂或未掺杂的硅基板，或者是绝缘体上覆硅(semiconductor-on-insulator,SOI)基板的有源层。半导体基板52可以包括其他半导体材料，如锗(Ge)；化合物半导体，包括碳化硅(SiC)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、砷化铟(InAs)以及/或锑化铟(InSb)；合金半导体，包括硅锗(SiGe)、磷砷化镓(GaAsP)、砷化铝铟(AlInAs)、砷化铝镓(AlGaAs)、砷化镓铟(GaInAs)、磷化镓铟(GaInP)以及/或磷砷化镓铟(GaInAsP)；或前述的组合。也可以使用其他基板，如多层或梯度基板。半导体基板52具有有源表面(例如：图1中朝下的表面)以及非有源表面(例如：图1中朝上的表面)，装置在半导体基板52的有源表面。装置可以是有源装置(例如：晶体管、二极体等)及/或无源装置(例如：电容器、电阻器等)，非有源表面可以不具有装置。
互连结构54在半导体基板52的有源表面上，用于电性连接半导体基板52的装置以形成集成电路。互连结构54可以包括一个或多个介电层以及介电层中相应的一个或多个金属化层。用于介电层的可接受的介电材料包括氧化物、氮化物、碳化物、或前述的组合，例如：介电材料可以包括氧化硅、氧化铝、氮化硅、氮氧化硅、碳化硅、氧碳化硅、碳氮化硅、氮氧化碳氮化硅、前述的组合等。也可以使用其他介电材料，例如聚合物，如聚苯并恶唑(polybenzoxazole,PBO)、聚酰亚胺、苯并环丁烯(benzocyclobuten,BCB)基聚合物等。金属化层可以包括导电导通孔及/或导电线以互连半导体基板52的装置。金属化层可以由导电材料形成，例如金属，如铜、钴、铝、金、前述的组合等。互连结构54可以通过镶嵌(damascene)工艺形成，如单镶嵌工艺、双镶嵌工艺等。
管芯连接件56在集成电路管芯50的前侧50F。管芯连接件56可以是导电柱、焊垫等，以进行外部连接。管芯连接件56在互连结构54中及/或上，例如：管芯连接件56可以是互连结构54的上金属化层的一部分。管芯连接件56可以由如铜、铝等的金属形成，且可以通过例如电镀等形成。
介电层58可选地设置在集成电路管芯50的前侧50F。介电层58在互连结构54中及/或上，例如：介电层58可以是互连结构54的上介电层，介电层58横向包覆管芯连接件56。介电层58可以是氧化物、氮化物、碳化物、聚合物等、或前述的组合。介电层58可以例如通过旋转涂布、层压(lamination)、化学气相沉积(chemical vapor deposition,CVD)等形成。首先，介电层58可以埋藏管芯连接件56，使得介电层58的顶表面位于管芯连接件56的顶表面上方，在集成电路管芯50形成过程中，管芯连接件56通过介电层58暴露出来，暴露管芯连接件56可以去除可能存在于管芯连接件56上的任何焊料区域。去除工艺可以应用于各种层以去除管芯连接件56上的多余材料。去除工艺可以是平坦化工艺，如化学机械研磨(chemicalmechanical polishing,CMP)、回蚀、前述的组合等。在平坦化工艺之后，管芯连接件56以及介电层58的顶表面为共平面(在工艺变化范围内)且暴露在集成电路管芯50的前侧50F。
根据一些实施例，图2A以及图2B分别绘示出第一集成电路装置80A的剖面示意图以及平面图，其中图2A是沿着图2B中的A-A线截取的。第一集成电路装置80A可以包括附接(attached)到集成电路管芯50的散热结构60(参见例如图1)。在一些实施例中，散热结构60包括块材基板62且可以不包括金属化层、有源或非有源装置等。块材基板62可以由具有高导热性的材料形成，如硅、类似于半导体基板52的半导体材料等。散热结构60也可称为虚置管芯或热增强管芯。
根据一些实施例，散热结构60具有与周边区域60P相邻的中心区域60C，例如：如图2B所示，周边区域60P在平面图中可以具有环形且围绕中心区域60C，多个条状物64可以设置在中心区域60C内，且外围区域60P没有条状物64。条状物64可以沿着纵向延伸(例如：进入以及离开所示的剖面示意图的平面)在图2A中)。条状物64可以形成为规则图案，如图2B所示的矩形条状物的重复图案，例如：相邻的条状物64可以具有在20微米至166微米范围的节距P。在一些实施例中，每个条状物64具有在30微米至100微米范围的第一宽度W1以及在50微米至600微米范围的高度(或深度)H1，高度H1对宽度W1的比例可以在1至15的范围。条状物的规则图案是为了例示的目的而显示的，且可以使用其他规则或不规则的图案。条状物64可以从块材基板62的顶表面暴露，条状物64可以具有与块材基板62的顶表面共平面的顶表面。在一些实施例中，条状物64具有相对于块材基板62的顶表面基本上垂直或倾斜的垂直侧壁。在一些实施例中，条状物64包括聚合物材料，如环氧树脂、聚四氟乙烯、聚酰亚胺、或前述的组合，或者可以通过蚀刻工艺适当地从块材基板62上移除的任何材料。
在一些实施例中，周边区域60P具有宽度W2，如从块材基板62或切割道(例如，参见图5中的切割道69)的边缘沿着图2B的x方向或y方向朝向中心区域，例如：宽度W2可以是100微米至250微米。在一些实施例中，宽度W2是中心区域60C的宽度(例如：在x方向上)的1％至50％。正如下文将更详细地讨论的，条状物64的材料将被去除以形成微型通道以允许冷却流体流过用于散热，周边区域60P的适当宽度W2可以为周边区域60P中形成密封剂(参见图19)提供足够的空间，从而能够有效地减少或防止冷却流体的泄漏。
散热结构60可以通过直接接合或接合层附接到集成电路管芯50，例如：在散热结构60通过直接接合附接到集成电路管芯50的一些实施例中，散热结构60的底表面直接接合到集成电路管芯50的非有源表面，在这种的实施例中，可以在散热结构60的块材基板62以及集成电路管芯50的半导体基板52的一或两者上形成如氧化硅层的接合膜66以帮助接合工艺。在散热结构60通过接合层附接到集成电路管芯50的实施例中，接合膜66可以是热界面材料(thermal interface material,TIM)，热界面材料可以是高分子材料、焊膏、铟焊膏等。
根据一些实施例，图3至图5绘示出形成针对图2A以及图2B所描述的结构的例示性流程。在图3中，示出了具有多个沟槽68的空白晶圆60A。空白晶圆60A可以包括块材基板62A，其是针对图1所描述的半导体基板52的晶圆形式且将在后续处理中被单粒化成如图2A所示的多个块材基板62。多个沟槽68可以形成在块材基板62A中。在一些实施例中，沟槽68可以具有与条状物64相同的图案，如具有宽度W1以及节距P，且可以具有与条状物64的高度H1相同的深度。沟槽68的形成可以包括在块材基板62A的顶表面上形成图案化遮罩(未示出)，如包括沟槽68图案的硬遮罩，以及根据图案化遮罩的图案蚀刻块材基板62A。蚀刻工艺可以包括如反应离子蚀刻(reactive ion etching,RIE)等干式蚀刻。在形成沟槽68之后，图案化的遮罩可以通过任何可接受的可去除工艺来去除，如湿式蚀刻或干式蚀刻。
根据一些实施例，在图4中，填充沟槽68以在块材基板62中形成多个条状物64。在一些实施例中，条状物64通过CVD、旋转涂布、层压等形成。条状物64的原样材料可以填充沟槽68且在块材基板62A的顶表面上具有多余部分(未示出)。可以执行平坦化工艺，如CMP或机械研磨，以去除条状物64的材料在块材基板62A顶表面上的多余部分，留下埋在块材基板62A中且从块材基板62A的顶表面暴露的条状物64。在一些实施例中，空白晶圆60A的厚度可通过从其底表面研磨空白晶圆60A来调整。
在图5中，形成或提供包括多个集成电路管芯50的晶圆50A，且包括条状物64的空白晶圆60A附接到晶圆50A。在一些实施例中，空白晶圆60A的块材基板62A通过晶圆对晶圆接合而接合至晶圆50A，例如：块材基板62A的底表面可以附接到晶圆50A的非有源表面(例如：半导体基板52的非有源表面)。可以使用直接接合或使用例如上面讨论的接合膜66的接合来执行晶圆对晶圆接合。虽然这里没有详细说明，但是可以理解，可以通过其他合适的技术来实现晶圆对晶圆的接合。
图5进一步说明沿切割道69分割空白晶片60A、接合膜66以及晶圆50A以形成单独的接合管芯结构，如图2A中绘示的第一集成电路装置80A。为了例示的目的，图5绘示了形成两个第一集成电路装置80A的单个切割道69，而实施例可以包括任何数量的切割道以形成更多单独的结构，如图2A中绘示的那些。
图6至图20B是根据一些实施例，绘示出包括第一集成电路装置80A(参见图2A)的集成电路封装体100于中间制造阶段的剖面示意图。首先参考图6，示出了中介层70。中介层70可以是晶圆，且多个第一集成电路装置80A可以使用晶片堆叠晶圆(chip-on-wafer,CoW)技术附接到中介层70且随后被单粒化以形成单独的封装体。还应理解，本公开中绘示的实施例也可应用于各种类型的三维集成电路(3DIC)封装体。
在图6中，获得或形成中介层70。在一些实施例中，中介层70包括基板72、互连结构74、以及导通孔76。基板72可以是块材半导体基板、SOI基板、多层半导体基板等。基板72可包括半导体材料，如硅；锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟以及/或锑化铟；合金半导体，包括硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟以及/或磷砷化镓铟；或前述的组合。也可以使用其他基板，如多层或梯度基板，基板72可以是掺杂的或未掺杂的。在一些实施例中，基板72不包括有源装置，尽管中介层可以包括在基板72的前侧表面(例如：70F)中及/或上形成的无源装置。
互连结构74位于基板72的前侧表面之上，且用于电性连接基板72的装置(如果有的话)及/或附接到中介层70的装置。互连结构74可以包括一个或多个介电层以及介电层中的相应金属化层。用于介电层的可接受的介电材料包括氧化物、氮化物、碳化物、前述的组合等，例如：介电材料可以包括氧化硅、氧化铝、氮化硅；氮氧化硅、碳化硅、碳氧化硅、碳氮化硅、碳氮氧化硅、前述的组合等。也可以使用其他介电材料，例如聚合物，如PBO、聚酰亚胺、BCB基聚合物等。金属化层可以包括导电导通孔及/或导电线以将任何设备互连在一起及/或连接到外部设备。金属化层可以由导电材料形成，如金属，其可以是铜、钴、铝、金、前述的组合等。互连结构74可以通过镶嵌工艺形成，如单镶嵌工艺、双镶嵌工艺等。
在一些实施例中，管芯连接件以及介电层(未单独绘示)位于中介层70的前侧70F。具体而言，中介层70可以包括类似于针对图1所描述的集成电路管芯50的管芯连接件以及介电层，例如：管芯连接件以及介电层可以是互连结构74的上金属化层的一部分。
导通孔76延伸到互连结构74及/或基板72中。导通孔76电性连接到互连结构74的金属化层。作为形成导通孔76的例示，凹陷可以通过例如蚀刻、铣削(milling)、激光技术、前述的组合等在互连结构74及/或基板72中形成。薄介电材料可以形成在凹陷中，如通过使用氧化技术。薄阻挡层可以顺应性地沉积在开口中，如通过CVD、原子层沉积(atomic layerdeposition,ALD)、物理气相沉积(physical vapor deposition,PVD)、热氧化、前述的组合等。阻挡层可以由氧化物、氮化物、碳化物、前述的组合等形成。导电材料可以沉积在阻挡层上方以及开口中。导电材料可以通过电化学电镀工艺、CVD、ALD、PVD、前述的组合等形成。导电材料的例示是铜、钨、铝、银、金、前述的组合等。通过例如CMP从互连结构74或基板72的表面去除多余的导电材料以及阻挡层，阻挡层的剩余部分以及导电材料形成导通孔76。
根据一些实施例，图7绘示出附接至中介层70的一个或多个集成电路装置。在图7所示的例示中，一个集成电路装置(如图2A以及图2B中所示的第一集成电路装置80A)以及两个第二集成电路装置80B附接至中介层70，其中第二集成电路装置80B以及第一集成电路装置80A统称为集成电路装置80。第二集成电路装置80B可以是存储器管芯、存储器管芯堆叠、集成电路管芯(类似于针对图1所描述的集成电路管芯50)或集成电路管芯堆叠等。第一集成电路装置80A可以具有与第二集成电路装置80B功能不同的功能，例如：第一集成电路装置80A可以是逻辑装置，如CPU、GPU、SoC、微控制器、ASIC等。第二集成电路装置80B可为存储器装置，如DRAM装置、SRAM装置、HMC模组、HBM模组等。第一集成电路装置80A以及第二集成电路装置80B可以形成于同一工艺节点的工艺中，也可以形成于不同工艺节点的工艺中，例如：第一集成电路装置80A可以具有比第二集成电路装置80B更先进的工艺节点。
在图7中，集成电路装置80通过导电连接件82附接到中介层70，如焊接。可以使用例如取放(pick-and-place)工具将集成电路装置80放置在互连结构74上。导电连接件82可以由如焊料的可回流导电材料形成，且还可以包括其他导电材料，如铜、铝、金、镍、银、钯、锡、铅等或前述的组合。在一些实施例中，导电连接件82通过初始形成焊料层来形成，其透过如蒸镀、电镀、印刷、焊料转移、植球(ball placement)等方法。一旦在中介层70上形成了焊料层，就可以执行回流以便将导电连接件82成形为期望的凸块(bump)形状。将集成电路装置80附接至中介层70可包括将集成电路装置80放置在中介层70上并回流导电连接件82。导电连接件82形成中介层70的对应管芯连接件与集成电路装置80之间的接头(joints)，将中介层70电性连接到集成电路装置80。
底部填充剂84可以围绕导电连接件82形成，且位于中介层70与集成电路装置80之间。底部填充剂84可以减少应力并保护由导电连接件82的回流产生的接头。底部填充剂84可以由如环氧树脂等底部填充材料形成。底部填料84可以在集成电路装置80附接到中介层70之后通过毛细流动工艺(capillary flow process)形成，或者可以在集成电路装置80附接到中介层70之前通过合适的沉积方法形成。底部填料84可以以液体或半液体形式应用，接着随后固化。底部填料84可以具有不同的高度，其取决于第一集成电路装置80A与第二集成电路装置80B之间的距离。在所示的实施例中，底部填料84的高度可以大于集成电路管芯50，且与第一集成电路装置80A的散热结构60的侧壁接触。在一些实施例中，底部填充剂84的顶表面高于条状物64的底表面。在一些未绘示的实施例中，底部填充剂84的顶表面与散热结构60的顶表面齐平。
在图8中，在中介层70以及中介层70上的各种组件上方形成封装剂90，在形成之后，封装剂90包覆集成电路装置80以及底部填充物84。封装剂90可以是模塑化合物(molding compound)，其可以是聚合物、树脂、环氧树脂等、以及基础材料(base material)中的填料颗粒，填料颗粒可以是二氧化硅、氧化铝等介电颗粒，且可以具有球形，此外，球形填料颗粒可具有多个不同的直径。封装剂90可以通过压缩模塑、传递模塑等应用，且形成在中介层70上方，使得散热结构60以及集成电路装置80被埋藏或覆盖。封装剂90可以以液体或半液体形式应用，接着随后固化。
在图9中，封装剂90被减薄以暴露出第一集成电路装置80A。在一些实施例中，还可以暴露出第二集成电路装置80B，如图9所示。具体而言，减薄去除覆盖第一集成电路装置80A的散热结构60顶表面的部分封装剂90，从而暴露散热结构60。在一些实施例中，减薄还包括去除第二集成电路装置80B的一部分及/或第一集成电路装置80A的散热结构60的一部分(包括条状物64)，在减薄工艺之后，第一集成电路装置80A的散热结构60的顶表面与封装材料90是共平面的(在工艺变化范围内)。此外，一个或多个第二集成电路装置80B的顶表面也可以与第一集成电路装置80A的散热结构60以及封装剂90的顶表面共平面(在工艺变化范围内)。在一些实施例中，条状物64具有40微米至590微米范围的高度H2。减薄后，高度H2对宽度W1的比值可以为1至15。在一些实施例中，高度H2对散热结构60(减薄工艺后)的总厚度H3的比值在0.1至0.77的范围。厚度H3可以在400微米至775微米的范围。减薄工艺可以是研磨工艺、CMP、回蚀、前述的组合等。
在图10中，中间结构可以放置在载体基板96或其他合适的支撑结构上用于后续工艺，例如：载体基板96可以通过剥离层98附接到第一集成电路装置80A、第二集成电路装置80B、以及封装剂90。在一些实施例中，载体基板96是如块材半导体或具有晶圆或面板形状等玻璃基板的基板。剥离层98可以由聚合物基(polymer-based)的材料形成，其可以在工艺之后与载体基板96一起从结构中移除。在一些实施例中，剥离层98是环氧树脂基底的散热材料，其在加热时失去其黏着(adhesive)特性，如光热转换(light-to-heat-conversion,LTHC)剥离涂层。
在图11中，中介层70被减薄以暴露导通孔76，导通孔76的暴露可以通过减薄工艺实现，如研磨工艺、CMP、回蚀、前述的组合等。在所示实施例中，实施凹陷工艺以使基板72的背面凹陷，使得导通孔76在中介层70的背侧70B处突出。凹陷工艺可以是例如合适的回蚀工艺、CMP等。在一些实施例中，用于暴露导通孔76的减薄工艺包括CMP，且导通孔76由于在CMP或单独的凹陷蚀刻工艺期间发生的凹陷而在中介层70的背侧70B突出。绝缘层102可选地形成在基板72的背表面上，围绕导通孔76的突出部分。在一些实施例中，绝缘层102由含硅绝缘体形成，如氮化硅、氧化硅、氮氧化硅等，且可以通过如旋转涂布、CVD、电浆辅助化学气相沉积(plasma-enhanced physical vapor deposition,PECVD)、高密度电浆化学气相沉积(high-density plasma chemical vapor deposition,HDP-CVD)等合适的沉积方法形成。首先，绝缘层102可以埋藏导通孔76，可以对各种层应用去除工艺以去除导通孔76上方的多余材料。去除工艺可以是平坦化工艺，如CMP、回蚀、前述的组合等。在平坦化之后，导通孔76的暴露表面与绝缘层102是共平面的(在工艺变化范围内)且暴露在中介层70的背侧70B。在另一个实施例中，绝缘层102被省略，且基板72的暴露表面与导通孔76是共平面的(在工艺变化范围内)。
凸块下金属层(under bump metallurgies,UBM)104可以形成在导通孔76以及绝缘层102(或基板72，当绝缘层102被省略时)的暴露表面上。作为形成UBM 104的例示，籽晶层(未单独绘示)形成在导通孔76以及绝缘层102(如果存在)或基板72的暴露表面上。在一些实施例中，籽晶层是金属层，其可以是单层，也可以是由不同材料形成的多个子层组成的复合层。在一些实施例中，籽晶层包括钛层以及在钛层之上的铜层，可以使用例如PVD等形成籽晶层，接着在籽晶层上形成光致抗蚀剂并图案化。光致抗蚀剂可以通过旋转涂布等形成且可以曝光以进行图案化。光致抗蚀剂的图案对应于UBM 104。图案化形成穿过光致抗蚀剂的开口以暴露籽晶层，接着在光致抗蚀剂的开口中以及籽晶层的暴露部分上形成导电材料。导电材料可以通过电镀或无电极镀等电镀形成。导电材料可包括金属，如铜、钛、钨、铝等。接着，去除光致抗蚀剂以及籽晶层上未形成导电材料的部分。光致抗蚀剂可以通过可接受的灰化或剥离工艺去除，如使用氧电浆等。一旦去除光致抗蚀剂，就可去除籽晶层的暴露部分，如通过使用可接受的蚀刻工艺。籽晶层的剩余部分以及导电材料形成UBM 104。
此外，导电连接件106形成在UBM 104上。导电连接件106可以是球栅阵列(ballgrid array,BGA)连接件、焊球、金属柱、可掌控熔塌焊接高度的覆晶互连技术(controlledcollapse chip connection,C4)凸块、微凸块、化学镍钯金(electroless nickel-electroless palladium-immersion gold technique,ENEPIG)形成凸块等。导电连接件106可由可回流的导电材料形成，如焊料、铜、铝、金、镍、银、钯、锡等或前述的组合。在一些实施例中，导电连接件106是通过蒸镀、电镀、印刷、焊料转移、植球等方法初始形成焊料层而形成。一旦在结构上形成了焊料层，就可以执行回流，以便将材料成形为所需的凸块形状。在一些实施例中，导电连接件106包括通过溅镀、印刷、电镀、无电极镀、CVD等形成的金属柱(例如铜柱)。金属柱可以是无焊料的且具有基本上垂直的侧壁。在一些实施例中，金属盖层形成在金属柱的顶部上。金属盖层可以包括镍、锡、锡铅、金、银、钯、铟、镍钯-金、镍金等或前述的组合，且可以通过电镀工艺形成。
在图12中，中间结构被放置在载体基板120或其他合适的支撑结构上用于后续工艺，例如：载体基板120可以通过剥离层122附接到导电连接件106以及中介层70的背侧70B，例如：剥离层122可以具有大于导电连接件106的厚度以避免导电连接件106接触载体基板120，这可以减少对导电连接件106的损坏。剥离层122可以具有与剥离层98类似的材料，如热释放材料，其在加热时可能失去其黏着特性，如LTHC剥离涂层。在一些实施例中，载体基板120是块材半导体基板或具有晶圆或面板形状等的玻璃基板。
在图13中，执行载体剥离(debonding)工艺以从第一集成电路装置80A、第二集成电路装置80B、以及封装剂90分离(剥离)载体基板96(参见图12)，从而暴露埋入散热结构60中的条状物64。剥离包括从载体基板96的顶侧投射光，如激光或紫外(ultraviolet,UV)光，以局部加热剥离层98。因此，剥离层98可在光的局部分布热下分解，且可移除载体基板96，而中介层70的背侧70B上的剥离层122可不受影响。
根据一些实施例，在图14中，埋入散热结构60中的条状物64被移除，从而在第一集成电路装置80A的散热结构60中形成微型通道126。在一些实施例中，微型通道126具有对应于条状物64的形状，如具有宽度W1、节距P、以及高度H2。在一些实施例中，条状物64通过使用合适的酸性或碱性蚀刻溶液的湿式蚀刻来移除。正如下文将更详细地讨论的，微型通道126可以允许冷却流体(例如：水、碳氟化合物或其他合适的冷却剂)流过，且第一集成电路装置80A及/或集成电路封装体100中的其他元件所产生的热量可被冷却流体有效地导走。
在图15中，执行载体剥离以从中介层70的背侧70B分离(剥离)载体基板120(参见图14)。剥离包括投射光，如激光或UV光用于加热剥离层122。因此，剥离层122可以在光的热量下分解，且可以去除载体基板120。
上面讨论的工艺可以在晶圆级别执行，其中中介层70是晶圆尺寸的，并执行分割工艺，例如：可以将中间结构放置在胶带(未示出)上，且经由沿着切割道区域切割来执行分割工艺以形成如图15中绘示的结构。分割工艺可以包括锯切(sawing)、切割(dicing)等，例如：分割工艺可以包括锯切绝缘层102、封装剂90、互连结构74、以及基钣72。分割工艺将晶圆尺寸的中介层70分割成单独的封装体。作为分割工艺的结果，中介层70的外侧壁与封装剂90横向相连(在工艺变化范围内)。
在图16中，使用导电连接件106将图15中获得的一个或多个单粒化封装体附接到基板150。基板150可以是中介层、核心基板、无核心基板、印刷电路板(printed circuitboard,PCB)、封装基板等。基板150可以包括有源及/或无源装置(未单独示出)。可以使用如晶体管、电容器、电阻器、前述的组合等装置来生成系统设计的结构以及功能要求，可以使用任何合适的方法形成装置。
基板150还可以包括金属化层以及导通孔(未单独绘示)以及位于金属化层和导通孔上方的接合焊垫152。导电连接件106可以包括回流的焊料以将UBM 104附接到焊垫152。导电连接件106将中介层70的互连结构74的金属化层电性连接到基板150，包括基板150中的金属化层，因此，基板150电性连接到集成电路装置80。在一些实施例中，无源装置(例如：表面黏着装置(surface mount devices,SMD)，未单独绘示)在安装到基板150上之前，可以附接到中介层70的背侧70B(例如：接合到UBM 104)。在这样的实施例中，无源装置可以与导电连接件106接合到基板150的同一表面。
在一些实施例中，在中介层70与基板150之间形成底部填充剂156，围绕导电连接件106以及UBM 104。底部填充剂156可以在基板150被附接之后通过毛细流动工艺形成，或者可以是在附接基板150之前通过合适的沉积方法形成。底部填充剂156可以是从基板150延伸到中介层70的连续材料(例如：绝缘层102)。
上述制造过程是为了例示的目的而绘示，但不限于此，也可以根据一些实施例实施合适的结构及/或工艺变化，例如：条状物64可以在中介层70变薄之前被去除(参见图10)。在一些实施例中，在减薄封装剂90以暴露条状物64之后，如图9所示，可以执行条状物64的去除以形成微型通道126，如透过图14所示的去除工艺。接下来，请参考图17，载体基板96可附接到封装剂90以及散热结构60，并通过剥离层98密封微型通道126。接着，可以执行类似图11至图16的工艺，除了可以省略图12至图14中所示的那些工艺的外，因为条状物64已经被移除。如此，可以获得与图16所示的结构类似的结构。剥离层98的一些残余物可能落入微型通道126中，且它们可以在任何制造阶段通过合适的清洁工艺或通过流过微型通道126的冷却流体去除。
根据一些实施例，在图18中，环结构160附接到基板150。环结构160可以横向围绕集成电路装置80以及封装剂90。环结构160可以使用黏着剂或螺钉附接到基板150。环结构160可为金属或金属合金，如铝、铜、镍、钴、银、钛、铁、其合金或前述的组合。或者，环结构可以包括碳化硅、氮化铝、石墨、前述的组合等。环结构160可提供机械力以减少集成电路封装体100的翘曲(warpage)，并提供路径以将集成电路封装体100所产生的热量耗散。
根据一些实施例，在图19中，密封剂162设置在散热结构60上，而黏着剂166设置在第二集成电路装置80B上，例如：密封剂162可设置于散热结构60的周边区域60P，且可延伸至位于第一集成电路装置80A与第二集成电路装置80B之间的部分封装剂90上。在一些实施例中，密封剂162还延伸到散热结构60的中心区域，尽管在平面图中密封剂162可能偏离微型通道126。密封剂162可具有密封特性，例如：密封剂162可以包括硅酮、环氧树脂、聚四氟乙烯(polytetrafluoroethylene,PTFE)、多硫化物、聚氨酯、合适的树脂或橡胶、其他合适的聚合物、前述的组合等。在一些实施例中，密封剂162具有范围从0.5毫米至2毫米的宽度W3。随着具有足够宽度W3的密封剂162的形成，可减少或避免冷却流体从密封剂162、密封剂162与散热结构60的界面、或密封剂162与封装胶90的界面泄漏。
根据一些实施例，黏着剂166设置在第二集成电路装置80B上方。黏着剂166可以覆盖(例如：物理接触)第二集成电路装置80B的整个顶表面且可以在封装剂90上方延伸。在一些实施例中，黏着剂166进一步在封装剂90的侧壁上方延伸。图19显示黏着剂166与密封剂162分离，但在一些实施例中，黏着剂166可与密封剂162接触。尽管密封剂162可能比黏着剂166具有更好的密封性能，但黏着剂166可能具有比密封剂162更好的黏着以及导热性能。如此，盖件结构200(参见图20A)可以通过黏着剂166附接到如图19所示的中间结构，且可以有效地耗散从第二集成电路装置80B以及黏着剂166传导的热量。在一些实施例中，黏着剂166是热界面材料，如导热高分子材料(例如：热导率超过3瓦特/米·克尔文(W/m·K)的聚合物)、焊膏、铟焊膏等。在一些实施例中，黏着剂166的厚度可类似于密封剂162的厚度。
在一些实施例中，黏着剂168设置在环结构160上方。黏着剂168可以具有类似于黏着剂166的材料，例如：黏着剂168可以是热界面材料，如导热高分子材料(例如：热导率超过3W/m·K的聚合物)、焊膏、铟焊膏等。黏着剂168的厚度可不同于黏着剂166的厚度，例如：当环形结构160的高度大于封装剂90的高度时，黏着剂168的厚度可小于黏着剂166，或者当环形结构160的高度小于封装剂90的高度时，黏着剂168的厚度可大于黏着剂166。在一些实施例中，黏着剂168的厚度可类似于黏着剂166的厚度。
根据一些实施例，参考图20A、图20B、以及图21，盖件结构200通过密封剂162、黏着剂166、以及黏着剂168附接到集成电路装置80以及环结构160，从而形成空腔180。根据一些实施例，图21绘示出盖件结构200的三维示意图，其中图20A是沿着图21中的B-B段提取的剖面示意图，而图20B是沿着图21中的C-C段提取的剖面示意图。在图21中，盖件结构200的下部202以及上部204为了讨论方便而被绘示为分开，但它们可以相互附接。在图20A中，空腔180可以包括由散热结构60的顶表面、密封剂162以及盖件结构200围成的空间，空腔180还可以包括微型通道126。空腔180可以允许冷却流体流入以交换来自散热结构60的热量，从而耗散由集成电路管芯50产生的热量。微型通道126可以扩大散热结构60的表面积，且增加散热结构60与冷却流体之间的热交换效率以及容量。冷却流体可以是水、碳氟化合物、碳氯化合物、乙二醇、丙二醇、前述的组合或其他合适的冷却材料。
参照图20A、图20B、以及图21，盖件结构200可以包括下部202以及位于下部202之上的上部204。在一些实施例中，下部202以及上部204分别制造并通过螺钉、接着剂或其他可能的方式彼此附接。盖件结构200可以包括一个或多个第一冷却通路210。每个第一冷却通路210可以包括在上部204中的入/出开口212以及从入/出开口212延伸至下部202的第一通道214以及第二通道216。在一些实施例中，第一通道214以及第二通道216延伸穿过下部202并连接到空腔180，例如：每个第一通道214以及每个第二通道216可以在盖件结构200的底部具有开口。
如图21所示，图21中绘示出四个第一冷却通路210，但是可以使用更多或更少的第一冷却通路210。在一些实施例中，每个第一冷却通路210具有两个入/出开口212(例如：一个入开口以及一个出开口)。两个入/出开口212可以以不同高度(例如：z方向上的不同位置)设置在盖件结构200的上部204的第一侧204A。在一些实施例中，每个第一冷却通路210可包括从入/出开口212其中之一延伸到盖件结构200底部的第一通道214以及从入/出开口212中的另一个延伸到盖件结构200底部的第二通道216，例如：第一通道214可包括第一部分214A，从入/出开口212其中之一延伸到上部204内的盖件结构200的中心区域，如到第一位置，在平面图中与散热结构60或空腔180对齐。在一些实施例中，第一通道214的第一部分214A水平延伸，尽管它可以非水平延伸。第一通道214还可包括从第一通道214的第一部分214A延伸且穿过上部204的第二部分214B。第一通道214还可以包括第三部分214C，其连接到第一通道214的第二部分且延伸穿过下部202到达盖件结构200的底部以连接到空腔180。第一通道214的第二部分214B与第三部分214C可以垂直延伸，尽管它们可以非垂直延伸。在一些实施例中，第一通道214的第二部分214B以及第三部分214C可以具有不同的剖面形状，尽管它们可以具有相同的剖面形状，例如：如图21所示，第一通道214的第二部分214B可以是圆形，而第一通道214的第三部分214C可以是椭圆形。第一通道214的第三部分214C可具有比第一通道214的第二部分214B更大的尺寸，例如：第一通道214的第三部分214C的形状及/或尺寸可以设计成与空腔180兼容，以提高流动效率或实现均匀流动(例如：通过3D列印、模塑或铣削)，且第二部分214B可以通过低成本的制造方法(例如：钻孔)形成，以降低盖件结构200的制造成本。
第二通道216可以包括第一部分216A，其从入/出开口212中的另一个延伸到上部204内的盖件结构200的中心区域，如延伸到与散热结构60或空腔180对准且在平面图中偏离第一通道214的第一位置的第二位置。在一些实施例中，第二通道216的第一部分216A水平延伸，尽管它可以非水平延伸。第二通道216还可包括从第二通道216的第一部分216A延伸且穿过上部204的第二部分216B。第二通道216还可以包括第三部分214C，其连接到第二通道216的第二部分216B且延伸穿过下部202到达盖件结构200的底部以连接到空腔180。第二部分216B以及第三部分216C可以垂直延伸，尽管它们可以非垂直延伸。在一些实施例中，第二通道216的第二部分216B以及第三部分216C可以具有不同的剖面形状，尽管它们可以具有相同的剖面形状，例如：如图21所示，第二通道216的第二部分216B可以是圆形，而第二通道216的第三部分216C可以是椭圆形。第二通道216的第三部分216C可具有比第二通道216的第二部分216B更大的尺寸，例如：第二通道216的第三部分216C的形状及/或尺寸可以设计成与空腔180兼容，以提高流动效率或实现均匀流动(例如：通过3D列印、模塑或铣削)，且第二部分216B可以通过低成本的制造方法(例如：钻孔)形成，以降低盖件结构200的制造成本。
根据一些实施例，如图21绘示的方向219显示冷却流体在盖件结构200以及空腔180中的例示性流动路径，如通过第一冷却通路210。例如：冷却流体可以从入/出口开口212其中之一流入盖件结构200，通过第一通道214到达空腔180以与散热结构60进行热交换，并流回且通过第二通道216以及入/出开口212中的另一个流出盖件结构200。应当理解，冷却流体也可以沿着与图21绘示的方向219相反的方向流动。在一些实施例中，集成电路管芯50产生的大量热量被流过第一冷却通路210以及空腔180的冷却流体耗散。
盖件结构200还可以包括在盖件结构200的下部202以及上部204中延伸的一个或多个第二冷却通路220，例如：图21中绘示了两个第二冷却通路220。在一些实施例中，每个第二冷却通路220具有设置在上部204的第二侧204B的入/出开口222，以及设置在上部204的第三侧204C的入/出开口222，其中第三侧204C与第二侧204B相对。两个入/出开口222可设置在同一水平面(例如：在z方向上的相似位置)。每个第二冷却通路220可包括从入/出开口222其中之一延伸的第一上通道224以及从另一个入/出开口222中的另一个延伸的第二上通道226。第一上通道224包括第一部分224A以及第二部分224B。第一上通道224的第一部分224A可以延伸到盖件结构200的周边区域，如延伸到与第二集成电路装置80B(参见图20A)之一或黏着剂166对齐的第三位置。在一些实施例中，第一上通道224的第一部分224A水平延伸，尽管它可以非水平延伸。第一上通道224的第二部分224B可以从第一上通道224的第一部分224A延伸且穿过上部204。第二上通道226包括第一部分226A以及第二部分226B。第二上部通道226的第一部分226A可以延伸到盖件结构200的周围区域，如延伸到与第二集成电路装置80B(参见图20A)其中之一或黏着剂166对齐且偏离第一上通道224的第三位置的第四位置。在一些实施例中，第二上通道226的第一部分226A水平延伸，尽管它可以非水平延伸。第二上通道226的第二部分226B可从第二上通道226的第一部分226A延伸并穿过上部204。
根据一些实施例，每个第二冷却通路220还包括一个或多个下通道228，例如：图21显示了三个下通道228在y方向上延伸且连接到第一上通道224以及第二上通道226，但是可以使用任何数量的下通道228。下通道228可在下部202中水平延伸。下通道228可在平面图中(例如：在y方向上)在第一上通道224或第二上通道226上方延伸。下通道228还可以在第二集成电路装置80B的长度方向(例如：图21中的y方向)上延伸超出第二集成电路装置80B的边缘。在一些实施例中，下通道228在图21的y方向上进一步延伸超过封装剂90的边缘。在一些实施例中，下通道228具有总宽度(包括下通道228的宽度以及它之间的间隙)大于或等于黏着剂166在x方向上的宽度。在一些实施例中，下通道228从上部分204与下部分202之间的界面延伸到小于下部分202的厚度的深度，例如：下通道228的底部可以远离下部202的底部，例如它们之间具有100微米到1000微米的距离D。如此，透过合适的距离D，可以有效地从第二集成电路装置80B以及黏着剂166耗散热量，同时降低冷却流体泄漏到黏着剂166并导致泄漏的风险。
在一些实施例中，第一密封环240设置在上部204与下部202之间且围绕第一冷却通路210。第一密封环240可以是弹性材料。在一些实施例中，第二密封环242设置在下部202中且围绕第二冷却通路220。第二密封环242可以是弹性材料。第一密封环240以及第二密封环242可以分别增加对第一冷却通路210以及第二冷却通路220的密封。
根据一些实施例，如图21绘示的方向229显示了冷却流体在盖件结构200中的例示性流动路径，如通过第二冷却通路220。例如：冷却流体可以从入/出开口222其中之一流入盖件结构200，通过第一上通道224到下通道228以与黏着剂166进行热交换，并通过第二上通道226以及入/出开口222中的另一个流出盖件结构200。应当理解，冷却流体也可以沿着与图21绘示的方向229相反的方向流动。在一些实施例中，由第二集成电路装置80B产生的大量热量被流过第二冷却通路220的冷却流体耗散。
在一些实施例中，盖件结构200的块材材料包括金属或金属合金，如铝、铜、镍、钴、银、钛、铁、前述的合金或前述的组合；或其他合适的材料，如碳化硅、氮化铝、石墨、前述的组合等。第一冷却通路210以及第二冷却通路220可以使用钻孔技术(例如：机械钻孔或激光钻孔)或铣削技术形成在盖件结构200的块材材料中。替代地，第一冷却通路210以及第二冷却通路220可以通过模塑或3D列印与形成盖件结构200的块材材料一起形成。在一个实施例中，上部204中的部分第一冷却通路210以及部分第二冷却通路220通过钻孔技术形成，而下部202中的部分第一冷却通路210以及部分第二冷却通路220通过铣削技术、模塑或3D列印形成。
根据一些实施例，下部202以及上部204通过螺钉附接。在这样的实施例中，下部202以及上部204各自包括孔洞230，供螺钉穿过以连接下部202以及上部204，例如：图21中的方向232表示螺钉可以穿过孔洞230的路线，孔洞230可以设置在下部202以及上部204的转角处或靠近转角处。在一些实施例中，第一密封环240设置在下部202以及上部204两者中并且围绕第一冷却通道210。第一密封环240可由弹性材料形成，如橡胶、金属垫圈、密封剂、前述的组合等。第一密封环240可以变形以密封下部202与上部204之间的接缝且可以为第一冷却通路210提供增强的密封性能，从而减少或防止第一冷却通路210的冷却流体泄漏。在一些实施例中，第二密封环242设置在下部202中(或在下部202以及上部204两者中)且围绕第二冷却通路220。第二密封环242可由弹性材料形成，如橡胶、金属垫圈、密封剂、前述的组合等。第二密封环242可以变形以密封下部202与上部204之间的接缝且可以为第二冷却通路220提供增强的密封性能，从而减少或防止第二冷却通路的冷却流体220泄漏。
当集成电路封装体100在操作时，冷却流体可以连续流过第一冷却通路210、第二冷却通路220、以及空腔180(包括微型通道126)。如此一来，冷却流体可有效地将集成电路装置80所产生的热量导走，进而提升集成电路封装100的性能。
尽管图20A以及图21示出了第二冷却通路220的三个下通道228在y方向上延伸(例如：每个下通道228在平面图中可以具有矩形形状)，但下通道228可具有任何合适的图案，例如：根据一些实施例，图22A以及图22C绘示了替代构造中下部通道228的平面图。在图22A中，下通道228可以具有平板形状，其可以具有矩形或类似于矩形的形状，其具有长度(例如：图21中的y方向)以及宽度(例如：图21中的x方向)大于接着剂166的长度(例如：图21中的y方向)以及宽度(例如：图21中的x方向)。在图22B中，下通道228可以具有网格形状，其中下通道228包括基本彼此垂直且彼此交叉的第一部分微型通道及第二部分微型通道。在图22C中，下通道228可以具有类似网格的形状，其中下通道228形成在盖件结构200的下部202的交错柱之间。交错柱可以由盖件结构200的块材材料形成。
本公开提供了一种封装，包括通过密封剂和接着剂附接到第一集成电路装置以及第一集成电路装置的盖件结构。盖件结构可包括第一冷却通路，用于连接第一集成电路装置、接着剂、以及盖件体结构所包围的空腔，以允许冷却流体流向空腔，以有效地散发第一集成电路装置产生的热量。盖件结构还包括第二冷却通路，所述第二冷却通路包括水平地流过第二集成电路装置且远离接着剂的通道，第二集成电路装置用于散发由第二集成电路装置产生的热量，同时减少或防止冷却流体从第二冷却通路泄漏。由于第一集成电路装置以及第二集成电路装置产生的热量可以通过空腔以及盖件结构的冷却流体有效地消散，因此可以提高封装的性能。
在一实施例中，一种封装体，包括：封装剂，横向包围第一集成电路装置以及第二集成电路装置，其中所述第一集成电路装置包括管芯以及位于所述管芯上方的散热结构；密封剂，设置于所述散热结构上方；黏着剂，设置于所述第二集成电路装置上方；以及盖件，设置于所述密封剂以及所述黏着剂上方，其中所述盖件包括第一冷却通路(coolingpassage)以及第二冷却通路，所述第一冷却通路包括开口，位在所述盖件的底部且对准所述散热结构，所述第二冷却通路包括对准所述第二冷却通路且远离所述盖件的所述底部的多个通道(channel)。在一实施例中，所述密封剂包括硅酮、环氧树脂、聚四氟乙烯、多硫化物、聚氨酯、或前述的组合。在一实施例中，所述黏着剂包括热界面材料。在一实施例中，所述黏着剂与所述第二集成电路装置物理接触。在一实施例中，所述封装体还包括：空腔，通过所述盖件、所述密封剂、以及所述散热结构所封闭。在一实施例中，所述空腔包括在所述散热结构中延伸的多个通道。在一实施例中，所述第一冷却通路连接到所述空腔。在一实施例中，所述封装体还包括：第一弹性环，在平面图中环绕所述第一冷却通路的一部分。在一实施例中，所述封装体还包括：第二弹性环，在平面图中环绕所述第二冷却通路的一部分。
在一实施例中，一种封装体，包括：第一集成电路装置以及第二集成电路装置附接到基板，其中所述第一集成电路装置包括管芯以及设置于所述管芯上方的散热结构；密封剂，设置于所述散热结构上方；黏着剂，设置于所述第二集成电路装置上方；以及盖件，设置于所述密封剂以及所述黏着剂上方，其中所述盖件包括下部、位于所述下部上方的上部、在所述下部以及所述上部中的第一冷却通路、以及在所述下部以及所述上部中且与所述第一冷却通路间隔开的第二冷却通路，其中所述第一冷却通路包括在所述上部中的第一上通道以及延伸穿过所述下部且与所述第一集成电路装置对准的第一下通道，其中所述第二冷却通路包括在所述上部中的第二上通道以及在所述下部中的第二下通道，其中所述第二下通道连接到所述第一上通道且在平面图中延伸超过所述第一上通道，其中所述第二下通道在所述平面图中与所述黏着剂重叠。在一实施例中，所述封装体，还包括：空腔，通过所述盖件、所述密封剂、以及所述散热结构所封闭，其中所述空腔包括延伸到所述散热结构中的多个通道。在一实施例中，所述第一冷却通路包括在所述盖件的第一侧的第一开口以及第二开口，其中所述第一开口以及所述第二开口处于不同高度。在一实施例中，所述第二冷却通路包括在所述盖件的第二侧的第三开口以及在所述盖件第三侧的第四开口，其中所述第三侧与所述第二侧相对。在一实施例中，所述第三开口与所述第四开口处于相同高度。在一实施例中，所述第二冷却通路的底部远离所述盖件的底部。
在一实施例中，一种封装体的制造方法，所述方法包括：形成横向包围第一集成电路装置以及第二集成电路装置的封装剂，其中所述第一集成电路装置包括管芯以及位于所述管芯上方的散热结构，其中所述散热结构包括位于所述散热结构的第一侧的多个通道；设置密封剂于所述散热结构上方；设置黏着剂于所述第二集成电路装置上方；以及设置盖件于所述密封剂以及所述黏着剂上方，其中所述盖件包括第一冷却通路以及第二冷却通路，所述第一冷却通路包括在所述盖件的底部且对准所述散热结构中的所述通道的开口，所述第二冷却通路包括对准所述第二冷却通路且远离所述盖件的所述底部的多个水平通道。在一实施例中，设置所述盖件于所述密封剂以及所述黏着剂上方形成通过所述盖件、所述密封剂、以及所述散热结构所封闭的空腔。在一实施例中，所述方法还包括：在形成所述封装剂之前用牺牲材料填充所述通道，且在设置所述盖件之前移除所述牺牲材料。在一实施例中，所述第一冷却通路以及所述第二冷却通路通过在所述盖件的块材材料(bulkmaterial)上钻孔所形成。在一实施例中，所述盖件是使用模塑(molding)或三维列印(3Dprint)所形成。
以上概述数个实施例的部件，以便在本公开所属技术领域中普通技术人员可更易理解本公开实施例的观点。在本公开所属技术领域中普通技术人员应理解，他们能以本公开实施例为基础，设计或修改其他工艺和结构，以达到与在此介绍的实施例相同的目的及/或优势。在本公开所属技术领域中普通技术人员也应理解到，此类等效的工艺和结构并无悖离本公开的精神与范围，且他们能在不违背本公开的精神和范围的下，做各式各样的改变、取代和替换。

Claims (10)

1.一种封装体，其特征在于，包括：
一封装剂，横向包围一第一集成电路装置以及一第二集成电路装置，其中该第一集成电路装置包括一管芯以及位于该管芯上方的一散热结构；
一封装剂，设置于该散热结构上方；
一黏着剂，设置于该第二集成电路装置上方；以及
一盖件，设置于该封装剂以及该黏着剂上方，其中该盖件包括一第一冷却通路以及一第二冷却通路，该第一冷却通路包括一开口，位在该盖件的一底部且对准该散热结构，该第二冷却通路包括对准该第二冷却通路且远离该盖件的该底部的多个通道。
2.如权利要求1所述的封装体，其特征在于，该黏着剂与该第二集成电路装置物理接触。
3.如权利要求1所述的封装体，其特征在于，还包括：
一空腔，通过该盖件、该封装剂、以及该散热结构所封闭。
4.如权利要求3所述的封装体，其特征在于，该空腔包括在该散热结构中延伸的多个通道。
5.如权利要求3所述的封装体，其特征在于，该第一冷却通路连接到该空腔。
6.如权利要求1-3中任一项所述的封装体，其特征在于，还包括：
一第一弹性环，在平面图中环绕该第一冷却通路的一部分；以及
一第二弹性环，在平面图中环绕该第二冷却通路的一部分。
7.一种封装体，其特征在于，包括：
一第一集成电路装置以及一第二集成电路装置附接到一基板，其中该第一集成电路装置包括一管芯以及设置于该管芯上方的一散热结构；
一封装剂，设置于该散热结构上方；
一黏着剂，设置于该第二集成电路装置上方；以及
一盖件，设置于该封装剂以及该黏着剂上方，其中该盖件包括一下部、位于该下部上方的一上部、在该下部以及该上部中的一第一冷却通路、以及在该下部以及该上部中且与该第一冷却通路间隔开的一第二冷却通路，其中该第一冷却通路包括在该上部中的一第一上通道以及延伸穿过该下部且与该第一集成电路装置对准的一第一下通道，其中该第二冷却通路包括在该上部中的一第二上通道以及在该下部中的一第二下通道，其中该第二下通道连接到该第一上通道且在一平面图中延伸超过该第一上通道，其中该第二下通道在该平面图中与该黏着剂重叠。
8.如权利要求7所述的封装体，其特征在于，该第一冷却通路包括在该盖件的一第一侧的一第一开口以及一第二开口，其中该第一开口以及该第二开口处于不同高度。
9.如权利要求7所述的封装体，其特征在于，该第二冷却通路包括在该盖件的一第二侧的一第三开口以及在该盖件一第三侧的一第四开口，其中该第三侧与该第二侧相对，其中该第三开口与该第四开口处于相同高度。
10.如权利要求7所述的封装体，其特征在于，该第二冷却通路的底部远离该盖件的底部。
CN202322622885.6U 2022-10-26 2023-09-26 封装体 Active CN221102070U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263419607P 2022-10-26 2022-10-26
US63/419,607 2022-10-26
US18/152,463 2023-01-10
US18/152,463 US20240145342A1 (en) 2022-10-26 2023-01-10 Package with Heat Dissipation Structure and Method for Forming the Same

Publications (1)

Publication Number Publication Date
CN221102070U true CN221102070U (zh) 2024-06-07

Family

ID=90834323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202322622885.6U Active CN221102070U (zh) 2022-10-26 2023-09-26 封装体

Country Status (2)

Country Link
US (1) US20240145342A1 (zh)
CN (1) CN221102070U (zh)

Also Published As

Publication number Publication date
US20240145342A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
US11189603B2 (en) Semiconductor packages and methods of forming same
US11282791B2 (en) Semiconductor device having a heat dissipation structure connected chip package
US11854986B2 (en) Chamfered die of semiconductor package and method for forming the same
US11527518B2 (en) Heat dissipation in semiconductor packages and methods of forming same
US20230378015A1 (en) Integrated circuit package and method
KR20230164619A (ko) 패키지 구조물, 반도체 디바이스 및 그 제조 방법
CN115295507A (zh) 集成电路器件和其形成方法
US20220384355A1 (en) Semiconductor Devices and Methods of Manufacture
US20240006268A1 (en) Package structure and method of fabricating the same
US20230026141A1 (en) Semiconductor package and manufacturing method thereof
CN221102070U (zh) 封装体
CN220774343U (zh) 半导体封装
TW202418515A (zh) 封裝體及其製造方法
CN220934062U (zh) 冷却盖和包括其的封装的半导体装置
US20240162109A1 (en) Package with Improved Heat Dissipation Efficiency and Method for Forming the Same
US20240128148A1 (en) Integrated Circuit Packages and Methods of Forming the Same
CN220543895U (zh) 具有改善的散热效率的封装
TWI838124B (zh) 具有改善的散熱效率的封裝及其形成方法
TW202420519A (zh) 封裝物及其形成方法
CN115775794A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant