TW202420519A - 封裝物及其形成方法 - Google Patents

Abstract

本揭露實施例提供一種封裝物。所述封裝物包括積體電路裝置、封裝劑及散熱結構。積體電路裝置附接於基板。封裝劑設置於基板之上並橫向圍繞積體電路裝置，其中封裝劑的頂表面與積體電路裝置的頂表面共平面。散熱結構設置於積體電路裝置及封裝劑之上，其中散熱結構包括傳導層、複數個柱狀物及多個奈米結構。傳導層設置於封裝劑及積體電路裝置之上。傳導層包括複數個島狀物，其中複數個島狀物中的至少一部分在一俯視視角中排列成沿著第一方向延伸的多條線。複數個柱狀物設置於傳導層的複數個島狀物之上。多個奈米結構設置於複數個柱狀物之上。

Description

封裝物及其形成方法

本發明實施例是關於半導體技術，且特別是關於封裝物及其形成方法。

由於各種電子組件(例如，電晶體、二極體、電阻器、電容器等)的積體密度(integration density)不斷提高，半導體產業經歷了快速成長。在大部分情況下，積體密度的提高是源於最小部件尺寸的反覆減小(iterative reduction)，其允許將更多組件整合(integration)至給定區域中。隨著使電子裝置縮小的需求成長，產生了對更小且更有創造性的半導體晶粒封裝技術的需求。

在一些實施例中，提供一種封裝物。所述封裝物包括積體電路裝置、封裝劑及散熱結構。積體電路裝置附接於基板。封裝劑設置於基板之上並橫向圍繞積體電路裝置，其中封裝劑的頂表面與積體電路裝置的頂表面共平面(coplanar)。散熱結構設置於積體電路裝置及封裝劑之上，其中散熱結構包括傳導層(spreading layer)、複數個柱狀物及多個奈米結構。傳導層設置於封裝劑及積體電路裝置之上。傳導層包括複數個島狀物，其中複數個島狀物中的至少一部分在俯視視角中排列成沿著第一方向延伸的多條線。複數個柱狀物設置於傳導層的複數個島狀物之上。多個奈米結構設置於複數個柱狀物之上。

在一些實施例中，提供一種封裝物。所述封裝物包括積體電路裝置、封裝劑及第二散熱結構。積體電路裝置附接於中介層(interposer)。積體電路裝置包括第一散熱結構，且第一散熱結構附接於積體電路晶粒。封裝劑設置於中介層之上並橫向圍繞積體電路裝置，其中封裝劑的頂表面與積體電路裝置的頂表面共平面。第二散熱結構與積體電路裝置的第一散熱結構及封裝劑物理接觸，其中第二散熱結構包括第一島狀物及第二島狀物、第一柱狀物及第二柱狀物。第一島狀物及第二島狀物設置於封裝物及積體電路裝置之上。第一柱狀物設置於第一島狀物之上，其中第一柱狀物的厚度大於第一柱狀物在第一方向上的寬度。第二柱狀物設置於第一島狀物之上。第二柱狀物在第一方向上的厚度大於第二柱狀物的寬度，且其中第一柱狀物與第二柱狀物中的每一個都具有塊狀材料及位於塊狀材料中的多個奈米孔。

在一些實施例中，提供一種封裝物的形成方法。所述形成方法包括：將積體電路裝置附接至基板；形成封裝劑於基板之上及積體電路裝置的周圍；形成傳導層於積體電路裝置及封裝劑之上，其中傳導層包括複數個島狀物；形成複數個柱狀物於傳導層的複數個島狀物之上；以及形成多個奈米結構於複數個柱狀物上。

以下揭露提供了不同的實施例或範例，用於實施所提供的標的物之不同部件。各組件及其配置的具體範例描述如下，以簡化本揭露之說明。當然，這些僅僅為範例，並非用以限定本揭露實施例。舉例而言，敘述中若提及第一部件形成於第二部件之上，可能包含第一及第二部件直接接觸的實施例，也可能包含額外的部件形成於第一及第二部件之間，使得它們不直接接觸的實施例。此外，本揭露可能於各種範例中重複元件符號及/或字母。此重複是為了簡明及清楚之目的，而非用以表示所討論的不同實施例及/或配置之間的關係。

再者，其中可能用到與空間相對用詞，諸如「下面的(beneath)」、「之下(below)」、「較低的(lower)」、「上方(above)」、「較高的(upper)」等相似用詞，為為了便於描述圖式中一個(些)元件或部件與另一個(些)元件或部件之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，及圖式中所描述的方位。當設備被轉向不同方位時(旋轉90度或其他方位)，其中所使用的空間相對形容詞也將依轉向後的方位來解釋。

根據各種實施例形成封裝物，所述封裝物包括附接於諸如中介層(interposer)的基板的積體電路裝置。積體電路裝置可包括在積體電路裝置之上的散熱結構。散熱結構可包括多個巨觀結構(macrostructures)。與平坦表面相比，巨觀結構可增加散熱結構的表面積。散熱結構也包括多個微觀結構(microstructures)。微觀結構用於增加散熱結構的表面的芯吸速率(wicking rate)。因此，可提高積體電路封裝物的散熱能力及散熱效率。

第1圖是積體電路晶粒50的剖面圖。在後續製程中，將會封裝一個或多個積體電路晶粒50以形成積體電路封裝物。每個積體電路晶粒50可為邏輯晶粒(例如，中央處理器(central processing unit，CPU)、圖形處理器(graphics processing unit，GPU)、微控制器等)、記憶體晶粒(例如，動態隨機存取記憶體(dynamic random access memory，DRAM)晶粒、靜態隨機存取記憶體(static random access memory，SRAM)晶粒等)、混合記憶體立方體(hybrid memory cube，HMC)模組、高帶寬記憶體(high bandwidth memory，HBM)模組等)、電源管理晶粒(例如，電源管理積體電路(power management integrated circuit，PMIC)晶粒)、射頻(radio frequency，RF)晶粒、界面(interface)晶粒、感測器晶粒、微機電系統(micro-electro-mechanical-system，MEMS)晶粒、訊號處理晶粒(例如，數位訊號處理(digital signal processing，DSP)晶粒)、前端晶粒(例如，類比前端(analog front-end，AFE)晶粒)、專用積體電路(application-specific integrated circuit，ASIC)晶粒、其類似物或其組合(例如，系統晶片(system-on-a-chip，SoC)晶粒)。可形成積體電路晶粒50於晶圓中。晶圓可包括不同的晶粒區域。這些區域在後續步驟中被分割以形成複數個積體電路晶粒50。積體電路晶粒50包括半導體基板52、互連結構54、晶粒連接器56及介電層58(如果存在的話)。

半導體基板52可為經摻雜或未摻雜的矽基板(substrate of silicon)、或是絕緣體上覆半導體(semiconductor-on-insulator，SOI)基板的主動層。半導體基板52可包括：其他半導體材料，諸如鍺(germanium)；化合物半導體，其包括碳化矽(silicon carbide)、砷化鎵(gallium arsenide)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)及/或銻化銦(indium antimonide)；合金半導體，其包括矽鍺(silicon-germanium)、磷砷化鎵(gallium arsenide phosphide)、砷化鋁銦(aluminum indium arsenide)、砷化鋁鎵(aluminum gallium arsenide)、砷化鎵銦(gallium indium arsenide)、磷化鎵銦(gallium indium phosphide)及/或磷砷化鎵銦(gallium indium arsenide phosphide)；或其組合。也可使用其他基板，諸如多層(multi-layered)或梯度(gradient)基板。半導體基板52具有主動表面(例如，第1圖中的面向下的表面)及非主動(inactive)表面(例如，第1圖中的面向上的表面)。裝置位於半導體基板52的主動表面。所述裝置可為主動裝置(例如，電晶體、二極體等)及/或被動裝置(例如，電容器、電阻器等)。非主動表面可以沒有裝置。

互連結構54位於半導體基板52的主動表面上，且用於電性連接半導體基板52的裝置以形成積體電路。互連結構54可包括一個或多個介電層以及在介電層中的相應的一個或多個金屬化(metallization)層。用於介電層的可接受的介電材料包括：氧化物(oxides)，諸如氧化矽(silicon oxide)或氧化鋁(aluminum oxide)；氮化物(nitrides)，諸如氮化矽(silicon nitride)；碳化物(carbides)，諸如碳化矽(silicon carbide)；其類似物；或其組，諸如氮氧化矽(silicon oxynitride)、碳氧化矽(silicon oxycarbide)、碳氮化矽(silicon carbonitride)、碳氮氧化矽(silicon oxycarbonitride)或其類似物。也可使用其他介電材料，諸如聚苯噁唑(polybenzoxazole，PBO)、聚醯亞胺(polyimide)、苯並環丁烯(benzocyclobutene，BCB)類聚合物或其類似物的聚合物。金屬化層可包括導電孔及/或導電線以互連半導體基板52的裝置。可由導電材料形成金屬化層，所述導電材料諸如金屬。金屬諸如銅(copper)、鈷(cobalt)、鋁(aluminum)、金(gold)、其組合或其類似物。可藉由鑲嵌製程形成互連結構54，諸如單鑲嵌製程(single damascene process)、雙鑲嵌製程(dual damascene process)或其類似製程。

晶粒連接器56位於積體電路晶粒50的前側50F處。晶粒連接器56可為導電柱、墊片或其類似物，且與外部連接。晶粒連接器56位於互連結構54中及/或其上。舉例而言，晶粒連接器56可為互連結構54的上金屬化層(upper metallization layer)的一部分。可由金屬形成晶粒連接器56，金屬諸如銅、鋁或其類似物，且可藉由例如電鍍或其類似方法形成晶粒連接器56。

可選地設置介電層58於積體電路晶粒50的前側50F處。介電層58位於互連結構54中及/或其上。舉例而言，介電層58可為互連結構54的上介電層。介電層58橫向包封(laterally encapsulates)晶粒連接器56。介電層58可為氧化物、氮化物、碳化物、聚合物、其類似物或其組合。舉例而言，可藉由旋塗(spin coating)、層壓(lamination)、化學氣相沉積(chemical vapor deposition，CVD)或其類似方法形成介電層58。最初，可使介電層58掩蓋(bury)晶粒連接器56，以使介電層58的頂表面在晶粒連接器56的頂表面上方。在積體電路晶粒50的形成期間，使晶粒連接器56由介電層58露出。可移除可能存在於晶粒連接器56上的任何焊料區以使晶粒連接器56露出。可應用移除製程於各個膜層，以移除晶粒連接器56上的多餘材料。移除製程可為平坦化(planarization)製程，諸如化學機械研磨(chemical mechanical polish，CMP)、回蝕(etch-back)、其組合或其類似方法。在平坦化製程之後，晶粒連接器56的頂表面與介電層58的頂表面共平面(coplanar)(在製程變異範圍內)，且由積體電路晶粒50的前側50F處露出。

第2圖為根據一些實施例，示出第一積體電路裝置80A的剖面圖。第一積體電路裝置80A可包括第一散熱結構60，所述第一散熱結構60附接於積體電路晶粒50(例如，參照第1圖)。在一些實施例中，第一散熱結構60包括塊狀基板(bulk substrate)，且可不包括金屬化層、主動裝置或被動裝置、或其類似物。可由具有高導熱性的材料形成塊狀基板，諸如矽、類似於半導體基板52的半導體材料、或其類似材料。第一散熱結構60也可稱為虛設晶粒或熱強化晶粒(thermal enhancement die)。在一些實施例中，第一散熱結構60為Cu或Ni、其合金、其組合或其類似物。

可藉由直接接合或黏著層將第一散熱結構60附接至積體電路晶粒50。舉例而言，在藉由直接接合將第一散熱結構60附接至積體電路晶粒50的一些實施例中，第一散熱結構60的底表面直接接合於積體電路晶粒50的非主動表面。在此些實施例中，可形成諸如氧化矽層的接合膜66於第一散熱結構60的塊狀基板及積體電路晶粒50的半導體基板52中的一個或兩者上，以助於接合製程。在藉由黏著層將第一散熱結構60附接至積體電路晶粒50的實施例中，接合膜66可為熱界面材料(thermal interface material，TIM)。熱界面材料可為聚合材料、焊膏(solder paste)、銦焊膏(indium solder paste)或其類似物。

在一些實施例中，可用晶圓級(wafer level)來執行將第一散熱結構60附接於積體電路晶粒50的步驟。舉例而言，可將空白晶圓附接至半導體基板的非主動表面(例如，半導體基板52的非主動表面)，諸如藉由晶圓對晶圓接合(wafer-to-wafer bonding)。可使用直接接合或使用黏著劑來執行晶圓到晶圓接合，所述黏著劑例如上面所討論的接合膜66。雖然本文沒有詳細說明，但是可理解的是，可藉由其他合適的技術來實施晶圓對晶圓的接合。在附接製程之後，可將空白晶圓60A、接合膜66及晶圓50A的結構單粒化(singulated)，諸如沿著積體電路晶粒50之間的切割線(scribe line)切割，以形成獨立(individual)的接合晶粒結構。獨立的接合晶粒結構可為第2A圖中所繪示的第一積體電路裝置80A。

第3圖、第4圖、第5圖、第6圖、第7圖、第8圖、第9圖、第10圖、第11A圖、第12A圖、第13圖及第14圖為根據一些實施例，示出包括第一積體電路裝置80A(參照第2圖)的積體電路封裝物100在製造中的中間階段的剖面圖。在一些實施例中，第11B圖至第11D圖及第12B圖至第12D圖為，示出積體電路封裝物100在製造中的中間階段的上視圖，且上述剖面圖的圖式是沿著第11B圖及第12B圖所示出的線段A-A所截取。首先參照第3圖，示出了中介層70。中介層70可為晶圓，且可使用晶圓上覆晶片(chip-on-wafer，CoW)技術將複數個第一積體電路裝置80A附接至中介層70，並隨後將其分割以形成獨立封裝物。也應理解的是，本揭露中所示的實施例也可應用於各種類型的3維(three dimension，3D) IC封裝。

在第4圖中，獲得或形成中介層70。在一些實施例中，中介層70包括基板72、互連結構74及貫孔(through via)76。基板72可為塊狀半導體基板、絕緣體上覆半導體(SOI)基板、多層半導體基板或其類似物。基板72可包括：半導體材料，諸如矽；鍺；化合物半導體，其包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，包括矽鍺、磷化砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦及/或磷化砷化鎵銦；或其組合。也可使用其他基板，諸如多層或梯度基板。基板72可為經摻雜的或未摻雜的。在一些實施例中，基板72之中不包括主動裝置，儘管中介層可包括形成於基板72的前表面中及/或其上的被動裝置(例如，第3圖中的面向上的表面)。

互連結構74位於基板72的前表面之上，且用於電性連接基板72的裝置(如果有的話)及/或附接至中介層70的裝置。互連結構74可包括一個或多個介電層及在介電層中的相應的金屬化層。用於介電層的可接受的介電材料包括：氧化物，諸如氧化矽或氧化鋁；氮化物，諸如氮化矽；碳化物，諸如碳化矽；類似物；或其組合，諸如氮氧化矽、碳氧化矽、碳氮化矽、碳氮氧化矽或其類似物。也可使用其他介電材料，諸如聚苯噁唑(PBO)、聚醯亞胺、苯並環丁烯(BCB)類聚合物或其類似物的聚合物。金屬化層可包括導電孔及/或導電線以互連任何裝置及/或外部裝置。可由導電材料形成金屬化層，導電材料諸如金屬。金屬諸如銅、鈷、鋁、金、其組合或其類似物。可藉由鑲嵌製程形成互連結構74，諸如單鑲嵌製程、雙鑲嵌製程或其類似製程。

在一些實施例中，晶粒連接器及介電層(未單獨示出)位於中介層70的前側70F處。具體而言，中介層70可包括類似於如第1圖的積體電路晶粒50中所述的那些晶粒連接器及介電層。舉例而言，晶粒連接器及介電層可為互連結構74的上金屬化層的一部分。

貫孔76延伸至互連結構74及/或基板72中。貫孔76電性連接到互連結構74的金屬化層。作為形成貫孔76的範例，可藉由例如蝕刻、磨製(milling)、雷射技術、其組合或其類似方法形成凹槽(recesses)於互連結構74及/或基板72中。可形成薄介電材料於凹槽中，諸如藉由使用氧化技術(oxidation technique)。可共形地(conformally)沉積薄阻障層於開口中，諸如藉由CVD、原子層沉積(atomic layer deposition，ALD)、物理氣相沉積(physical vapor deposition，PVD)、熱氧化(thermal oxidation)、其組合及/或其類似方法。可由氧化物、氮化物、碳化物、其組合或其類似物形成阻障層。可沉積導電材料於阻障層之上及開口中。可藉由電化學電鍍製程(electro-chemical plating process)、CVD、ALD、PVD、其組合及/或其類似方法形成導電材料。導電材料的範例是銅、鎢(tungsten)、鋁、銀(silver)、金(gold)、其組合及/或其類似物。舉例而言，藉由CMP從互連結構74或基板72的表面移除多餘的導電材料及阻障層。阻障層的剩餘部分及導電材料形成貫孔76。

第4圖繪示了附接於中介層70的第一積體電路裝置80A及第二積體電路裝置80B，其中第二積體電路裝置80B及第一積體電路裝置80A共同稱為積體電路裝置80。第二積體電路裝置80B可為記憶體晶粒、記憶體晶粒的堆疊物、積體電路晶粒(類似於第1圖所描述的積體電路晶粒50)、積體電路晶粒的堆疊物或其類似物。第一積體電路裝置80A的功能可不同於第二積體電路裝置80B的功能。舉例而言，第一積體電路裝置80A可為邏輯裝置，諸如中央處理器(CPU)、圖形處理器(GPU)、系統晶片(SoC)、微控制器、專用積體電路(ASIC)或其類似物。第二積體電路裝置80B可為記憶體裝置，諸如動態隨機存取記憶體(DRAM)裝置、靜態隨機存取記憶體(SRAM)裝置、混合記憶體立方體(HMC)模組、高帶寬記憶體(HBM)模組或其類似物。可於相同技術節點(technology node)的製程來形成第一積體電路裝置80A及第二積體電路裝置80B，也可於不同技術節點的製程來形成第一積體電路裝置80A及第二積體電路裝置80B。舉例而言，第一積體電路裝置80A可具有比第二積體電路裝置80B更先進的技術節點。

在第4圖中，藉由焊料接合物(solder bond)將積體電路裝置80附接至中介層70，諸如藉由導電連接件82。可使用例如取放工具(pick-and-place tool)將積體電路裝置80放置於互連結構74上。可由諸如焊料的回流式(reflowable)導電材料形成導電連接件82，且導電連接件82更可包括諸如銅、鋁、金、鎳、銀、鈀(palladium)、錫(tin)、鉛(lead)、其類似物、或其組合的其他導電材料。在一些實施例中，藉由諸如蒸鍍(evaporation)、電鍍(electroplating)、印刷(printing)、焊料轉移(solder transfer)、球放置(ball placement)或其類似方法初步形成焊料層而形成導電連接件82。一旦在中介層70上形成了焊料層，就可執行回流以便將導電連接件82成形為預期的凸塊狀(bump shape)。將積體電路裝置80附接至中介層70的步驟可包括將積體電路裝置80放置於中介層70上並使導電連接件82回流。導電連接件82形成了位於中介層70的相應的晶粒連接器與積體電路裝置80之間的連接點(joint)，以將中介層70電性連接到積體電路裝置80。

可形成底部填充物84於導電連接件82的周圍及中介層70與積體電路裝置80之間。底部填充物84可減小應力並保護由導電連接件82的回流所產生的連接點(joint)。可由底部填充材料形成底部填充物84，諸如環氧樹脂或其類似物。可在將積體電路裝置80附接至中介層70之後，藉由毛細管流動製程(capillary flow process)形成底部填充物84。替代地，可在將積體電路裝置80附接至中介層70之前，藉由合適的沉積方法形成底部填充物84。可用液體或半液體的形式來施加(applied)底部填充物84，接著使底部填充物84固化(cured)。底部填充物84可具有不同的高度，其取決於第一積體電路裝置80A與第二積體電路裝置80B之間的距離。在所示的實施例中，底部填充物84的高度可大於積體電路晶粒50，並接觸於第一積體電路裝置80A的第一散熱結構60的側壁。在未示出於圖式的一些實施例中，底部填充物84的頂表面與第一散熱結構60的頂表面齊平。

在第5圖中，形成封裝劑90於中介層70之上，並形成封裝劑90於中介層70上的各種組件之上。在形成步驟之後，將封裝劑90封裝積體電路裝置80及底部填充物84。封裝劑90可為模塑料化合物(molding compound)及在基材中的填料顆粒。模塑料化合物可為聚合物(polymer)、樹脂(resin)、環氧樹脂(epoxy)或其類似物。填料顆粒可為SiO ₂、Al ₂O ₃或其類似物的介電質顆粒，且可具有球形。此外，球形的填料顆粒可具有複數個不同的直徑。可藉由壓縮成型(compression molding)、轉移成型(transfer molding)或其類似方法施加封裝劑90，並形成封裝劑90於中介層70之上，使得第一散熱結構60及積體電路裝置80被掩蓋(buried)或被覆蓋(covered)。可用液體或半液體形式來施加封裝劑90，並隨後使其固化。

在第6圖中，將封裝劑90減薄(thinned)以暴露第一積體電路裝置80A。在一些實施例中，也可如第9圖所繪示地暴露第二積體電路裝置80B。具體而言，減薄製程移除了覆蓋第一積體電路裝置80A的第一散熱結構60的頂表面的封裝劑90的一部分，從而暴露第一散熱結構60。在一些實施例中，減薄製程也包括移除第二積體電路裝置80B的一部分及/或第一積體電路裝置80A的第一散熱結構60的一部分。在減薄製程之後，第一積體電路裝置80A的第一散熱結構60的頂表面與封裝劑90的頂表面共平面(在製程變異範圍內)。除此之外，第二積體電路裝置80B中的一個或多個的頂表面也可與第一積體電路裝置80A的第一散熱結構60的頂表面及封裝劑90的頂表面共平面(在製程變異範圍內)。減薄製程可為研磨(grinding)製程、化學機械研磨(CMP)、回蝕、其組合或其類似方法。

在第7圖中，可放置中間結構(intermediate structure)於承載基板96或其他合適的支撐結構上以用於後續製程。舉例而言，可藉由離型層(release layer)98將承載基板96附接至第一積體電路裝置80A、第二積體電路裝置80B及封裝劑90。在一些實施例中，承載基板96是諸如塊狀半導體、具有晶圓或平板形狀的玻璃基板或其類似物的基板。可由聚合物類的材料形成離型層98，且可在製程之後從結構中一起移除離型層98及承載基板96。在一些實施例中，離型層98是環氧樹脂類的熱離型材料(thermal-release material)，其在加熱時失去其黏合特性，諸如光熱轉換(light-to-heat-conversion，LTHC)離型塗層。

在第8圖中，將中介層70減薄以暴露貫孔76。可藉由減薄製程來實現暴露貫孔76，諸如研磨製程、化學機械研磨(CMP)、回蝕、其組合或其類似方法。在所示實施例中，實施凹蝕製程以使基板72的後表面凹蝕，使得貫孔76突出於中介層70的背側70B處。舉例而言，凹蝕製程可為合適的回蝕製程、化學機械研磨(CMP)或其類似製程。在一些實施例中，用於暴露貫孔76的減薄製程包括CMP，且因為在CMP或單獨的凹蝕蝕刻製程期間所發生的凹陷(dishing)而使得貫孔76突出於中介層70的背側70B處。可選地形成絕緣層102於基板72的後表面上，其環繞貫孔76的突出部分。在一些實施例中，由含矽絕緣體形成絕緣層102，諸如氮化矽、氧化矽、氮氧化矽或其類似物，且可藉由諸如旋塗、CVD、電漿輔助CVD(plasma-enhanced CVD，PECVD)、高密度電漿CVD(high-density plasma CVD，HDP-CVD)或其類似方法的合適的沉積方法形成絕緣層102。起初，可使絕緣層102掩蓋貫孔76。可對各個膜層實施移除製程以移除貫孔76之上的多餘材料。移除製程可為平坦化製程，例如化學機械研磨(CMP)、回蝕、其組合或其類似方法。在平坦化製程之後，貫孔76的暴露表面共平面於絕緣層102(在製程變異範圍內)，且暴露於中介層70的背側70B處。在另一個實施例中，省略絕緣層102，且基板72的暴露表面與貫孔76的暴露表面是共平面的(在製程變異範圍內)。

形成凸塊下金屬件(under bump metallurgies，UBM)104於貫孔76及絕緣層102(或是省略絕緣層102時的基板72)的暴露表面上。作為形成UBM 104的範例，形成晶種層(未單獨示出)於貫孔76及絕緣層102(如果存在的話)或基板72的暴露表面上。在一些實施例中，晶種層為金屬層，其可為單一膜層或包括由不同材料所形成的複數個子層的複合層。在一些實施例中，晶種層包括鈦層(titanium layer)及在鈦層之上的銅層(copper layer)。舉例而言，可使用PVD或其類似方法形成晶種層。接著，形成光阻於晶種層上並使其圖案化。可藉由旋塗或其類似方法形成光阻，且可使光阻曝光以進行圖案化。光阻的圖案對應於UBM 104。圖案化製程形成穿過光阻的開口以暴露晶種層。接著，形成導電材料於光阻的開口中及晶種層的暴露部分上。可藉由電鍍或化學鍍或其類似方法來形成導電材料。導電材料可包括金屬，諸如銅、鈦、鎢、鋁或其類似金屬。接著，移除光阻及晶種層上的未形成導電材料的部分。可藉由可接受的灰化(ashing)或剝離(stripping)製程移除光阻，諸如使用氧電漿或其類似方法。一旦移除光阻，則晶種層的暴露部分會被移除，藉由使用諸如可接受的蝕刻製程。晶種層的剩餘部分及導電材料形成UBM 104。

此外，形成導電連接件106於UBM 104上。導電連接件106可為球柵陣列(ball grid array，BGA)連接器、焊球(solder ball)、金屬柱、可控塌陷晶片連接(controlled collapse chip connection，C4)凸塊、微凸塊、化鎳鈀浸金(electroless nickel-electroless palladium-immersion gold technique，ENEPIG)所形成之凸塊或其類似物。可由回流式導電材料形成導電連接件106，諸如焊料、銅、鋁、金、鎳、銀、鈀、錫、其類似物或其組合。在一些實施例中，藉由蒸鍍、電鍍、印刷、焊料轉移、球放置(ball placement)或其類似方法來初步形成焊料層，從而形成導電連接件106。一旦在結構上形成了一層焊料，就可執行回流以將材料成形為所需的凸塊形狀。在一些實施例中，導電連接件106包括藉由濺鍍(sputtering)、印刷、電鍍、化學鍍、CVD或其類似方法形成的金屬柱(諸如銅柱)。金屬柱可為無焊料的，並具有實質上垂直的側壁。在一些實施例中，形成金屬蓋層於金屬柱的頂部上。金屬蓋層可包括鎳、錫、錫鉛、金、銀、鈀、銦、鎳鈀金、鎳金、其類似物或其組合，且可藉由電鍍製程形成金屬蓋層。

在第9圖中，將中間結構放置於承載基板120或其他合適的支撐結構上，以用於後續製程。舉例而言，可藉由離型層122將承載基板120附接至導電連接件106及中介層70的背側70B。舉例而言，離型層122可具有大於導電連接件106的厚度，以避免導電連接件106接觸到承載基板120，其可減少對於導電連接件106的傷害。離型層122可具有相似於離型層98的材料，諸如熱離型材料。熱離型材料可能於加熱過程中失去黏著性，其諸如LTHC離型塗層。在一些實施例中，承載基板120是塊狀半導體基板、具有晶圓或平板形狀的玻璃基板或其類似物。

進行載體剝離製程(carrier debonding process)，以將承載基板96(參照第12圖)由第一積體電路裝置80A、第二積體電路裝置80B及封裝劑90上分離(detach)(剝離(debond))。剝離製程包括投射光束，諸如用於局部加熱離型層98的雷射或紫外(ultraviolet，UV)光，所述雷射或紫外光來自於承載基板96的頂側。如此一來，可在光束的局部分佈熱能(locally distributed heat)的作用下將離型層98分解，並可移除承載基板96，且可不影響中介層70的背側70B上的離型層122。

在後續製程中，會形成第二散熱結構130於封裝劑90的上表面。可使冷卻流體(諸如水、碳氟化合物(fluorocarbons)或其他適合的冷卻劑)流過第二散熱結構130以進行散熱。舉例而言，第二散熱結構130可利用冷卻流體的潛熱來散熱，但冷卻流體的蒸發氣體也可能形成沸騰的蒸汽膜或氣泡於第二散熱結構130的表面之上。沸騰的蒸汽膜或氣泡可能為乾燥的區域，其可能阻礙冷卻流體接觸第二散熱結構130的表面，因而可能限制第二散熱結構130的散熱能力及散熱效率。

在一些實施例中，第二散熱結構130可包括熱傳導層(heat spreading layer)134及多個柱狀物140。熱傳導層134及多個柱狀物140可幫助增加第二散熱結構130的表面積，並可減少乾燥區域的影響，從而提升第二散熱結構130的散熱能力及散熱效率。在一些實施例中，第二散熱結構130也包括形成於柱狀物140之上的奈米結構164(參照第15圖)。奈米結構164可幫助增加第二散熱結構130的在乾燥區域中或乾燥區域之下的表面的芯吸速率(wicking rate)。舉例而言，儘管冷卻流體的對流可能被沸騰的蒸汽膜阻擋，但仍可藉由毛細作用使冷卻液體從相鄰的濕潤區域中的奈米結構164及多孔柱狀物240連續流過乾燥區域中或乾燥區域下方的第二散熱結構130的奈米結構164。如此一來，可藉由第二散熱結構130及冷卻流體有效地發散積體電路封裝物100所產生的熱量，從而使積體電路封裝物100可實現並運作高性能的積體電路裝置，諸如積體電路裝置80。

在第10圖中，根據一些實施例，形成第二散熱結構130的金屬層132於封裝劑90的頂表面、第一積體電路裝置80A的第一散熱結構60的頂表面及第二積體電路裝置80B的頂表面之上。在一些實施例中，金屬層132物理接觸於封裝劑90、第一積體電路裝置80A的第一散熱結構60以及第二積體電路裝置80B。金屬層132可為單一膜層或為包括由不同材料所形成的複數個子層的複合層。在一些實施例中，金屬層132包括Ti層及在Ti層之上的Cu層。在一些實施例中，金屬層132是含Cu合金的膜層，諸如TiNiCu、 AlNiVCu、其組合或其類似物。在後續的製程中，金屬層132可作為晶種層，以助於將覆蓋層鍍覆於第一積體電路裝置80A、第二積體電路裝置80B及封裝劑90之上。可藉由PVD、CVD、ALD或其他合適的沉積方法形成金屬層132。在一些實施例中，金屬層132的厚度為0.1 um至1 um。

在第11A圖及第11B圖中，根據一些實施例，形成熱傳導層134於金屬層132之上，其中第11B圖是處於中間階段的積體電路封裝物100的俯視圖，且第11A圖是沿著如第11B圖所繪示的線段A-A所截取的剖面圖。如第11A圖所繪示，熱傳導層134可包括複數個島狀物136。島狀物136的寬度W ₁(例如，在第11B圖的x方向上)大於島狀物136的厚度T ₁。寬度W ₁可為10 um至500 um，且厚度T ₁可為3 um至50 um。如第11B圖中所繪示，島狀物136可排列成直線，諸如沿第11B圖的x方向延伸的多個線。在第11B圖的x方向上，凹槽136A可位於島狀物136的相鄰的線之間。在x方向上，凹槽136A可具有寬度W ₂，且寬度W ₂為1 um至100 um。在第11B圖的y方向上，凹槽136B可位於相鄰的島狀物136之間。在y方向上，凹槽136B可具有寬度W ₃，且寬度W ₃為1 um 至100 um。在俯視視角中，島狀物136可具有矩形(rectangular)、圓角矩形(rounded rectangular)、正方形(square)、圓角正方形(rounded square)、圓形(circular)、橢圓形(oval)、其組合或其類似形狀的形狀。熱傳導層134可包括鋁、銅、鎳、鈷、銀、鈦、鐵、其合金或其組合。替代地，熱傳導層134可包括其他材料，諸如碳化矽、氮化鋁、其他合適的金屬或其類似物。

雖然第11B圖僅示出將多個島狀物136排列成在x方向及y方向上延伸的直線，但是可實施或使用其他圖案的島狀物136。舉例而言，多個島狀物136可在x方向(如第11C圖所示)或y方向(如第11D圖所示)上部分或完全交錯。在一些實施例中，熱傳導層134有助於增加第二散熱結構130的用於散熱的表面積，諸如增加能夠接觸冷卻流體的面積以蒸發或與冷卻流體交換熱量，且熱傳導層134有助於減少可能形成於第二散熱結構130之上的乾燥區域的影響。在一些實施例中，熱傳導層134佔據金屬層132的頂表面(例如，第一積體電路裝置80A、第二積體電路裝置80B及封裝劑90的總頂表面積)的10%至90%。

根據一些實施例，藉由電鍍、化學鍍或其他合適的沉積方法形成熱傳導層134，諸如PVD或CVD。舉例而言，形成光阻層於金屬層132之上，並使其圖案化以在對應於島狀物136的位置處具有開口。接著，形成熱傳導層134於光阻層的開口中。在一些藉由電鍍或化學鍍形成熱傳導層134的實施例中，金屬層132可用作為晶種層。接著可移除光阻層，諸如藉由剝離(lifting)或灰化。

在第12A圖及第12B圖中，根據一些實施例，形成第二散熱結構130的多個柱狀物140於熱傳導層134之上，其中第12B圖是處於中間階段的積體電路封裝物100的俯視圖，且第12A圖是沿第12B圖所繪示的線段A-A所截取的剖面圖。柱狀物140的厚度T ₂可為30 um至50 um，諸如32 um至40 um。柱狀物140的寬度W ₄(或直徑)可為20 um至100 um。在俯視視角中，柱狀物140可具有圓形、橢圓形、矩形、圓角矩形、正方形或圓角正方形、其組合或其類似形狀的形狀。雖然第12B圖僅示出了形成三個或九個柱狀物140於熱傳導層134的一個島狀物136之上，但可形成更多或更少的柱狀物140於一個島狀物136之上。在一些實施例中，熱傳導層134具有如第11C圖及第11D圖所繪示的圖案，其中柱狀物140形成於島狀物136之上，且在第12C圖及12D中分別繪示出所得結構的俯視圖。柱狀物140可包括鋁、銅、鎳、鈷、銀、鈦、鐵、其合金或其組。替代地，柱狀物140可包括其他材料，諸如碳化矽、氮化鋁、其他合適的金屬或其類似物。

在一些實施例中，柱狀物140可助於增加第二散熱結構130的用於散熱的表面積，諸如增加能夠接觸冷卻流體的面積以蒸發或與冷卻流體交換熱量，且柱狀物140可助於減少可能形成於第二散熱結構130之上的乾燥區域的影響。

在一些實施例中，柱狀物140佔據金屬層132的頂表面(例如，第一積體電路裝置80A、第二積體電路裝置80B及封裝劑90的總頂表面積)的40%至60%、或約50%。在一些實施例中，多個柱狀物140中的最外面的一個與封裝劑90的邊緣之間可具有距離D。在一些實施例中，距離D在50 um至500 um之間。距離D可確保積體電路封裝物100的組裝品質。

在第13圖中，執行載體剝離(carrier debonding)以從中介層70的背側70B將承載基板120(參見第12A圖)分離(剝離)。剝離製程包括投射用於加熱離型層122的諸如雷射或UV光的光束。如此一來，可在光的熱能下分解離型層122，並可移除承載基板120。

可在晶圓級下執行上文所討論的製程，其中中介層70是晶圓尺寸的，並執行分割製程。舉例而言，可將中間結構放置於膠帶(未示出)上，並藉由沿切割線區域切割來執行單粒化(singulation)製程，以形成如第13圖中所繪示的結構。單粒化製程可包括鋸切(sawing)、切割(dicing)或其類似方法。舉例而言，單粒化製程可包括對絕緣層102、封裝劑90、互連結構74及基板72進行鋸切。單粒化製程將晶圓尺寸的中介層70單粒化成獨立的封裝物。作為單粒化製程的結果，中介層70的外側壁橫向相鄰(coterminous)於封裝劑90(在製程變異範圍內)。

在第14圖中，使用導電連接件106將第13圖中的一個或多個獨立的封裝物附接至基板150。基板150可為中介層、核心基板(core substrate)、無核心基板(coreless substrate)、印刷電路板(printed circuit board，PCB)、封裝基板或其類似物。基板150可包括主動裝置及/或被動裝置(未單獨示出)。可使用諸如電晶體、電容器、電阻器、其組合或其類似物的裝置來產生系統所需的結構及功能需求。可使用任何合適的方法形成裝置。

基板150也可包括金屬化層及導孔(未單獨示出)以及在金屬化層及導孔之上的接合墊152。導電連接件106可包括回流的焊料以將UBM 104附接至接合墊152。導電連接件106將中介層70的互連結構74的金屬化層電性連接至基板150，其包括連接至基板150中的金屬化層。因此，基板150電性連接至積體電路裝置80。在一些實施例中，在將被動裝置貼裝到基板150上之前，可將被動裝置(例如，表面貼裝裝置(surface mount device，SMD)，未單獨示出)附接至中介層70的背側70B(例如，接合到UBM 104)。在此些實施例中，可與接合至基板150的導電連接件106一樣，將被動裝置接合至基板150的同一表面。

在一些實施例中，形成底部填充物156於中介層70與基板150之間，其圍繞導電連接件106及UBM 104。可在將基板150附接之後，藉由毛細管流動製程形成底部填充物156。替代地，可在將基板150附著之前，藉由採用合適的沉積方法形成底部填充物156。底部填充物156可為從基板150延伸至中介層70(例如，絕緣層102)的連續材料。

根據一些實施例，將環形結構160附接至基板150。環形結構160可橫向環繞積體電路裝置80及封裝劑90。可使用黏著劑或螺絲將環形結構160附接至基板150。環形結構160可為金屬或金屬合金，諸如鋁、銅、鎳、鈷、銀、鈦、鐵、其合金或其組合。替代地，環形結構160可為其他材料，諸如碳化矽、氮化鋁、石墨、其他合適的金屬或其類似物。環形結構160可提供機械力以減少積體電路封裝物100的翹曲(warpage)，並提供通道以將積體電路封裝物100所產生的熱量發散出去。在一些實施例中，環形結構160的高度可為500 um至3000 um。因此，環形結構160的頂表面到柱狀物140的頂表面的距離可為300 um至2500 um。

在第15圖中，根據一些實施例，形成第二散熱結構130的多個奈米結構164於柱狀物140之上。奈米結構164可為奈米線、奈米管或其他合適的奈米結構，其可包括Cu、CuO、Ni、其他合適的金屬或合金、或其組合。在一些實施例中，奈米結構164具有相同於柱狀物140及熱傳導層134的材料，諸如銅或銅合金，儘管奈米結構164可具有不同於柱狀物140或熱傳導層134的材料。在一些實施例中，奈米結構164包括豎立於柱狀物140之上的多個獨立奈米線，且多個奈米線之間具有通道，如第16圖所示。在一些實施例中，奈米結構164包括網狀(net-like)結構(未顯示)及通道，通道諸如均位於網狀結構內的連接的或獨立的氣孔或隧道(tunnel)。奈米結構164的平均寬度W ₅可為1 nm至10 nm。奈米結構164的平均高度可為10 nm至100 nm。在奈米結構164是奈米線的一些實施例中，在俯視視角中，奈米結構164具有圓形、橢圓形、正方形、圓角正方形、矩形、圓角矩形或任何其他合適的形狀。在一些實施例中，可在將環形結構160附接至基板150之前或在將經單粒化的封裝物附接至基板150之前，形成第二散熱結構130的奈米結構164。

可藉由任何合適的沉積方法形成奈米結構164，諸如電鍍、化學鍍、CVD、PVD、其組合或其類似方法。舉例而言，沉積諸如光阻層的遮罩層在柱狀物140、熱傳導層134及金屬層132之上。可使光阻層圖案化以具有對應於在柱狀物140之上的奈米結構164的開口，且使光阻層覆蓋柱狀物140的剩餘部分、熱傳導層134及金屬層132。接著，可藉由例如剝離(lifting)或灰化移除遮罩層。

在一些實施例中，形成第二散熱結構130於第一積體電路裝置80A與第二積體電路裝置80B之上。第二散熱結構130包括諸如熱傳導層134及柱狀物140的巨觀結構，以增加第二散熱結構130的用於接觸冷卻流體的表面積。第二散熱結構130也包括諸如奈米結構164的微結構，奈米結構164用於藉由毛細作用使冷卻流體重回(reinstating)到微結構中，從而有助於提高第二散熱結構130的表面的芯吸速率。因此，可提高積體電路封裝物100的散熱能力及散熱效率。在一些實施例中，積體電路封裝物100可具有超過250W/cm ²的導熱率。

第16圖至第18圖為根據一些實施例，分別示出積體電路封裝物200及積體電路封裝物300在製造中的中間階段的剖面圖。可使用相似於積體電路封裝物200的製程步驟形成積體電路封裝物200及積體電路封裝物300，且其使用多孔柱狀物240，其中相同的元件符號表示相同的元件。特別的是，第16圖中所繪示的製程假定在其之前已執行了第1圖至第11A圖中所繪示的製程。因此，在參照第1圖至第11A圖所討論的上述製程之後，可進行到第16圖的製程。在第16圖中，形成多孔柱狀物240於熱傳導層134之上。多孔柱狀物240可具有相似於柱狀物140的高度及寬度。多孔柱狀物240可包括由金屬材料形成的塊狀材料242，所述金屬材料諸如鋁、銅、鎳、鈷、銀、鈦、鐵、其合金或其組合。替代地，多孔柱狀物240可包括由其他材料形成的塊狀材料242，其他材料諸如碳化矽、氮化鋁、其他合適的金屬或其類似物。多孔柱狀物240可包括相似於柱狀物140的材料。在塊狀材料242內有多個孔隙244。孔隙244可為球形或其類似形狀。在一些實施例中，多孔柱狀物240可類似於泡沫金屬(metal foam)。在一些實施例中，孔隙244可為奈米孔隙，並具有1 nm至100 nm的平均直徑。

舉例而言，可形成諸如光阻層的遮罩層(未示出)於金屬層132之上。可使遮罩層圖案化以具有開口，所述開口具有對應於多孔柱狀物240的圖案。接著，可使用動態氫氣泡模板(dynamic hydrogen bubble templating，DHBT)技術來藉由電鍍將多孔柱狀物240沉積在開口中。舉例而言，在電鍍過程中，可將氫氣泡引入(introduced)電鍍液中以擾亂(disrupt)多孔柱狀物240的塊狀材料的生長，從而作為電鍍多孔柱狀物240的動態模板(dynamic template)。多孔柱狀物240可提供奈米尺寸的孔隙，其可增加藉由毛細作用對散熱結構的表面進行芯吸的速率。

在一些實施例中，是藉由氫氣泡的濃度(或引入氫氣的速率)、電鍍液的pH值或溶劑類型、及電鍍液中的添加劑來調整多孔柱狀物240的孔隙244的大小。在一些實施例中，電鍍液的溶劑可包括水、NH ₄、HCl或其他合適的酸性或鹼性溶液，其pH值為4至9。

在形成多孔柱狀物240之後，執行第13圖至第14圖中所描述的製程。在一些實施例中，後續製程不包括形成如第15圖所示的奈米結構164的製程步驟，而形成如第17圖所示的積體電路封裝物200。在一些實施例中，後續製程包括：形成如第15圖所示的奈米結構164的製程步驟、及形成如第18圖所示的積體電路封裝物300。在此些實施例中，多孔柱中孔隙的體積可高達柱狀物140體積的50%，從而可提供用於形成奈米結構164的剛性基底(rigid base)。

第19圖至第21圖為根據一些實施例，示出積體電路封裝物400在製造中的中間階段的剖面圖。可使用相似於積體電路封裝物200的製程步驟形成積體電路封裝物400，並使用具有多種厚度的第一柱狀物340A及第二柱狀物340B(統稱為柱狀物340)，其中相同的元件符號表示相同的元件。特別的是，第19圖中所繪示的製程假定在其之前已執行了第1圖至第11A圖中所繪示的製程。因此，在參照第1圖至第11A圖所討論的上述製程之後，可進行到第19圖的製程。在第19圖中，藉由形成具有開口的第一遮罩層於金屬層132之上，並沉積第一柱狀物340A於第一遮罩層的開口中直到其具有第一厚度T ₃，以在金屬層132之上形成有第一柱狀物340A。第二遮罩層的開口可位於對應於第一柱狀物340A的位置。接著可藉由剝離(lifting)或灰化移除第一遮罩層。接下來，在第20圖中，可藉由形成具有開口的第二遮罩層(例如，圖案化的光阻層)於金屬層132之上，並沉積第二柱狀物340B於第二遮罩層的開口中直到其具有第二厚度T ₄，以在金屬層之上形成相鄰於第一柱狀物340A的第二柱狀物340B。第二遮罩層的開口可位於對應於第二柱狀物340B的位置，且不暴露第一柱狀物340A。接著，可藉由剝離(lifting)或灰化移除第二遮罩層。第一厚度T ₃可為10 um至30 um。第二厚度T ₄大於第一厚度T ₃，且為諸如40 um至100 um。

可理解的是，可互換第一柱狀物340A與第二柱狀物340B的形成順序，並且可使用或實施具有更多種厚度的柱狀物340。第一柱狀物340A及第二柱狀物340B的沉積製程可彼此相似，且可藉由沉積時間來控制厚度T ₃及厚度T ₄。在一些實施例中，第一柱狀物340A及第二柱狀物340B的沉積步驟可相似於柱狀物140的沉積步驟，並具有相似於柱狀物140的結構。在一些實施例中，第一柱狀物340A及第二柱狀物340B的沉積步驟可相似於多孔柱狀物240的沉積步驟，並具有相似於多孔柱狀物240的結構。在形成第一柱狀物340A及第二柱狀物340B之後，進行第13圖至第15圖中描述的製程，且所得到的結構為如第21圖所繪示的積體電路封裝物400。

根據一些實施例，提供了一種包括附接於中介層的積體電路裝置的封裝物及其形成方法。散熱結構附接於積體電路裝置。散熱結構可包括巨觀結構，諸如熱傳導層及熱傳導層之上的柱狀物，以提供相較於平坦層而具有增加表面積的散熱結構。此外，散熱結構包括微結構，諸如柱狀物之上的奈米結構或柱狀物中的奈米尺寸孔隙，以增加散熱結構的表面的芯吸速率。因此，散熱結構可有效地利用冷卻流體的潛熱而不受沸騰蒸汽膜或氣泡的限制。據此，可提供具有有效散熱效率及散熱能力的積體電路封裝物。

在一些實施例中，提供一種封裝物。所述封裝物包括積體電路裝置、封裝劑及散熱結構。積體電路裝置附接於基板。封裝劑設置於基板之上並橫向圍繞積體電路裝置，其中封裝劑的頂表面與積體電路裝置的頂表面共平面(coplanar)。散熱結構設置於積體電路裝置及封裝劑之上，其中散熱結構包括傳導層(spreading layer)、複數個柱狀物及多個奈米結構。傳導層設置於封裝劑及積體電路裝置之上。傳導層包括複數個島狀物，其中複數個島狀物中的至少一部分在俯視視角中排列成沿著第一方向延伸的多條線。複數個柱狀物設置於傳導層的複數個島狀物之上。多個奈米結構設置於複數個柱狀物之上。如請求項1所述之封裝物，其中傳導層的複數個島狀物的高度小於傳導層的複數個島狀物的寬度或長度，且其中複數個柱狀物的厚度大於複數個柱狀物的寬度或長度。在一些實施例中，複數個島狀物中的第一組包括複數個島狀物的第一部分，且複數個島狀物中的第二組包括複數個島狀物的第二部分，其中複數個島狀物的第一部分與複數個島狀物的第二部分在第一方向上交錯(staggered)。在一些實施例中，散熱結構更包括金屬層，金屬層設置於積體電路裝置及封裝劑之上，且金屬層設置於傳導層之下，其中金屬層包括TiNiCu、AlNiVCu或其組合。在一些實施例中，複數個柱狀物的頂表面的總面積超過積體電路裝置與封裝劑的頂表面的總面積的50%。在一些實施例中，複數個柱狀物包括一塊狀材料及在複數個柱狀物的塊狀材料中的多個奈米孔(nanopores)。在一些實施例中，多個奈米結構是豎立(erected)在複數個柱狀物之上的多個奈米線(nanowires)。在一些實施例中，奈米結構包括Cu、CuO、Ni或其組合。在一些實施例中，複數個柱狀物中的最外面的柱狀物到封裝劑的邊緣的距離為50 um到500 um。在一些實施例中，封裝物更包括環形結構，環形結構橫向環繞封裝劑及散熱結構，其中環形結構的頂表面高於散熱結構的頂表面。

在一些實施例中，提供一種封裝物。所述封裝物包括積體電路裝置、封裝劑及第二散熱結構。積體電路裝置附接於中介層(interposer)。積體電路裝置包括第一散熱結構，且第一散熱結構附接於積體電路晶粒。封裝劑設置於中介層之上並橫向圍繞積體電路裝置，其中封裝劑的頂表面與積體電路裝置的頂表面共平面。第二散熱結構與積體電路裝置的第一散熱結構及封裝劑物理接觸，其中第二散熱結構包括第一島狀物及第二島狀物、第一柱狀物及第二柱狀物。第一島狀物及第二島狀物設置於封裝物及積體電路裝置之上。第一柱狀物設置於第一島狀物之上，其中第一柱狀物的厚度大於第一柱狀物在第一方向上的寬度。第二柱狀物設置於第一島狀物之上。第二柱狀物在第一方向上的厚度大於第二柱狀物的寬度，且其中第一柱狀物與第二柱狀物中的每一個都具有塊狀材料及位於塊狀材料中的多個奈米孔。在一些實施例中，第二散熱結構更包括設置於第一柱狀物及第二柱狀物之上的多個奈米結構。在一些實施例中，第一柱狀物及第二柱狀物具有不同的厚度。在一些實施例中，第一島狀物及第二島狀物在第一方向上對齊，且在垂直於第一方向的第二方向上部分交錯。在一些實施例中，第一島狀物及第二島狀物在垂直於第一方向的第二方向上對齊，且在第一方向上部分交錯。

在一些實施例中，提供一種封裝物的形成方法。所述形成方法包括：將積體電路裝置附接至基板；形成封裝劑於基板之上及積體電路裝置的周圍；形成傳導層於積體電路裝置及封裝劑之上，其中傳導層包括複數個島狀物；形成複數個柱狀物於傳導層的複數個島狀物之上；以及形成多個奈米結構於複數個柱狀物上。在一些實施例中，基板為中介層，且中介層包括部分穿透中介層的多個導孔，其中形成方法包括在形成多個奈米結構之前對中介層進行減薄，以暴露(reveal)多個導孔。在一些實施例中，形成複數個柱狀物及形成多個奈米結構的步驟各自包括電鍍。在一些實施例中，用於形成複數個柱狀物的電鍍的電鍍液包括氫氣泡(hydrogen bubbles)。在一些實施例中，電鍍液包括NH ₄、HCl、聚乙二醇(polyethylene glycol)或其組合。

以上概述數個實施例之部件，以便於本發明所屬技術領域中具有通常知識者可更易理解本發明實施例的觀點。於本發明所屬技術領域中具有通常知識者應理解，他們能以本發明實施例為基礎，設計或修改其他製程及結構，以達到與於此介紹的實施例相同之目的及∕或優勢。於本發明所屬技術領域中具有通常知識者也應理解到，此類等效的製程及結構並無悖離本發明的精神與範圍，且他們能於不違背本發明之精神及範圍之下，做各式各樣的改變、取代及替換。

50:積體電路晶粒 50A:晶圓 50F, 70F:前側 52, 72, 150:基板 54, 74:互連結構 56:晶粒連接器 58:介電層 60:散熱結構 60A:空白晶圓 66:接合膜 70:中介層 70B:背側 76:貫孔 80, 80A, 80B:積體電路裝置 82, 106:導電連接件 84, 156:底部填充物 90:封裝劑 96, 120:承載基板 98, 122:離型層 100, 200, 300, 400:積體電路封裝物 102:絕緣層 104:凸塊下金屬件 130:散熱結構 132:金屬層 134:熱傳導層 136:島狀物 136A, 136B:凹槽 140, 240, 340, 340A, 340B:柱狀物 152:接合墊 160:環形結構 164:奈米結構 242:塊狀材料 244:孔隙 A-A:線段A-A D:距離 T1, T2, T3, T4:厚度 W1, W2, W3, W4, W5:寬度

以下將配合所附圖式詳述本發明實施例。應注意的為，依據於業界的標準做法，各種部件並未按照比例繪製且僅用以說明例示。事實上，可任意地放大或縮小組件的尺寸，以清楚地表現出本發明實施例的部件。 第1圖為根據一些實施例，示出積體電路晶粒的剖面圖。 第2圖為根據一些實施例，示出積體電路裝置的剖面圖。 第3圖、第4圖、第5圖、第6圖、第7圖、第8圖、第9圖、第10圖、第11A圖、第12A圖、第13圖、第14圖及第15圖為根據一些實施例，示出積體電路裝置在製造中的中間階段的剖面圖。 第11B圖至第11D圖及第12B圖至第12D圖為根據一些實施例，示出積體電路裝置在製造中的中間階段的平面圖。 第16圖至第18圖為根據一些實施例，示出積體電路封裝物在製造中的中間階段的剖面圖。 第19圖至第21圖為根據一些實施例，示出積體電路封裝物在製造中的中間階段的剖面圖。

50:積體電路晶粒

52,72,150:基板

60:散熱結構

66:接合膜

70:中介層

70B:背側

70F:前側

74:互連結構

76:貫孔

80,80B:積體電路裝置

82,106:導電連接件

84,156:底部填充物

90:封裝劑

100:積體電路封裝物

102:絕緣層

104:凸塊下金屬件

130:散熱結構

132:金屬層

134:熱傳導層

136:島狀物

140:柱狀物

152:接合墊

160:環形結構

164:奈米結構

Claims (20)

1. 一種封裝物，包括： 一積體電路裝置，附接於一基板； 一封裝劑，設置於該基板之上並橫向圍繞該積體電路裝置，其中該封裝劑的頂表面與該積體電路裝置的頂表面共平面(coplanar)；以及 一散熱結構，設置於該積體電路裝置及該封裝劑之上，其中該散熱結構包括： 一傳導層(spreading layer)，設置於該封裝劑及該積體電路裝置之上，其中該傳導層包括複數個島狀物，其中該些島狀物中的至少一部分在一俯視視角中排列成沿著一第一方向延伸的複數個排； 複數個柱狀物，設置於該傳導層的該些島狀物之上；及 複數個奈米結構，設置於該些柱狀物之上。
2. 如請求項1所述之封裝物，其中該傳導層的該些島狀物的高度小於該傳導層的該些島狀物的寬度或長度，且其中該些柱狀物的厚度大於該些柱狀物的寬度或長度。
3. 如請求項1所述之封裝物，其中該些島狀物中的一第一組包括該些島狀物的一第一部分，且該些島狀物中的一第二組包括該些島狀物的一第二部分，其中該些島狀物的該第一部分與該些島狀物的該第二部分在該第一方向上交錯(staggered)。
4. 如請求項1所述之封裝物，其中該散熱結構更包括一金屬層，該金屬層設置於該積體電路裝置及該封裝劑之上，且該金屬層設置於該傳導層之下，其中該金屬層包括TiNiCu、AlNiVCu或其組合。
5. 如請求項1所述之封裝物，其中該些柱狀物的頂表面的總面積超過該積體電路裝置與該封裝劑的頂表面的總面積的50%。
6. 如請求項1所述之封裝物，其中該些柱狀物包括一塊狀材料及在該些柱狀物的該塊狀材料中的多個奈米孔(nanopores)。
7. 如請求項1所述之封裝物，其中該些奈米結構是豎立(erected)在該些柱狀物之上的多個奈米線(nanowires)。
8. 如請求項1所述之封裝物，其中該奈米結構包括Cu、CuO、Ni或其組合。
9. 如請求項1所述之封裝物，其中該些柱狀物中的最外面的柱狀物到該封裝劑的邊緣的距離為50 um到500 um。
10. 如請求項1所述之封裝物，更包括一環形結構，該環形結構橫向環繞該封裝劑及該散熱結構，其中該環形結構的頂表面高於該散熱結構的頂表面。
11. 一種封裝物，包括： 一積體電路裝置，附接於一中介層(interposer)，其中該積體電路裝置包括一第一散熱結構，該第一散熱結構附接於一積體電路晶粒； 一封裝劑，設置於該中介層之上並橫向圍繞該積體電路裝置，其中該封裝劑的頂表面與該積體電路裝置的頂表面共平面；以及 一第二散熱結構，與該積體電路裝置的該第一散熱結構及該封裝劑物理接觸，其中第二散熱結構包括： 一第一島狀物及一第二島狀物，設置於該封裝物及該積體電路裝置之上； 一第一柱狀物，設置於該第一島狀物之上，其中該第一柱狀物的厚度大於該第一柱狀物在一第一方向上的寬度；及 一第二柱狀物，設置於該第一島狀物之上，其中第二柱狀物的厚度大於該第二柱狀物在該第一方向上的寬度，其中該第一柱狀物與該第二柱狀物中的每一個都具有一塊狀材料及位於該塊狀材料中的多個奈米孔。
12. 如請求項11所述之封裝物，其中該第二散熱結構更包括設置於該第一柱狀物及該第二柱狀物之上的多個奈米結構。
13. 如請求項11所述之封裝物，其中該第一柱狀物及該第二柱狀物具有不同的厚度。
14. 如請求項11所述之封裝物，其中該第一島狀物及該第二島狀物在該第一方向上對齊，且在垂直於該第一方向的一第二方向上部分交錯。
15. 如請求項11所述之封裝物，其中該第一島狀物及該第二島狀物在垂直於該第一方向的一第二方向上對齊，且在該第一方向上部分交錯。
16. 一種封裝物的形成方法，包括： 將一積體電路裝置附接至一基板； 形成一封裝劑於該基板之上及該積體電路裝置的周圍； 形成一傳導層於該積體電路裝置及該封裝劑之上，其中該傳導層包括複數個島狀物； 形成複數個柱狀物於該傳導層的該些島狀物之上；以及 形成多個奈米結構於該些柱狀物上。
17. 如請求項16所述之封裝物的形成方法，其中該基板為一中介層，且該中介層包括部分穿透該中介層的多個導孔，其中該形成方法包括在形成該些奈米結構之前對該中介層進行減薄，以暴露(reveal)該些導孔。
18. 如請求項16所述之封裝物的形成方法，其中形成該些柱狀物及形成該些奈米結構的步驟各自包括電鍍。
19. 如請求項18所述之封裝物的形成方法，其中用於形成該些柱狀物的電鍍的電鍍液包括氫氣泡(hydrogen bubbles)。
20. 如請求項19所述之封裝物的形成方法，其中該電鍍液包括NH4、HCl、聚乙二醇(polyethylene glycol)或其組合。

Images