JP5143451B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5143451B2
JP5143451B2 JP2007066408A JP2007066408A JP5143451B2 JP 5143451 B2 JP5143451 B2 JP 5143451B2 JP 2007066408 A JP2007066408 A JP 2007066408A JP 2007066408 A JP2007066408 A JP 2007066408A JP 5143451 B2 JP5143451 B2 JP 5143451B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor
chips
base substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007066408A
Other languages
English (en)
Other versions
JP2008227348A (ja
Inventor
裕之 篠木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2007066408A priority Critical patent/JP5143451B2/ja
Priority to US12/048,861 priority patent/US8373278B2/en
Publication of JP2008227348A publication Critical patent/JP2008227348A/ja
Application granted granted Critical
Publication of JP5143451B2 publication Critical patent/JP5143451B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Description

本発明は、複数の半導体チップが積層された構造を有する半導体装置に関するものである。
従来より、半導体装置の高集積化や小型化を図る観点から、複数の半導体チップを積層した構造（以下、積層構造と称する）が知られている。積層構造を有する従来の半導体装置の一例について図面を参照しながら説明する。図９は積層構造を有する従来の半導体装置１００の概略を示す断面図である。
半導体装置１００は、複数の半導体チップ（第１の半導体チップ１０１、第２の半導体チップ１０２，第３の半導体チップ１０３）が積層された構造を有する。上記各半導体チップ１０１，１０２，１０３はそれぞれ、シリコン（Ｓｉ）等から成る半導体基板１０４と、半導体基板１０４のいずれか一方の面上に形成されたＭＯＳトランジスタやキャパシタ等の多数の素子から成るデバイス素子１０５と、半導体基板１０４を貫通する貫通孔１０６と、当該貫通孔１０６内に形成された貫通電極１０７と、貫通電極１０７と接続されたハンダ等から成る導電端子１０８とを備えている。各半導体チップ１０１，１０２，１０３は、貫通電極１０７及び導電端子１０８を介して相互に電気的に接続されている。
このような積層構造を有する半導体装置１００の製造方法として、以下の製造方法が提案されている。つまり、図１０に示すように、デバイス素子１０５，貫通孔１０６，貫通電極１０７，導電端子１０８等が既に形成されたウェハ状の半導体基板１０９を順に積層させる工程と、その後各半導体装置１００の境界であるダイシングラインＤＬに沿って各半導体基板１０９を連続的に切削する工程を経ることで個々の半導体装置１００を得る製造方法である。
本発明に関連した技術は、例えば以下の特許文献に記載されている。
特開２００５−３４７４４２号公報
しかしながら、図９に示した従来の半導体装置１００は側面方向からの機械的ストレスに弱く、積層された半導体チップが剥がれるということがあった。特に、より上層の半導体チップになるほど機械的ストレスに弱い。そのため、半導体装置の実際の使用状況下あるいは製品化の段階で積層構造が破壊され、当該半導体装置が不良品となる問題があった。なお、積層構造を構成する半導体チップのうち、たった一つでも不良となると装置全体として不良品となるため、積層される半導体チップの数が多いほどこの問題は顕著となる。
また、薬液や水分等の腐食物質が浸入して、各半導体チップ１０１，１０２，１０３のデバイス素子１０５、あるいは各半導体チップを構成する金属物質部分（例えば導電端子１０８や、各半導体チップの表面や裏面に形成された配線）が劣化し、信頼性や歩留まりが低下するという問題があった。
また、半導体装置１００の製造方法として、上述したようにウェハ状態の半導体基板１０９を積層させる工程を経ることが考えられている。しかし、積層構造を構成する半導体チップのうち、たった一つでも不良の場合には、装置全体として不良品となる。ウェハ状態の半導体基板の中のどの位置に不良となる半導体チップが形成されるか否かはランダムである。そのため、この製造方法では最終的に完成した半導体装置の信頼性や歩留まりが低いという問題があった。
そこで本発明は、信頼性及び歩留まりが高い積層構造を有する半導体装置及びその製造方法を提供することを目的とする。
本発明の半導体装置は、配線層を備えるベース基板と、前記ベース基板上に積層され、前記配線層と電気的に接続された複数のチップと、硬度が異なる複数の樹脂層を含んで前記複数のチップを被覆する保護層とを備え、前記複数のチップは、第１のチップと、前記第１のチップの直上に配置された第２のチップとを少なくとも含み、前記第１のチップと前記第２のチップの少なくともいずれか一方のチップの側面の一部が、他方のチップの側面よりも内側に配置され、前記一方のチップと前記他方のチップとが重畳しない領域に、前記一方のチップに隣接する第３のチップを備え、前記第１のチップ及び前記第２のチップは、それぞれ、その表面から裏面にかけて貫通する貫通孔と、前記貫通孔内に形成された貫通電極とを有し、前記第１のチップの表面には、パターニングされた金属層からなり前記第１のチップの前記貫通電極及び前記第２のチップの前記貫通電極と電気的に接続された金属配線層が配置されることを特徴とする。
また、本発明の半導体装置の製造方法は、チップの検査工程と、前記検査工程で良品と判定されたチップを用いて、ウェハ状のベース基板上に前記チップを複数個積層する工程と、前記積層されたチップを被覆する第１の樹脂層を形成する工程と、前記第１の樹脂層と硬度が異なり、前記第１の樹脂層を被覆する第２の樹脂層を形成する工程と、所定のラインに沿って前記ベース基板を切削する工程とを有し、前記積層されたチップは、第１のチップと、前記第１のチップの直上に配置された第２のチップとを少なくとも含み、前記第１のチップ及び前記第２のチップは、それぞれ、その表面から裏面にかけて貫通する貫通孔と、前記貫通孔内に形成された貫通電極とを有し、前記第１のチップの表面には、パターニングされた金属層からなり前記第１のチップの前記貫通電極及び前記第２のチップの前記貫通電極と電気的に接続された金属配線層が配置され、前記第１のチップと前記第２のチップの少なくともいずれか一方のチップの側面の一部を、他方のチップの側面よりも内側に配置し、前記一方のチップと前記他方のチップとが重畳しない領域に、前記一方のチップに隣接した第３のチップを配置する工程を有することを特徴とする。
本発明では、積層されたチップを被覆する保護層が形成されている。そのため、保護層が形成されていなかった従来構造に比べて、側面方向からの機械的ストレスや腐食物質の浸入等に強く、信頼性及び歩留まりの高い積層構造を有する半導体装置を実現することができる。
また、本発明に係る半導体装置の製造方法では、従来のようにウェハ状態の半導体基板を積層させる工程を経るのではなく、ウェハ状態のベース基板上に、予め個片化されなお且つ検査工程で良品と判定されたチップを積層させている。そのため、最終的に得られる半導体装置の信頼性及び歩留まりを向上させることができる。
本発明の第１の実施形態について図面を参照しながら説明する。図１乃至図４は、それぞれ製造工程順に示した断面図あるいは平面図である。なお、以下に説明する製造工程はウェハ状の基板を用いて行われるものであり、ダイシングラインＤＬを境界として多数の半導体装置がマトリクス状に形成されることになるが、便宜上その一つの半導体装置が形成される工程を説明する。
まず、本実施形態に係る半導体装置のベースとなる個片化されていないウェハ状の基板（以下、ベース基板と称する）１を準備する。ベース基板１は、例えばシリコン（Ｓｉ）やガラス等から成る基板である。また、ベース基板１はプリント基板であってもよい。
次に、図１Ａ及び図１Ｂに示すように、公知の製造工程により、ベース基板１に貫通孔２、及びアルミニウムや銅等から成る貫通電極３を形成する。図１Ｂは図１ＡのＸ−Ｘ線に沿った断面図に相当するものである。なお、ベース基板１の一方の面（後に半導体チップが積層される面）上に、トランジスタやキャパシタ等の多数の素子から成るデバイス素子や配線等が形成されていても良い。
貫通孔２は、レジスト層（不図示）をマスクとしてベース基板１を例えばドライエッチングすることで形成できる。貫通電極３は、例えばメッキ法によって形成できる。なお、ベース基板１がシリコン等の導体の材料から成る場合には貫通孔２の内壁にシリコン酸化膜やシリコン窒化膜等の絶縁膜を例えばＣＶＤ法で形成し、貫通電極３がベース基板１と導通しないようにする。
本実施形態では、貫通電極３が本発明の配線層に相当するものである。なお、貫通電極３と電気的に接続された配線がベース基板１のいずれか一方または双方の面上に形成されている場合は当該配線も本発明の配線層に含まれる。
次に、ベース基板１上に積層される半導体チップ（本実施形態では、第１，第２，第３の半導体チップ４ａ，４ｂ，４ｃ）を準備する。各半導体チップ４ａ，４ｂ，４ｃは既に個片化されたものであり、予め行われた検査工程において良品と判定されたものであることが好ましい。良品と判定された半導体チップのみを選別して用いることで、最終的に得られる半導体装置の信頼性及び歩留まりを向上させることができるからである。なお、良品とはＩＣとしての基本的機能や特性、及び外観などが一定の製品規格を満たしているものである。
各半導体チップ４ａ，４ｂ，４ｃはそれぞれ、平面方向の寸法（以下、単に外形とする）がほぼ同一になるように形成されたものであり、積層させた際に各半導体チップ４ａ，４ｂ，４ｃの側面が同一直線状に揃うようになっている。平面方向とはベース基板１の面と平行する方向である。なお、外形が異なる半導体チップを積層させる場合については後述する第２及び第３の実施形態で説明する。
各半導体チップ４ａ，４ｂ，４ｃは、いずれか一方の面（本実施形態では、ベース基板１と対向しない側の面）にデバイス素子５が形成されている。デバイス素子５は、素子の種類や機能に限定がなく、例えばトランジスタやキャパシタやメモリ素子等の多数の素子から構成される。半導体チップ４ａ，４ｂ，４ｃの各デバイス素子５は、それぞれ同種の機能を有する素子であってもよいし、各半導体チップごとに異なる機能を有する素子が形成されていてもよい。
各半導体チップ４ａ，４ｂ，４ｃは、貫通孔２及び貫通電極３と同様の貫通孔６及び貫通電極７と、貫通電極７と電気的に接続された導電端子８をほぼ同じ位置に備えている。導電端子８はハンダ等の導電材料から成り、ベース基板１と半導体チップ４ａとの電気的接続、及び各半導体チップ４ａ，４ｂ，４ｃ相互の電気的接続を介在するものである。導電端子８は、メッキ法、スクリーン印刷法、あるいはディスペンス法等で形成することができる。貫通孔６の内壁にはシリコン酸化膜やシリコン窒化膜等の絶縁膜が形成されているが、その図示を省略している。
次に、図２に示すように、ベース基板１上に第１の半導体チップ４ａを重ね、上下に重なる貫通電極３と貫通電極７同士を導電端子８を介して接続するとともに、ベース基板１上に第１の半導体チップ４ａを固定する。以下、同様にして第１の半導体チップ４ａ上に第２の半導体チップ４ｂを固定し、第２の半導体チップ４ｂ上に第３の半導体チップ４ｃを固定する。こうして、貫通電極３と電気的に接続された複数の半導体チップ（４ａ，４ｂ，４ｃ）から成る積層構造が得られる。なお、各半導体チップを固定する際にはハンダや樹脂等から成る接着層を用いるとよい。
次に、半導体チップ４ａ，４ｂ，４ｃを被覆する保護層１０を形成する。保護層１０は、以下に説明するように硬度が異なる複数の樹脂層（第１の樹脂層１１，第２の樹脂層１２）で構成されることが好ましい。
保護層１０の形成は、図３に示すように、最上の第３の半導体チップ４ｃの表面及び半導体チップ４ａ，４ｂ，４ｃの側面全体を被覆する第１の樹脂層１１を例えば３０μｍの膜厚で形成する。第１の樹脂層１１は例えばエポキシ系のモールド樹脂から成り、例えばトランスファーモールド法(transfer molding method)やディスペンサを用いたディスペンス法（塗布法）によって形成される。第１の樹脂層１１は、外部からの機械的ストレスが半導体チップ４ａ，４ｂ，４ｃへ伝達されることを緩和するための層であり、材料となる高分子の架橋密度が低く硬度が低いものであることが好ましい。
次に、第１の樹脂層１１を被覆する第２の樹脂層１２を例えば７０μｍの膜厚で形成する。第２の樹脂層１２は、例えばエポキシ系のモールド樹脂から成り、第１の樹脂層１１と同様に例えばトランスファーモールド法やディスペンス法によって形成される。第２の樹脂層１２は、第１の樹脂層１１に比べて高分子の架橋密度が高く硬度が高い。そのため、外部からの機械的ストレスに対する変形が第１の樹脂層１１に比べて生じ難い層である。こうして、硬度が異なる複数の樹脂層を含む保護層１０が形成される。
なお、第１の樹脂層１１及び第２の樹脂層１２の材料は上記エポキシ系の樹脂に限定されず、ポリイミド系やシリコーン系の樹脂等を用いることも可能である。また、保護層１０を更に多層の樹脂層から構成することも可能であるし、単層の樹脂層から構成することも可能である。
次に、図４に示すように、貫通電極３と接続された導電端子１３をベース基板１の裏面上に形成する。導電端子１３は、この半導体装置の外部接続端子であり、例えば貫通電極３上に導電材料（例えばハンダ）をスクリーン印刷し、この導電材料を熱処理でリフローさせることで形成される。あるいは、電解メッキ法や、ディスペンサを用いてハンダ等を所定領域に塗布するいわゆるディスペンス法（塗布法）等で形成してもよい。なお、ベース基板１の裏面上に延在する配線（例えばアルミニウム配線）をスパッタリング法等で形成した場合には、貫通電極３上に導電端子１３を直接形成するのではなく、上記配線上に導電端子１３を形成してもよい。導電端子１３は、貫通電極３，７、及び導電端子８等を介して各半導体チップ４ａ，４ｂ，４ｃのデバイス素子５と電気的に接続されている。なお、保護層１０を形成する前に導電端子１３を形成してもよい。
次に、所定のダイシングラインＤＬに沿って第２の樹脂層１２及びベース基板１を切断し、チップ状の個々の半導体装置２０に分割する。このように、各半導体チップ４ａ，４ｂ，４ｃがウェハ状のベース基板１上に実装された状態で半導体装置２０の分割工程が行われる。個々の半導体装置２０に分割する方法としては、ダイシング法、エッチング法、レーザーカット法等がある。
以上の工程により、ベース基板１上に複数の半導体チップ（４ａ，４ｂ，４ｃ）が積層された第１の実施形態に係る半導体装置２０が完成する。半導体装置２０は、導電端子１３を介して多数の回路素子が形成されたプリント基板等に実装される。
本実施形態の半導体装置２０は、従来構造（図９参照）のように積層構造を成す各半導体チップ４ａ，４ｂ，４ｃが外部に露出しておらず、保護層１０で被覆された構成になっている。また、保護層１０は硬度が異なる複数の樹脂層（第１の樹脂層１１及び第２の樹脂層１２）で構成されている。そのため、従来構造（図９参照）に比べて、機械的ストレスや腐食物質の浸入等に強く、信頼性及び歩留まりの高い積層構造を有する半導体装置を実現することができる。
また、従来のようにウェハ状の半導体基板を積層させるのではなく、ウェハ状のベース基板１上に良品として判定された半導体チップを積層させている。従って、従来の製法に比して、完成する半導体装置２０の信頼性及び歩留まりを向上させることができる。
次に、本発明の第２の実施形態について図面を参照しながら説明する。図５乃至図７は、製造工程順に示した断面図である。なお、第１の実施形態と同様の構成及び製造プロセスについてはその説明を省略するか簡略する。
まず、図５に示すように、ウェハ状のベース基板１上に良品と判定された第１の半導体チップ４ａを重ね、両者を導電端子８を介して接続する。第１の半導体チップ４ａの表面上には、貫通電極７と電気的に接続された配線層２１が形成されている。配線層２１は、アルミニウム等の金属層をスパッタリングし、当該金属層をパターニングすることで形成される。
次に、第１の半導体チップ４ａとは外形が異なる第２の半導体チップ２２を準備する。第２の半導体チップ２２は、第１の半導体チップ４ａと同様にデバイス素子５、貫通孔６、貫通電極２３、導電端子２４を備える。
次に、第２の半導体チップ２２の各導電端子２４が第１の半導体チップ４ａの貫通電極７及び配線層２１と接続されるようにして、第１の半導体チップ４ａ上に第２の半導体チップ２２を配置する。第１の半導体チップ４ａと第２の半導体チップ２２の外形が異なるため、第２の半導体チップ２２の側面の一部が第１の半導体チップ４ａよりも内側に配置される。そして、第１の半導体チップ４ａの表面上に第２の半導体チップ２２と重畳しない領域Ｙが生じる。なお、本実施形態では、第２の半導体チップ２２の一方の側面に隣接して領域Ｙが生じるが、第２の半導体チップ２２の貫通電極２３や導電端子２４の形成位置によっては第２の半導体チップ２２の位置が変わるため、別の側面に隣接して領域Ｙが生じることもある。
次に、図６Ａ及び図６Ｂに示すように、領域Ｙに第２の半導体チップ２２と隣接したダミーチップ２５をエポキシ樹脂等の接着層（不図示）を介して配置する。ダミーチップ２５は第２の半導体チップ２２と接するように配置することも可能であるが、ある程度（少なくとも２０μｍ）離間しておくことが好ましい。ダミーチップ２５と第２の半導体チップ２２が接触すると、熱的ストレスや機械的ストレスによって両者の接触部に応力が発生し、ダミーチップ２５あるいは半導体チップ２２の位置ズレが生じて信頼性劣化の原因となるからである。
次に、第２の半導体チップ２２及びダミーチップ２５上に第３の半導体チップ２６を重ね、上下に重なる貫通電極２３，２７同士を、導電端子２８を介して接続する。本実施形態の第３の半導体チップ２６は、第１の半導体チップ４ａと外形が同一である。なお、図６Ｂは各チップ（第１の半導体チップ４ａ，第２の半導体チップ２２，ダミーチップ２５，第３の半導体チップ２６）の積層関係を示す平面図の概略であり、図６ＡはそのＺ−Ｚ線の断面図に相当するものである。
ここで、ダミーチップ２５は外形が異なる半導体チップ同士（本実施形態では、第１の半導体チップ４ａと第２の半導体チップ２２、及び第２の半導体チップ２２と第３の半導体チップ２６）の間に配置して、上下の層の外形を均等にする、あるいは均等に近づけるためのチップである。従って、ダミーチップ２５の外形に限定はないが、配置された際のダミーチップ２５の側面がその上下のチップ（第１の半導体チップ４ａ及び第３の半導体チップ２６）の側面と同一直線状Ｌに配置される外形を有することが好ましい。かかる構成によれば積層構造が安定し、機械的ストレスに強い半導体装置を実現できるからである。
また、ダミーチップ２５の上面の位置が第２の半導体チップ２２の上面と同一となる高さであること、つまりダミーチップ２５は隣接する半導体チップと同程度の高さであることが好ましい。かかる構成によれば、第２の半導体チップ２２とダミーチップ２５を合わせた上面が略水平となり、その上に半導体チップ（第３の半導体チップ２６）を安定して配置することが可能となるからである。また、仮にその上に半導体チップ（第３の半導体チップ２６）を配置しない場合であっても、ダミーチップ２５を配置することで積層構造の外周に段差が生じることを抑えることができ、より安定した構造になる。
次に、上記第１の実施形態と同様に保護層１０（第１及び第２の樹脂層１１、１２）及び導電端子１３を形成し、その後所定のダイシングラインＤＬに沿ってベース基板１を分断する。以上の工程により、図７に示すようにベース基板１上に複数の半導体チップ（４ａ，２２，２６）が積層された第２の実施形態に係る半導体装置３０が完成する。
第２の実施形態では、外形の異なる半導体チップを複数積層する場合であって、ダミーチップ２５を設けた点が特徴である。かかる半導体装置３０によれば、外形が異なる半導体チップ同士を安定して積層させることができる。また、ダミーチップ２５を配置することによって各半導体チップの間に隙間が発生することを防止できるため、各半導体チップ全体を均等に保護層１０で被覆することができる。
なお、各半導体チップ同士を接続するための電極（第１の実施形態では導電端子８、第２の実施形態では導電端子８、２４、２８）の形成位置によっては、各半導体チップの外形がほぼ同一であっても積層させた際に上下の半導体チップでずれが生じる。従って、外形の異なる半導体チップを複数積層する場合だけでなく、外形が同一の半導体チップを複数積層する場合にもダミーチップ２５を用いることが可能である。つまり、上下の半導体チップの少なくともいずれか一方の半導体チップの側面の一部が他方の半導体チップの側面よりも内側に配置される場合であれば、ダミーチップ２５を用いることが可能である。
次に、本発明の第３の実施形態について図面を参照しながら説明する。図８は、第３の実施形態に係る半導体装置４０を説明する断面図である。なお、第１及び第２の実施形態と同様の構成については同一符号を用い、その説明を省略する。
上述した第２の実施形態では、ダミーチップ２５を、主として半導体チップの積層構造の外形を揃え、積層構造を安定化させる目的として用いていた。しかし、第３の実施形態に係る半導体装置４０においては、図８に示すように貫通電極３２及び導電端子３３を備えた配線チップ３１が第２の半導体チップ２２に隣接して配置されている。このように、ダミーチップ２５に換えて、上層のチップ（半導体チップ３４）と下層のチップ（半導体チップ４ａ）の電気的な接続を介在する配線チップ３１を用いることも可能である。
さらにまた、配線チップ３１に換えて、第１，第２，第３の半導体チップ４ａ，２２，３４と同様に、デバイス素子５を有する半導体チップを配置することも可能である。従って、積層構造を構成する各層は、複数の半導体チップが平面的に配置されていてもよい。
なお、本発明は上述した実施形態に限定されることはなく、その要旨を逸脱しない範囲で変更が可能なことは言うまでも無い。例えば、上述した貫通孔や貫通電極が形成される位置はその半導体チップの設計に応じて適宜変更できる。また、上記実施形態では、ボール状の導電端子を有するＢＧＡ型の半導体チップが積層された構成について説明したが、本発明はＬＧＡ(Land Grid Array)型の半導体チップの積層に適用するものであっても構わない。また、上記実施形態では、貫通電極を介して上下の半導体チップの電気的接続が行われていたが、半導体チップの側面に配線を形成し、この側面配線を介して上下の半導体チップの電気的接続を行ってもよい。本発明は、複数の半導体チップを積層してパッケージする技術として広く適用できるものである。
本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する平面図及び断面図である。 本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図である。 本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図である。 本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図である。 本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する断面図である。 本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する断面図及び平面図である。 本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する断面図である。 本発明の第３の実施形態に係る半導体装置を説明する断面図である。 従来の半導体装置を説明する断面図である。 従来の半導体装置の製造方法を説明する断面図である。
符号の説明
１ ベース基板 ２ 貫通孔 ３ 貫通電極 ４ａ 第１の半導体チップ
４ｂ 第２の半導体チップ ４ｃ 第３の半導体チップ ５ デバイス素子
６ 貫通孔 ７ 貫通電極 ８ 導電端子 １０ 保護層
１１ 第１の樹脂層 １２ 第２の樹脂層 １３ 導電端子
２０ 半導体装置 ２１ 配線層 ２２ 第２の半導体チップ
２３ 貫通電極 ２４ 導電端子 ２５ ダミーチップ
２６ 第３の半導体チップ ２７ 貫通電極 ２８ 導電端子
３０ 半導体装置 ３１ 配線チップ ３２ 貫通電極 ３３ 導電端子
３４ 半導体チップ ４０ 半導体装置 １００ 半導体装置
１０１ 第１の半導体チップ １０２ 第２の半導体チップ
１０３ 第３の半導体チップ １０４ 半導体基板 １０５ デバイス素子
１０６ 貫通孔 １０７ 貫通電極 １０８ 導電端子 １０９ 半導体基板

Claims (4)

  1. 配線層を備えるベース基板と、
    前記ベース基板上に積層され、前記配線層と電気的に接続された複数のチップと、
    硬度が異なる複数の樹脂層を含んで前記複数のチップを被覆する保護層とを備え、
    前記複数のチップは、第１のチップと、前記第１のチップの直上に配置された第２のチップとを少なくとも含み、
    前記第１のチップと前記第２のチップの少なくともいずれか一方のチップの側面の一部が、他方のチップの側面よりも内側に配置され、
    前記一方のチップと前記他方のチップとが重畳しない領域に、前記一方のチップに隣接する第３のチップを備え、
    前記第１のチップ及び前記第２のチップは、それぞれ、その表面から裏面にかけて貫通する貫通孔と、前記貫通孔内に形成された貫通電極とを有し、
    前記第１のチップの表面には、パターニングされた金属層からなり前記第１のチップの前記貫通電極及び前記第２のチップの前記貫通電極と電気的に接続された金属配線層が配置されることを特徴とする半導体装置。
  2. 前記第３のチップの直上に配置される第４のチップとを備え、
    前記第３のチップは、前記第４のチップと前記配線層との電気的な接続を介在する導電層を備えることを特徴とする請求項１に記載の半導体装置。
  3. 前記第３のチップの側面と前記他方のチップの側面とが実質的に同一直線状に配置されていることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. チップの検査工程と、
    前記検査工程で良品と判定されたチップを用いて、ウェハ状のベース基板上に前記チップを複数個積層する工程と、
    前記積層されたチップを被覆する第１の樹脂層を形成する工程と、
    前記第１の樹脂層と硬度が異なり、前記第１の樹脂層を被覆する第２の樹脂層を形成する工程と、
    所定のラインに沿って前記ベース基板を切削する工程とを有し、
    前記積層されたチップは、第１のチップと、前記第１のチップの直上に配置された第２のチップとを少なくとも含み、
    前記第１のチップ及び前記第２のチップは、それぞれ、その表面から裏面にかけて貫通する貫通孔と、前記貫通孔内に形成された貫通電極とを有し、前記第１のチップの表面には、パターニングされた金属層からなり前記第１のチップの前記貫通電極及び前記第２のチップの前記貫通電極と電気的に接続された金属配線層が配置され、
    前記第１のチップと前記第２のチップの少なくともいずれか一方のチップの側面の一部を、他方のチップの側面よりも内側に配置し、前記一方のチップと前記他方のチップとが重畳しない領域に、前記一方のチップに隣接した第３のチップを配置する工程を有することを特徴とする半導体装置の製造方法。
JP2007066408A 2007-03-15 2007-03-15 半導体装置及びその製造方法 Active JP5143451B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007066408A JP5143451B2 (ja) 2007-03-15 2007-03-15 半導体装置及びその製造方法
US12/048,861 US8373278B2 (en) 2007-03-15 2008-03-14 Semiconductor device having stacked dice disposed on base substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007066408A JP5143451B2 (ja) 2007-03-15 2007-03-15 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008227348A JP2008227348A (ja) 2008-09-25
JP5143451B2 true JP5143451B2 (ja) 2013-02-13

Family

ID=39761838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007066408A Active JP5143451B2 (ja) 2007-03-15 2007-03-15 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8373278B2 (ja)
JP (1) JP5143451B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4340517B2 (ja) 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US7812459B2 (en) * 2006-12-19 2010-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuits with protection layers
JP2010245383A (ja) 2009-04-08 2010-10-28 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP2010251547A (ja) * 2009-04-16 2010-11-04 Elpida Memory Inc 半導体装置及びその製造方法
US8330489B2 (en) * 2009-04-28 2012-12-11 International Business Machines Corporation Universal inter-layer interconnect for multi-layer semiconductor stacks
JP5609144B2 (ja) * 2010-02-19 2014-10-22 ソニー株式会社 半導体装置および貫通電極のテスト方法
TWI422009B (zh) * 2010-07-08 2014-01-01 Nat Univ Tsing Hua 多晶片堆疊結構
US8445918B2 (en) * 2010-08-13 2013-05-21 International Business Machines Corporation Thermal enhancement for multi-layer semiconductor stacks
KR101692955B1 (ko) 2010-10-06 2017-01-05 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
US8293578B2 (en) 2010-10-26 2012-10-23 International Business Machines Corporation Hybrid bonding techniques for multi-layer semiconductor stacks
US8779599B2 (en) * 2011-11-16 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages including active dies and dummy dies and methods for forming the same
JP5912616B2 (ja) * 2012-02-08 2016-04-27 株式会社ジェイデバイス 半導体装置及びその製造方法
KR102149150B1 (ko) * 2013-10-21 2020-08-28 삼성전자주식회사 전자 장치
KR102147354B1 (ko) * 2013-11-14 2020-08-24 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
US9508703B2 (en) 2014-04-30 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked dies with wire bonds and method
US9613931B2 (en) 2015-04-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) having dummy dies and methods of making the same
US9984998B2 (en) 2016-01-06 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Devices employing thermal and mechanical enhanced layers and methods of forming same
FR3054372A1 (fr) * 2016-07-21 2018-01-26 St Microelectronics Tours Sas Montage de composants electroniques
JP6871512B2 (ja) * 2017-04-11 2021-05-12 富士通株式会社 半導体装置及びその製造方法
US10685937B2 (en) 2018-06-15 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package having dummy structures and method of forming same
US11728334B2 (en) * 2018-06-29 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit structures and method of forming the same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0358453A (ja) * 1989-07-26 1991-03-13 Nec Yamagata Ltd 樹脂封止型半導体集積回路装置
JPH04171970A (ja) * 1990-11-06 1992-06-19 Matsushita Electric Ind Co Ltd 半導体装置
US5331205A (en) * 1992-02-21 1994-07-19 Motorola, Inc. Molded plastic package with wire protection
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
JP3674179B2 (ja) * 1996-10-04 2005-07-20 株式会社デンソー ボールグリッドアレイ半導体装置及びその製造方法
JP3147157B2 (ja) * 1997-12-05 2001-03-19 サンケン電気株式会社 半導体素子を含む電子回路装置
JP2000067200A (ja) * 1998-08-18 2000-03-03 Toppan Printing Co Ltd Ｉｃカード
JP2001156248A (ja) * 1999-11-30 2001-06-08 Seiko Epson Corp 半導体装置
JP2001223324A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
JP3688249B2 (ja) * 2002-04-05 2005-08-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2004071947A (ja) * 2002-08-08 2004-03-04 Renesas Technology Corp 半導体装置
CN1774959A (zh) * 2003-04-15 2006-05-17 波零公司 用于印刷电路板的电磁干扰屏蔽
JP3646720B2 (ja) * 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005051150A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
JP4340517B2 (ja) * 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP2005347442A (ja) * 2004-06-02 2005-12-15 Sanyo Electric Co Ltd 半導体装置
JP5052130B2 (ja) * 2004-06-04 2012-10-17 カミヤチョウ アイピー ホールディングス 三次元積層構造を持つ半導体装置及びその製造方法
US7210635B2 (en) * 2004-07-02 2007-05-01 Caterpillar Inc System and method for encapsulation and protection of components
JP2006024657A (ja) * 2004-07-07 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置
US7253511B2 (en) * 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
JP4645233B2 (ja) * 2005-03-03 2011-03-09 パナソニック株式会社 弾性表面波装置
JP4553813B2 (ja) * 2005-08-29 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
KR100780692B1 (ko) * 2006-03-29 2007-11-30 주식회사 하이닉스반도체 칩 스택 패키지

Also Published As

Publication number Publication date
JP2008227348A (ja) 2008-09-25
US8373278B2 (en) 2013-02-12
US20080224322A1 (en) 2008-09-18

Similar Documents

Publication Publication Date Title
JP5143451B2 (ja) 半導体装置及びその製造方法
US20220051973A1 (en) Semiconductor package and manufacturing method thereof
US9831282B2 (en) Electronic device package and fabricating method thereof
KR100452819B1 (ko) 칩 패키지 및 그 제조방법
JP4934053B2 (ja) 半導体装置およびその製造方法
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
TWI557868B (zh) 半導體裝置及其製造方法
US20070164457A1 (en) Semiconductor package, substrate with conductive post, stacked type semiconductor device, manufacturing method of semiconductor package and manufacturing method of stacked type semiconductor device
US20110061911A1 (en) Interposer and method for manufacturing the same
TWI574333B (zh) 電子封裝件及其製法
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
US9196507B1 (en) Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
JP3632024B2 (ja) チップパッケージ及びその製造方法
KR102235811B1 (ko) 반도체 장치, 반도체 적층모듈구조, 적층모듈구조 및 이들의 제조방법
JP2012204557A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JP2004247464A (ja) 半導体装置及びその製造方法
US11183483B2 (en) Multichip module and electronic device
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
US20160293582A1 (en) Semiconductor device
KR20130112353A (ko) 반도체 패키지 및 그 제조방법
TW201802971A (zh) 封裝堆疊結構之製法
TWI658557B (zh) 線路載板及其製造方法
JP2006339293A (ja) 回路モジュール
TWI550792B (zh) 半導體裝置、半導體積層模組構造、積層模組構造及此等之製造方法
KR20110067510A (ko) 패키지 기판 및 그의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100127

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5143451

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250