JP5052130B2 - 三次元積層構造を持つ半導体装置及びその製造方法 - Google Patents

三次元積層構造を持つ半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5052130B2
JP5052130B2 JP2006514146A JP2006514146A JP5052130B2 JP 5052130 B2 JP5052130 B2 JP 5052130B2 JP 2006514146 A JP2006514146 A JP 2006514146A JP 2006514146 A JP2006514146 A JP 2006514146A JP 5052130 B2 JP5052130 B2 JP 5052130B2
Authority
JP
Japan
Prior art keywords
circuit
semiconductor
adhesive
layer
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006514146A
Other languages
English (en)
Other versions
JPWO2005119776A1 (ja
Inventor
光正 小柳
Original Assignee
カミヤチョウ アイピー ホールディングス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by カミヤチョウ アイピー ホールディングス filed Critical カミヤチョウ アイピー ホールディングス
Priority to JP2006514146A priority Critical patent/JP5052130B2/ja
Publication of JPWO2005119776A1 publication Critical patent/JPWO2005119776A1/ja
Application granted granted Critical
Publication of JP5052130B2 publication Critical patent/JP5052130B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/175—Material
    • H01L2224/17505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92132—Sequential connecting processes the first connecting process involving a build-up interconnect
    • H01L2224/92133—Sequential connecting processes the first connecting process involving a build-up interconnect the second connecting process involving a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92132—Sequential connecting processes the first connecting process involving a build-up interconnect
    • H01L2224/92135—Sequential connecting processes the first connecting process involving a build-up interconnect the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、さらに言えば、複数の半導体回路層を支持基板上に積層してなる三次元積層構造を持つ半導体装置と、その半導体装置の製造方法に関する。
近年、複数の半導体チップを積層して三次元構造とした半導体装置が提案されている。例えば、栗野らは１９９９年に発行された「１９９９アイ・イー・ディー・エム テクニカル・ダイジェスト」において、「三次元構造を持つインテリジェント・イメージセンサ・チップ」を提案している（非特許文献１参照）。
このイメージセンサ・チップは、４層構造を持っており、第１層にプロセッサ・アレイと出力回路を配置し、第２層にデータラッチとマスキング回路を配置し、第３層に増幅器とアナログ・デジタル変換器を配置し、第４層にイメージセンサ・アレイを配置している。イメージセンサ・アレイの最上面は、マイクロレンズ・アレイを含む石英ガラス層で覆われており、マイクロレンズ・アレイはその石英ガラス層の表面に形成されている。イメージセンサ・アレイ中の各イメージセンサには、半導体受光素子としてフォトダイオードが形成されている。
４層構造を構成する各層の間は、接着剤を用いて機械的に接続されていると共に、導電性プラグを用いた埋込配線とそれら埋込配線に接触せしめられたマイクロバンプ電極とを用いて電気的に接続されている。
また、李らは、２０００年４月に発行された「日本応用物理学会誌」において、「高度並列画像処理チップ用の三次元集積技術の開発」とのタイトルで栗野らの提案した固体イメージセンサと同様のイメージセンサを含む画像処理チップを提案している（非特許文献２）。
李らのイメージセンサ・チップは、栗野らが上記論文で提案した固体イメージセンサとほぼ同じ構造を持っている。
上述した三次元積層構造を持つ二つの半導体装置は、いずれも、複数の半導体ウェーハを積層して互いに固着させた後、得られた積層体を切断（ダイシング）して複数のチップ群に分割することにより、当該半導体装置を得るようになっている。すなわち、内部に集積回路を形成した半導体ウェーハをウェーハレベルで積層・固着して三次元積層構造を実現しているのである。
ところで、最近、複数の半導体装置のチップ（半導体チップ）や微小電子部品を基板上に順次積層して構成されるマイクロエレクトロメカニカル・システムが注目されている。このシステムによれば、機能や大きさの異なる半導体チップを必要に応じて組み合わせて使用できる可能性があるからである。また、これが実現すれば、設計の自由度が広くなるという利点もあるからである。
例えば、非特許文献３には、マイクロエレクトロメカニカル・システム（microelectro-
mechanical system,ＭＥＭＳ）に使用されるマイクロデバイスのセルフ・アッセンブリ技術が開示されている。この技術は、疎水性（hydrophobicity）と毛管力（capillary force）を利用して単一基板の上に複数の微小電子部品を搭載する技術である。その基板は、疎水性のアルカンチオールを被覆した金製の結合部位（biding sites）を複数個持っている。組立（アッセンブリ）時には、基板表面に塗布された炭化水素オイルが、水中で疎水性の結合部位以外の部分を濡らす。次に、微小電子部品は水中に投入され、炭化水素オイルで濡れた結合部位上にそれぞれ集められる。ここで、電気化学的な方法を用いて特定の結合部位を不活性化することにより、微小電子部品は毛管力によって所望の結合部位に集められる。これらの工程を繰り返すことにより、単一基板上に微小電子部品の種々のバッチ（群）を連続して組み立てることが可能となる。組立完了後、電気メッキ（electroplating）を行うことにより、組み立てられた微小電子部品と基板との間の電気的接続が行われる。
栗野ら、「三次元構造を持つインテリジェント・イメージセンサ・チップ」、１９９９アイ・イー・ディー・エム テクニカル・ダイジェストｐ．３６．４．１〜３６．４．４、１９９９年（H. Kurino et al.," Intelligent Image Sensor Chip with Three Dimensional Structure", 1999 IEDM Technical Digest, pp. 36.4.1 - 36.4.4, 1999） 李ら、「高度並列画像処理チップ用の三次元集積技術の開発」、「日本応用物理学会誌」第３９巻、ｐ．２４７３〜２４７７、第１部４Ｂ、２０００年４月、（K.Lee et al.," Development of Three-Dimensional Integration Technology for HighlyParallel Image-Processing Chip", Jpn. J. Appl. Phys. Vol. 39, pp. 2474 - 2477, April 2000） ションら、「マイクロデバイスの制御されたマルチバッチ・セルフ・アッセンブリ」、ジャーナル・オブ・マイクロエレクトロメカニカル・システムズ、第１２巻、第２号、ｐ．１１７〜１２７、２００３年４月」（X. Xiong et al.," Controlled Multibatch Self-Assembly of Microdevices", Journal of Michroelectromechanical Systems, Vol. 12, No. 2, pp. 117-127, April 2003）
上記の非特許文献１と２に開示された、複数の半導体チップを積層して三次元構造とした半導体装置は、多数の集積回路を内蔵した半導体ウェハーを複数個積層・固着して一体化した後、得られたウェハー積層体を分割（ダイシング）して製造される。この場合、各半導体ウェハー上に形成される多数の集積回路は通常、互いに同一であるため、当該ウェハー積層体を分割して製造される半導体装置は、すべて同じ構成と機能を持つものに限定されてしまうという難点がある。
近年、異なる機能を持つ集積回路（例えばＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor））を一つの基板上に集積してなる「システムＬＳＩ」が開発されているが、集積回路の機能に応じて好適な素材や製造プロセスが非常に異なるため、その実現は容易ではない。また、基板上に搭載可能な回路にも制限がある。このため、種々の集積回路を内蔵した半導体回路群を、内蔵集積回路に好適な素材や製造プロセスを用いて製造しておき、こうして得た種々の機能を持つ半導体回路群を単一の支持基板上に適宜組み合わせて搭載・集積することにより、三次元積層構造を構成し、もってシステムＬＳＩと同様の機能を持つ半導体装置を実現する技術が強く要望されている。これが実現すれば、機能や大きさの異なる半導体回路を必要に応じて組み合わせることにより、システムＬＳＩと同様にシステム化された半導体装置を簡易に得ることができるからである。
また、半導体回路群を搭載する際には、それら半導体回路群の所定の電極を支持基板上あるいは対応する半導体回路群上の電極にそれぞれ電気的に接続する必要があるので、この点に上記の非特許文献３に開示されたマイクロデバイスのセルフ・アッセンブリ技術を適用することが考えられる。しかし、非特許文献３に開示されたマイクロデバイスのセルフ・アッセンブリ技術では、単一基板上に組み立てられた微小電子部品と基板との間の電気的接続を行うのが困難である。
本発明は、このような点を考慮してなされたものであって、その主たる目的は、内部回路間の電気的相互接続（配線）やパッケージングの点での困難性を解消ないし低減しながら、異なる機能を持つ複数の半導体回路を必要に応じて組み合わせて所望のシステム化された機能を実現できる、三次元積層構造を持つ半導体装置及びその製造方法を提供することにある。
本発明の他の目的は、組み合わせるべき半導体回路の大きさや形状や厚さが互いに異なっていても単一の支持基板上に組み合わせて搭載することができる、三次元積層構造を持つ半導体装置及びその製造方法を提供することにある。
本発明のさらに他の目的は、必要に応じて多彩な機能を実現することができる、三次元積層構造を持つ半導体装置及びその製造方法を提供することにある。
ここに明記しない本発明の他の目的は、以下の説明及び添付図面から明らかになるであろう。
（１） 本発明の第１の観点では、三次元積層構造を持つ半導体装置が提供される。この半導体装置は、
支持基板と、
底部から頂部まで所定の積層方向に順に積み重ねられ且つ電気的絶縁性の接着剤を用いて一体化された第１〜第ｎ（ｎは２以上の整数）の回路層を含む積層構造であって、前記底部において前記支持基板上に固定されたものとを備え、
前記積層構造内で互いに隣接する前記回路層は、それら回路層の間に形成された複数の接続部を介して機械的及び電気的に相互接続されていると共に、前記接続部以外の部分では前記接着剤によって電気的に絶縁されており、
前記第１〜第ｎの回路層の各々は、少なくとも一つの半導体回路を含んで形成されており、
前記第１〜第ｎの回路層の少なくとも一つは、その中に含まれる前記半導体回路の持つ前記積層方向に直交する平面内における物理寸法が、当該平面内における当該回路層の物理寸法よりも小さく、当該半導体回路の側面が前記接着剤によって覆われている、というものである。
（２） 本発明の第１の観点の三次元積層構造を持つ半導体装置は、上述したように、支持基板と、底部から頂部まで所定の積層方向に順に積み重ねられ且つ電気的絶縁性の接着剤を用いて一体化された第１〜第ｎの回路層を含む積層構造であって、前記底部において前記支持基板上に固定されたものとを備えている。さらに、前記積層構造内で互いに隣接する前記回路層は、それら回路層の間に形成された複数の接続部を介して機械的及び電気的に相互接続されていると共に、前記接続部以外の部分では前記接着剤によって電気的に絶縁されている。前記第１〜第ｎの回路層の各々は、少なくとも一つの半導体回路を含んで形成されている。
このため、異なる機能を持つ複数の半導体回路（例えば半導体チップすなわち、チップ状の半導体回路ないし半導体装置）を用意しておき、それらを必要に応じて前記第１〜第ｎの回路層中に配置することにより、異なる機能を持つ複数の半導体回路を必要に応じて組み合わせて所望のシステム化された機能を実現することが可能である。その際に、内部回路間すなわち前記第１〜第ｎの回路層間（ひいては前記半導体回路間）の電気的相互接続（配線）については、複数の前記接続部を介して前記積層構造の内部で行われ、パッケージングについては、前記支持基板と、前記積層構造を形成するために使用される電気的絶縁性の前記接着剤とによってパッケージを形成可能である。よって、内部回路間の電気的相互接続（配線）とパッケージングにおける困難性を解消ないし低減することができる。
また、前記積層構造は、少なくとも一つの半導体回路を含む前記第１〜第ｎの回路層を順に積み重ねて形成されている。このため、それら回路層の各々が単一の半導体回路を含む場合は、例えば、その半導体回路の周囲に隙間が生じるように配置すると共に、その隙間に前記接着剤を充填することにより、前記回路層を形成することができる。また、前記回路層の各々が複数の半導体回路を含む場合は、例えば、それら半導体回路を互いに離して配置すると共にそれら半導体回路の周囲の隙間に前記接着剤を充填することにより、前記回路層を形成することができる。前記回路層のいずれか一つに配置される半導体回路の厚さが互いに異なっている場合は、例えば、積層時にその半導体回路の回路が形成されていない側を研磨して厚さを調整することにより、その厚さの差異を解消することができる。その結果、組み合わせるべき半導体回路の大きさや形状や厚さが互いに異なっていても、前記支持基板上に組み合わせて搭載することができる。
さらに、前記積層構造は、第１〜第ｎの回路層を所定の積層方向に積み重ねたものであると共に、それら回路層の各々は少なくとも一つの前記半導体回路を含んでいるから、前記回路層の中に配置される前記半導体回路の種類（機能）を適宜組み合わせることにより、必要に応じて多彩な機能を実現することが可能となる。
なお、本発明の第１の観点の半導体装置では、前記第１〜第ｎの回路層の少なくとも一つは、その中に含まれる前記半導体回路の持つ前記積層方向に直交する平面内における物理寸法が、当該平面内における当該回路層の物理寸法よりも小さく、当該半導体回路の側面が前記接着剤によって覆われている。このため、本発明の第１の観点の半導体装置は、支持基板の上に複数の半導体チップ（すなわち、チップ状の半導体回路ないし半導体装置）を積層して接着すると共に、それら半導体チップ同士をワイヤで互いに電気的に接続し、その全体を合成樹脂製パッケージで覆って構成される従来より公知の半導体装置とは明らかに異なる。さらに、互いに異なる集積回路を内蔵した複数の半導体ウェーハを積層・固着してウェーハ積層体を形成し、その後、当該ウェーハ積層体をダイシングして製造される、背景技術欄で説明した上記従来の半導体装置とも異なる。
（３） 本発明の第１の観点の半導体装置において「支持基板」とは、「積層構造」を支持する基板の意味であり、「積層構造」を支持することができる剛性を有していれば、任意の板状部材を使用することができる。「支持基板」の材質は問わない。半導体であってもよいし、絶縁体であってもよいし、導電体であってもよい。また、積層構造との接触面に、回路あるいは配線を有していてもよい。この場合、その回路または配線は、「積層構造」内の前記回路層のいずれかと電気的に接続されるのが好ましい。
「積層構造」は、第１〜第ｎの「回路層」を所定の積層方向に順に積み重ねることにより形成されているから、これら「回路層」の各々は、少なくとも一つの「半導体回路」を含んでいると共に、それらを複数の接続部を介して機械的及び電気的に相互接続させて「積層構造」を形成できるものであれば、任意の構造を採り得る。したがって、「回路層」は、一つの「半導体回路」を含んでいてもよいし、二つあるいはそれ以上の「半導体回路」を含んでいてもよい。
「半導体回路」とは、任意の半導体により形成された固体回路または固体回路群を意味する。「半導体回路」は、典型的には、単結晶半導体（例えばシリコン、あるいはガリウム砒素等の化合物半導体）の基板の一面に集積回路または集積回路群を形成してなる個別半導体チップ（すなわち、チップ状の半導体回路ないし半導体装置）であるが、本発明はこれに限定されるものではない。「半導体回路」は、単一の半導体チップにより形成されてもよいし、複数の半導体チップを組み合わせたものでもよい。
「回路層」とは、少なくとも一つの「半導体回路」すなわち任意の半導体により形成された固体回路または固体回路群を含む層を意味する。したがって、「回路層」は、少なくとも一つの「半導体回路」のみから形成されてもよいし、そのような「半導体回路」に加えて他の材料（絶縁層、接着剤等）を含んでいてもよい。
「回路層」が一つの「半導体回路」を含む場合は、その「半導体回路」が当該「回路層」の全体を占めていてもよいし、その「半導体回路」の周囲に他の材料（例えば、上記の電気的絶縁性接着剤や他の電気的絶縁性材料、あるいは導電性材料）が存在していてもよい。「半導体回路」が「回路層」の全体を占めている場合は、当該「回路層」はその半導体回路のみから形成される。「回路層」が「半導体回路」以外に他の材料を含む場合は、当該「回路層」はその半導体回路とその周囲に配置された他の材料から形成される。
「回路層」が二つあるいはそれ以上の「半導体回路」を含む場合には、それらの「半導体回路」が当該「回路層」の内部で互いに接触して配置されていてもよいし、互いに離れて配置されていてもよい。それら「半導体回路」の配置は任意である。それら「半導体回路」の間やその周囲に他の材料（例えば、上記の電気的絶縁性接着剤や他の電気的絶縁性材料、あるいは導電性材料）が存在していてもよい。また、それら「半導体回路」は、必要に応じて、当該「回路層」内で電気的に相互接続されていてもよいし、当該「回路層」外に設けられた配線を介して電気的に相互接続されていてもよい。これらの「半導体回路」は、通常は「回路層」の内部で互いに同じ向きに配置される（例えば、すべての半導体回路の表面が上向きになるように配置される）が、必要に応じて異なる向きに配置されてもよい。
「電気的絶縁性の接着剤」は、所定の積層方向に積み重ねられた前記第１〜第ｎの回路層を一体化することができるものであれば、任意のものが使用できる。この接着剤は、好ましくは、前記積層構造の内部において複数の前記回路層の周囲に生じる隙間に充填され、当該積層構造の側壁を形成する。
「接続部」は、前記積層構造内で互いに隣接する前記回路層の間に形成され、そしてそれら回路層が、当該接続部を介して機械的及び電気的に相互接続されるものであればよく、任意の構成が使用可能である。
（４） 本発明の第１の観点の半導体装置の好ましい例では、前記積層構造の前記頂部に配置されると共に、前記第１〜第ｎの回路層のうちの少なくとも一つに電気的に接続された外部回路接続用の複数の電極を有する。これらの電極は、前記積層構造の前記頂部に配置されていること、そして前記第１〜第ｎの回路層のうちの少なくとも一つに電気的に接続されていることという条件を満たせば、任意の構成のものが使用できる。例えば、前記積層構造の前記頂部に配置されたバンプ（電極）により形成されてもよいし、バンプとその上に固着されたハンダ・ボールによって形成されてもよい。
本発明の第１の観点の半導体装置の他の好ましい例では、前記積層構造内で互いに隣接する前記回路層間の機械的及び電気的相互接続を行うための接続部の各々では、互いに隣接する二つの前記回路層のうちの一方の前記半導体回路に突出形成された導電性接触子と、互いに隣接する二つの前記回路層のうちの他方の前記半導体回路に突出形成された導電性接触子とが機械的に接続されており、前記積層構造内の互いに隣接する前記回路層間の隙間には前記接着剤が充填される。この場合、隣接する前記回路層間の機械的相互接続と電気的相互接続が、高い信頼性をもって行われるという利点がある。ここで、接触子（コンタクト）としては、マイクロバンプ（電極）が好適に使用される。
本発明の第１の観点の半導体装置のさらに他の好ましい例では、前記積層構造内で互いに隣接する前記回路層間の機械的及び電気的相互接続を行うための接続部の各々では、前記回路層間に導電性接触子が配置されていると共に、その導電性接触子の両端が互いに隣接する前記回路層にそれぞれ機械的に接続されており、前記積層構造内の互いに隣接する前記回路層間の隙間には前記接着剤が充填される。
本発明の第１の観点の半導体装置のさらに他の好ましい例では、前記第１〜第ｎの回路層の少なくとも一つが、当該回路層の一面とそれに隣接する他の前記回路層または前記支持基板の対向面との間に延在する剛性部材を有する。この剛性部材は、例えば、当該回路層について前記積層方向の位置決めを行うためのストッパとして使用されるものである。
本発明の第１の観点の半導体装置のさらに他の好ましい例では、前記第１〜第ｎの回路層の少なくとも一つが、当該回路層を前記積層方向に貫通する埋込配線を有しており、その埋込配線を用いて当該回路層またはそれに隣接する他の前記回路層との電気的接続が行われる。
本発明の第１の観点の半導体装置のさらに他の好ましい例では、前記積層構造の側壁の全面が電気的絶縁性の前記接着剤で覆われる。これは、典型的には、前記第１〜第ｎの回路層のすべてにおいて、前記積層方向に直交する平面内における物理寸法が当該回路層よりも小さい半導体回路を使用した場合に対応する。この場合は通常、当該半導体回路は当該回路層の一部を占めるだけであるため、当該半導体回路の側面に隙間が生じ、その隙間には前記接着剤が充填されるからである。
本発明の第１の観点の半導体装置のさらに他の好ましい例では、前記第１〜第ｎの回路層の少なくとも一つに含まれる前記半導体回路が、前記積層構造の側壁を覆う前記接着剤から露出する。これは、典型的には、前記積層構造中の前記回路層の少なくとも一つにおいて、当該回路層と同じ大きさの半導体回路（半導体ウェーハの切断片）を使用した場合に対応する。この場合は通常、当該半導体回路は当該回路層の全体を占めるため、当該半導体回路の側面には前記接着剤が存在しないからである。
本発明の第１の観点の半導体装置のさらに他の好ましい例では、前記第１〜第ｎの回路層の少なくとも一つが、前記積層方向に直交する面内で所定位置に配置された複数の半導体回路を含む。この場合、当該回路層内の複数の前記半導体回路が、配線層を介して電気的に相互接続されてもよい。前記配線層は、当該回路層とそれに隣接する他の回路層との間に配置されるのが好ましい。
本発明の第１の観点の半導体装置のさらに他の好ましい例では、前記第１〜第ｎの回路層の少なくとも一つに含まれる前記半導体回路が、少なくとも一つのダミーの半導体回路を含む。ここで、「ダミーの半導体回路」とは、内部に固体回路を有していないか、内部に固体回路を有してはいるが、その固体回路が使用されていない（他の半導体回路とは電気的に接続されていない）ものをいう。
本発明の第１の観点の半導体装置のさらに他の好ましい例では、前記支持基板が内部回路または配線を有しており、その内部回路または配線は前記第１〜第ｎの回路層の少なくとも一つと電気的に接続される。
本発明の第１の観点の半導体装置のさらに他の好ましい例では、前記接着剤がフィラーを含む。この場合、前記接着剤の熱膨張係数を適当に設定して、前記支持基板や前記回路層の反りを低減できる利点がある。
本発明の第１の観点の半導体装置のさらに他の好ましい例では、前記第１〜第ｎの回路層の少なくとも一つに含まれる前記半導体回路が、冗長構成を有する。ここで「冗長構成」とは、前記半導体回路の構成要素の一部が故障してもその機能を全うできるように余分な構成要素が付加されていることをいう。この例は、三次元積層構造を持つ当該半導体装置の製造歩留まりの向上に効果的である。
（５） 本発明の第２の観点では、支持基板と、底部から頂部まで所定の積層方向に順に積み重ねられ且つ電気的絶縁性接着剤を用いて一体化された第１〜第ｎ（ｎは２以上の整数）の回路層を含む積層構造であって、前記底部において前記支持基板上に固定されたものとを備え、前記第１〜第ｎの回路層の少なくとも一つは、その中に含まれる前記半導体回路の持つ前記積層方向に直交する平面における物理寸法が、当該平面内における当該回路層の物理寸法よりも小さく、当該半導体回路の側面が前記接着剤によって覆われている、三次元積層構造を持つ半導体装置の製造方法が提供される。この製造方法は、
前記支持基板の一面の所定箇所に、少なくとも一つの第１半導体回路を複数の第１接続部を介して機械的に接続する工程と、
機械的に接続された前記第１半導体回路と前記支持基板の間に生じる隙間に、第１電気的絶縁性接着剤を充填して硬化させる工程と、
前記第１接着剤の充填・硬化が行われた前記第１半導体回路の前記支持基板とは反対側の面を研磨することによって、前記第１半導体回路を所望厚さに調整し、もって前記積層構造を形成する第１回路層を形成する工程と、
前記第１回路層の表面の所定箇所に、少なくとも一つの第２半導体回路を複数の第２接続部を介して機械的及び電気的に接続する工程と、
機械的及び電気的に接続された前記第２半導体回路と前記第１回路層の間に生じる隙間に、第２電気的絶縁性接着剤を充填して硬化させる工程と、
前記第２接着剤の充填・硬化が行われた前記第２半導体回路の前記支持基板とは反対側の面を研磨することによって、前記第２半導体回路を所定厚さに調整し、もって前記積層構造を形成する第２回路層を形成する工程とを含む、というものである。
（６） 本発明の第２の観点の半導体装置の製造方法では、まず、前記支持基板の一面の所定箇所に、少なくとも一つの第１半導体回路を複数の第１接続部を介して機械的に接続する。そして、機械的に接続された前記第１半導体回路と前記支持基板の間に生じる隙間に、第１電気的絶縁性接着剤を充填して硬化させ、その後、前記第１半導体回路の前記支持基板とは反対側の面を研磨することによって、前記第１半導体回路を所望厚さに調整し、もって前記積層構造を形成する第１回路層を形成する。
続いて、前記第１回路層の表面の所定箇所に、少なくとも一つの第２半導体回路を複数の第２接続部を介して機械的及び電気的に接続する。そして、機械的及び電気的に接続された前記第２半導体回路と前記第１回路層の間に生じる隙間に、第２電気的絶縁性接着剤を充填して硬化させ、その後、前記第２接着剤の充填・硬化が行われた前記第２半導体回路の前記支持基板とは反対側の面を研磨することによって、前記第２半導体回路を所定厚さに調整し、もって前記積層構造を形成する第２回路層を形成する。
その後、例えば、前記第２回路層を形成するための三つの前記工程を（ｎー２）回繰り返すことにより、少なくとも一つの前記第１半導体回路を含む前記第１回路層と、少なくとも一つの前記第２半導体回路を含む前記第２回路層と、・・・少なくとも一つの第ｎ半導体回路を含む第ｎ回路層とが順に前記支持基板上に積み重ねられるため、前記積層構造が得られる。
このため、異なる機能を持つ複数の半導体回路（例えば半導体チップ）を用意しておき、それらを必要に応じて前記第１〜第ｎの回路層中に配置することにより、異なる機能を持つ複数の半導体回路を必要に応じて組み合わせて所望のシステム化された機能を実現することが可能である。その際に、内部回路間すなわち前記第１〜第ｎの回路層間（ひいては前記半導体回路間）の電気的相互接続（配線）については、複数の前記接続部を介して前記積層構造の内部で行われ、パッケージングについては、前記支持基板と、前記積層構造を形成するために使用される前記電気的絶縁性接着剤とによってパッケージを形成可能である。よって、内部回路間の電気的相互接続（配線）とパッケージングにおける困難性を解消ないし低減することができる。
また、前記積層構造は、少なくとも一つの半導体回路を含む前記第１〜第ｎの回路層を順に積み重ねて形成される。このため、それら回路層の各々が単一の半導体回路を含む場合は、例えば、その半導体回路の周囲に隙間が生じるように配置すると共に、その隙間に前記第１、第２、・・または第ｎの電気的絶縁性接着剤を充填することにより、前記回路層を形成することができる。また、前記回路層の各々が複数の半導体回路を含む場合は、例えば、それら半導体回路を互いに離して配置すると共にそれら半導体回路の周囲の隙間に前記第１、第２、・・または第ｎの電気的絶縁性接着剤を充填することにより、前記回路層を形成することができる。前記回路層のいずれか一つに配置される半導体回路の厚さが互いに異なっている場合は、積層時にその半導体回路の回路が形成されていない側を研磨して厚さが調整されるので、その厚さの差異を解消することができる。その結果、組み合わせるべき半導体回路の大きさや形状や厚さが互いに異なっていても、前記支持基板上に組み合わせて搭載することができる。
さらに、前記積層構造は、第１〜第ｎの回路層を所定の積層方向に積み重ねたものであると共に、それら回路層の各々は少なくとも一つの前記半導体回路を含んでいるから、前記回路層の中に配置される前記半導体回路の種類（機能）を適宜組み合わせることにより、必要に応じて多彩な機能を実現することが可能となる。
（７） 本発明の第２の観点の半導体装置の製造方法において、「支持基板」、「半導体回路」、「回路層」、「積層構造」、「接続部」そして「電気的絶縁性接着剤」の意味するところは、いずれも、本発明の第１の観点の半導体装置について説明したものと同じである。
（８） 本発明の第２の観点の半導体装置の製造方法の好ましい例では、前記第２回路層を形成するための三つの前記工程を（ｎー２）回繰り返すことにより、前記支持基板上に、少なくとも一つの前記第１半導体回路を含む前記第１回路層と、少なくとも一つの前記第２半導体回路を含む前記第２回路層と、・・・少なくとも一つの第ｎ半導体回路を含む第ｎ回路層とを順に積み重ねて前記積層構造が形成される。
本発明の第２の観点の半導体装置の製造方法の他の好ましい例では、前記第ｎ半導体回路層上の所定箇所に、前記第１〜第ｎの回路層の少なくとも一つに電気的に接続された外部回路接続用の複数の電極を形成する工程をさらに含む。
本発明の第２の観点の半導体装置の製造方法のさらに他の好ましい例では、前記第１回路層の表面の所定箇所に少なくとも一つの前記第２半導体回路を機械的及び電気的に接続する工程で使用される複数の前記第２接続部の各々が、前記第２回路層に突出形成された導電性接触子（コンタクト）と、前記第１回路層に突出形成された導電性接触子（コンタクト）とを含んでおり、それら接触子同士を直接機械的に接続する、あるいは接合用金属を挟んで機械的に接続することによって、前記第１回路層と少なくとも一つの前記第２半導体回路とが機械的及び電気的に接続される。ここで、導電性接触子としては、マイクロバンプ電極が好適に使用される。
すなわち、前記導電性接触子の材質が、前記導電性接触子同士を加熱・加圧しながら接触させた時に両者が互いに接合するもの（例えば、インジウム（Ｉｎ）と金（Ａｕ）の積層体）であれば、接合用金属は不要であり、前記導電性接触子同士を直接接触させて接続すればよい。しかし、前記導電性接触子の材質が、前記導電性接触子同士を加熱・加圧しながら接触させても両者が互いに接合するものでない場合（例えば、タングステン（Ｗ））、接合用金属を挟んで前記導電性接触子同士の機械的接続を行う必要がある。接合用金属としては、例えば、Ｉｎ−Ａｕ合金、錫（Ｓｎ）−金（Ａｇ）合金、Ｉｎ単体、Ｓｎ単体等を使用することができる。
本発明の第２の観点の半導体装置の製造方法のさらに他の好ましい例では、前記第１回路層の表面の所定箇所に少なくとも一つの前記第２半導体回路を機械的及び電気的に接続する工程で使用される複数の前記第２接続部の各々が、前記第２半導体回路または前記第１回路層に突出形成された導電性接触子（コンタクト）を含んでおり、その導電性接触子の両端を前記第１回路層と前記第２半導体回路にそれぞれ機械的に接続することによって、前記第１回路層と少なくとも一つの前記第２半導体回路とが機械的及び電気的に接続される。導電性接触子としては、マイクロバンプ電極が好適に使用される。
本発明の第２の観点の半導体装置の製造方法のさらに他の好ましい例では、前記第１半導体回路及び前記第２半導体回路の少なくとも一方が、それに隣接する前記支持基板または前記第１回路層の対向面に向かって突出する剛性部材を有しており、その剛性部材は、前記第１半導体回路及び／又は前記第２半導体回路の前記積層方向の位置決めを行うためのストッパとして使用される。
本発明の第２の観点の半導体装置の製造方法のさらに他の好ましい例では、前記第１半導体回路及び前記第２半導体回路の少なくとも一方が、貫通しない埋込配線を有しており、その埋込配線は、当該半導体回路の前記支持基板とは反対側の面を研磨した時に当該半導体回路を前記積層方向に貫通する状態となる。
本発明の第２の観点の半導体装置の製造方法のさらに他の好ましい例では、前記第１回路層が複数の前記第１半導体回路を含み、前記第２回路層が複数の前記第２半導体回路を含む。
本発明の第２の観点の半導体装置の製造方法のさらに他の好ましい例では、前記第１回路層の前記積層方向に直交する平面内における物理寸法が、少なくとも一つの前記第１半導体回路の同平面内における物理寸法よりも大きく、前記第１半導体回路の側面は前記第１接着剤によって覆われ、前記第２回路層の前記積層方向に直交する平面内における物理寸法が、少なくとも一つの前記第２半導体回路の同平面内における物理寸法よりも大きく、前記第２半導体回路の側面は前記第２接着剤によって覆われる。
本発明の第２の観点の半導体装置の製造方法のさらに他の好ましい例では、前記第１接着剤または前記第２接着剤の前記隙間への充填が、前記第１接着剤または前記第２接着剤を噴霧することによって行われる。この場合、前記接着剤の充填を真空中で実施するのがより好ましい。
本発明の第２の観点の半導体装置の製造方法のさらに他の好ましい例では、前記第１接着剤または前記第２接着剤の前記隙間への充填が、前記第１半導体回路を前記支持基板に固定した状態で、あるいは前記第２半導体回路と前記第１半導体回路とを固定した状態で、液状とした接着剤の中に浸漬することによって行われる。この場合、接着剤中への浸漬を真空中で実施するのがより好ましい。
本発明の第２の観点の半導体装置の製造方法のさらに他の好ましい例では、前記第１接着剤または前記第２接着剤の前記隙間への充填が、前記支持基板及び前記第１半導体チップ層を一対の加圧部材によって挟んだ状態で、あるいは前記第１半導体回路及び前記第２半導体回路を一対の加圧部材によって挟んだ状態で、液状の前記接着剤中に浸漬することによって行われる。この場合、接着剤中への浸漬を真空中で実施するのがより好ましい。
本発明の第２の観点の半導体装置の製造方法のさらに他の好ましい例では、前記第１接着剤または前記第２接着剤の前記隙間への充填が、前記支持基板及び前記第１半導体チップ層を、あるいは前記第１半導体チップ層及び前記第２半導体チップ層を、閉じた空間を有する部材の中に配置した状態で、液状の前記接着剤中を前記空間内に加圧注入することによって行われる。
本発明の第２の観点の半導体装置の製造方法のさらに他の好ましい例では、複数の前記第１半導体回路または複数の前記第２半導体回路を前記支持基板上または前記第１回路層上に規則的に配置した後、それらの第１半導体回路または第２半導体回路の間の隙間と周辺に、前記第１接着剤及び前記第２接着剤の少なくとも一方をディスペンサを使用して塗布することによって行われる。
本発明の第２の観点の半導体装置の製造方法のさらに他の好ましい例では、前記隙間に充填された前記第１接着剤を硬化させる際に、前記支持基板の前記第１回路層とは反対側の面に、前記支持基板の反りを防止する層が配置される。
本発明の第２の観点の半導体装置の製造方法のさらに他の好ましい例では、前記隙間に前記第１接着剤を充填して硬化させる際に、前記支持基板の前記第１回路層とは反対側の面に、前記支持基板の反りを防止する反り防止層が配置される。
本発明の第２の観点の半導体装置の製造方法のさらに他の好ましい例では、前記隙間に前記第１接着剤を充填する際またはそれを硬化させる際に、前記支持基板の前記第１回路層とは反対側の面に、前記支持基板の反りを防止する第１反り防止層が配置され、前記隙間に前記第２接着剤を充填する際またはそれを硬化させる際に、前記第１反り防止層の上に、前記支持基板の反りを防止する第２反り防止層が配置される。
本発明の第２の観点の半導体装置の製造方法のさらに他の好ましい例では、前記支持基板に前記第１半導体回路を複数の第１接続部を介して機械的に接続した後に、前記第１接着剤の硬化によって生じる前記支持基板の反りの向きとは反対側に、前記支持基板を湾曲させる工程を含む。
本発明の第２の観点の半導体装置の製造方法のさらに他の好ましい例では、前記第１接着剤及び前記第２接着剤の少なくとも一方がフィラーを含む。
本発明の第２の観点の半導体装置の製造方法の好ましい例では、前記支持基板と前記積層構造を前記積層方向に平行な切断面によってダイシングし、複数の半導体装置を形成する工程をさらに含む。
本発明の第２の観点の半導体装置の製造方法のさらに他の好ましい例では、前記第１〜第ｎの回路層の少なくとも一つに含まれる前記半導体回路として、冗長構成を有するものを使用する。ここで「冗長構成」とは、本発明の第１の観点の半導体装置について述べたのと同じ意味である。これにより、三次元積層構造を持つ半導体装置の製造歩留まりが向上する利点がある。
本発明の三次元積層構造を持つ半導体装置及びその製造方法では、内部回路間の電気的相互接続（配線）やパッケージングの点での困難性を解消ないし低減しながら、異なる機能を持つ複数の半導体回路を必要に応じて組み合わせて所望のシステム化された機能を実現できる。また、組み合わせるべき半導体回路の大きさや形状や厚さが互いに異なっていても、単一の支持基板上に組み合わせて搭載することができる。さらに、必要に応じて多彩な機能を実現することができる。
本発明に係る三次元積層構造を持つ半導体装置の製造方法の基本概念を示す断面図である。 本発明に係る三次元積層構造を持つ半導体装置の製造方法の基本概念を示す断面図で、図１の続きである。 本発明に係る三次元積層構造を持つ半導体装置の製造方法の基本概念を示す断面図で、図２の続きである。 本発明の第１実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す断面図である。 本発明の第１実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す断面図で、図４の続きである。 本発明の第１実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す断面図で、図５の続きである。 本発明の第２実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す断面図である。 本発明の第２実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す断面図で、図７の続きである。 本発明の第２実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す断面図で、図８の続きである。 本発明の第２実施形態に係る半導体装置の製造方法において、半導体チップを支持基板に固着する前の状態を示す断面図である。 本発明の第２実施形態に係る三次元積層構造を持つ半導体装置の製造方法の変形例を示す断面図である。 本発明の第２実施形態に係る三次元積層構造を持つ半導体装置の製造方法の他の変形例を示す断面図である。 本発明の第３実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す断面図である。 本発明の第４実施形態に係る三次元積層構造を持つ半導体装置の製造方法を示す断面図である。 本発明の第５実施形態に係る三次元積層構造を持つ半導体装置の製造方法を示す断面図である。 本発明の第６実施形態に係る三次元積層構造を持つ半導体装置の製造方法を示す断面図である。 本発明の第７実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す断面図である。 本発明の第８実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す断面図である。 本発明の第９実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す断面図である。 本発明の第１０実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す断面図である。 本発明の第１１実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す断面図である。 本発明の第１２実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す断面図である。 本発明の第１２実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す断面図で、図２２の続きである。 本発明の第１３実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す断面図である。 本発明の第１３実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す断面図で、図２４の続きである。 本発明の第１４実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す断面図である。 本発明の第１〜第１４実施形態に係る半導体装置の製造方法で使用される接着剤充填方法の第２例を示す断面図である。 本発明の第１〜第１４実施形態に係る半導体装置の製造方法で使用される接着剤充填方法の第２例を示す概念図である。 本発明の第１〜第１４実施形態に係る半導体装置の製造方法で使用される接着剤充填方法の第３例を示す概念図である。 本発明の第１〜第１４実施形態に係る半導体装置の製造方法で使用される接着剤充填方法の第４例を示す概念図である。 本発明の第１〜第１４実施形態に係る半導体装置の製造方法で使用される接着剤充填方法の第５例を示す平面図である。 本発明の第１〜第１４実施形態に係る半導体装置の製造方法で使用される接着剤充填方法の第５例を示す平面図である。 本発明の第１〜第１４実施形態に係る半導体装置の製造方法で使用される接着剤充填方法の第５例を示す平面図である。 本発明の第１〜第１４実施形態に係る半導体装置の製造方法で使用される接着剤充填方法の第５例を示す断面図である。 本発明の第１〜第１４実施形態に係る半導体装置の製造方法で使用される接着剤充填方法の第５例を示す断面図である。 本発明の第１〜第１４実施形態に係る半導体装置の製造方法で使用される支持基板の反り防止方法の第１例を示す断面図である。 本発明の第１〜第１４実施形態に係る半導体装置の製造方法で使用される支持基板の反り防止方法の第２例を示す断面図である。 本発明の第１〜第１４実施形態に係る半導体装置の製造方法で使用される支持基板の反り防止方法の第３例を示す断面図である。 本発明の第１〜第１４実施形態に係る半導体装置の製造方法において起こりうる支持基板の反りの状況を示す概念図である。 本発明の第１〜第１４実施形態に係る半導体装置の製造方法で使用される支持基板の反り防止方法の第４例を示す概念図である。 本発明の第１〜第１４実施形態に係る半導体装置の製造方法で使用される半導体チップ取り付け方法の第１変形例を示す概念図である。 本発明の第１〜第１４実施形態に係る半導体装置の製造方法で使用される半導体チップ取り付け方法の第２変形例を示す概念図である。 本発明の第１実施形態に係る半導体装置の製造方法において、接合用金属を用いた半導体チップ接合工程の詳細を示す部分断面図である。 本発明の第１実施形態に係る半導体装置の製造方法において、接合用金属を用いた半導体チップ接合工程の詳細を示す部分断面図で、図４３の続きである。 本発明の第１実施形態に係る半導体装置の製造方法において、接合用金属を用いた半導体チップ接合工程の詳細を示す部分断面図（接合後に接合用金属が残る場合）で、図４４の続きである。 本発明の第１実施形態に係る半導体装置の製造方法において、接合用金属を用いた半導体チップ接合工程の詳細を示す部分断面図（接合後に接合用金属が残らない場合、または接合用金属を使用しない場合）である。 本発明の第１実施形態に係る半導体装置の製造方法において使用されるマイクロバンプ電極の詳細構成を示す拡大部分断面図である。 本発明に係る三次元積層構造を持つ半導体装置の外部回路接続用のハンダボール及びマイクロバンプ電極の配置をそれぞれ示す概略平面図である。 本発明に係る三次元積層構造を持つ半導体装置の半導体チップの詳細構成を示す概略断面図である。
符号の説明
１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ 半導体装置
１１ 支持基板
１１ａ 支持基板の搭載面
１２ 接続部
１３ 半導体チップ
１４ 接着剤
１５ 接続部
１６ 半導体チップ
１７ 接着剤
１８ 接続部
１９ 半導体チップ
２０ 接着剤
２１ 接続部
２２ 半導体チップ
２３ 接着剤
２４ 絶縁層
２５ 導電性プラグ
２６ 外部回路接続用マイクロバンプ電極
２７ ハンダボール
３０Ａ、３０Ｂ、３０Ｃ、３０Ａ'、３０Ｂ'、３０Ｃ'、３０Ｄ 半導体装置
３１ 支持基板
３２ 絶縁層
３３ 配線
３４ 導電性プラグ
３５、３６ マイクロバンプ電極
３７ 半導体チップ
３７Ａ 半導体ウェーハ
３８、３８ａ 接着剤
３８ａａ フィラー入り接着剤
３８ｂ 充填材
３８ｂｂ フィラー入り接着剤
３９ 絶縁層
４０ 導電性プラグ
４１、４２ マイクロバンプ電極
４３ 半導体チップ
４４ 接着剤
４５ 絶縁層
４６ 導電性プラグ
４７、４８ マイクロバンプ電極
４９ 半導体チップ
５０ 接着剤
５１、５３、５５ 絶縁層
５２、５４、５６ 導電材（埋込配線）
５７、５７ａ、５７ｂ、５８、５９ ストッパ
６０ 外部回路接続用マイクロバンプ電極
６１ 絶縁層
７１ 配線層
７２ 絶縁層
８０、８１、８２ 反り防止用接着剤
９０ 反り印加装置
９１、９２ 押圧部材
１００ 構造体
１０１、１０２ 押し付け板
１０３ 支持棒
１０４ 基板
１０４' 基板片
１０５ 半導体ウェハー
１０５' 半導体ウェハー片
１０６ 積層体
１１１ チャンバー
１１２ 接着剤用容器
１１３ 接着剤
１１４ ヒーター
１２０ 接合用金属
１２１ クランプ部材
１２１ａ 注入孔
１２２ 閉じた空間
１３１、１３２、１３３ キャリア基板
１５１、１５３ 絶縁層
１５２ 配線層
１５４ 導電性プラグ
１６０ ＭＯＳ型トランジスタ
１６１ ソース・ドレイン領域
１６２ ゲート絶縁層
１６３ ゲート電極
１７１、１７３ 絶縁層
１７２ 配線層
１７４ 導電性プラグ
Ｒ１、Ｒ２ 接続部
Ｃ 半導体チップに形成された半導体集積回路（半導体固体回路群）
Ｌ１ 第１半導体回路層
Ｌ２ 第２半導体回路層
Ｌ３ 第３半導体回路層
Ｌ４ 第４半導体回路層

以下、本発明の好適な実施の形態について、添付図面を参照して詳細に説明する。
（本発明の基本概念）
図１〜図３は、本発明に係る三次元積層構造を持つ半導体装置の製造方法の基本概念を示す断面図である。
まず最初に、図１（ａ）に示すように、所望の剛性を持つ支持基板１１を用意する。支持基板１１は、一面に複数の半導体チップ（すなわちチップ型半導体回路）を搭載する平坦な搭載面１１ａを有している。支持基板１１としては、例えばガラス、単結晶シリコン（Ｓｉ）製のウェーハ（表面領域に集積回路が形成されたもの、あるいは集積回路が形成されていないもの）等が好適に使用できる。
次に、図１（ｂ）に示すように、支持基板１１の搭載面１１ａの所定位置に、公知の構成を持つ複数個の半導体チップ１３をそれぞれ固着させる。隣接するチップ１３の間と、チップ１３と支持基板１１の端の間には、所定の隙間が設けられている。これらチップ１３は、いわゆるKnown Good Die（ＫＧＤ、公知の良品チップ）と呼ばれるもので、必要に応じて、任意の製法で製造された任意の構成のもの（所望の集積回路を内蔵したもの）を使用する。これらチップ１３（チップ型半導体回路）は、それらの間及び外周に配置された硬化した接着剤１４と共に第１半導体回路層Ｌ１を構成する。換言すれば、第１半導体回路層Ｌ１は、複数のチップ１３（チップ型半導体回路）と、それらチップ１３の周囲に配置された接着剤１４とから構成される。
なお、実際は数個〜数百個のチップ１３を固着させることが多いが、ここでは説明の簡単化のために、図示された３個のチップについて説明することにする。
支持基板１１の搭載面１１ａへの半導体チップ１３の固着は、それらチップ１３の表面に形成された接続部１２を介して行われる。接続部１２の具体的構成は後述するが、例えばマイクロバンプ電極を利用して実現できる。これら接続部１２により、チップ１３と搭載面１１ａの間の機械的接続及び電気的接続が同時に達成される。この時の状態は図１（ｂ）に示す通りである。これらのチップ１３は、例えば公知の高速チップ・ボンダを用いて一個づつ順に固着させてもよいし、予め支持部材（図示せず）の上にすべてのチップ１３を所定レイアウトで配置しておき、その後にその支持部材を用いて全チップ１３を一括して搭載面１１ａに固着させるようにしてもよい。
チップ１３の接続部１２に対応して、支持基板１１の搭載面１１ａの所定位置にも接続部１２と同様の接続部（図示せず）を形成してもよい。この場合は、チップ１３の接続部１２と、搭載面１１ａの接続部とが接合せしめられ、それによってチップ１３と搭載面１１ａの間の機械的接続及び電気的接続が同時に達成されることになる。
次に、図１（ｃ）に示すように、接続部１２を介して搭載面１１ａに固着された半導体チップ１３の周囲の隙間に、適当な方法で液状ないし流動性の接着剤１４を配置し、その後、加熱、紫外線照射等を行って接着剤１４を硬化させる。接着剤１４は、電気的絶縁性を持つ合成樹脂により製作されたものが好ましい。これは、隣接するチップ１３の間を電気的に絶縁する必要があるからであり、また当該半導体装置のパッケージの一部として機能するからである。この時、搭載面１１ａ上に形成される接着剤１４の硬化層の厚さは、チップ１３の全高に及ぶ必要はなく、次の工程でチップ１３を研磨して薄くした時に前記隙間（接続部１２を含む）が接着剤１４で完全に充填されるように設定すれば足りる。
なお、ここでは、支持基板１１を上下ひっくり返して搭載面１１ａを上に向けた状態で液状の接着剤１４を噴霧する方法（噴霧法）を使用した場合の例を示しているので、接着剤１４は半導体チップ１３の接続部１２とは反対側の面（すなわち裏面）にも付着している。半導体チップ１３の裏面にある接着剤１４は、次の半導体チップ研磨工程で除去されるので、問題は生じない。
次に、支持基板１１の搭載面１１ａに固着されたすべての半導体チップ１３について、それらの接着面とは反対側の面（すなわち裏面）をＣＭＰ（Chemical Mechanical Polishing）法により一括して研磨する。この研磨工程は、図１（ｄ）に示すように、各チップ１３の裏面がそれらチップ１３の周囲にある接着剤１４の硬化層と同一平面となるように行う。実際には、接着剤１４の硬化層が少し研磨されるまで行い、それによって各チップ１３の裏面の研磨と同時に接着剤１４の硬化層の露出面の平坦化が行われるようにするのが好ましい。なお、ＣＭＰ法を用いたこの研磨工程では、必要に応じて、公知の機械的研磨法を併用してもよい。これは、以下に述べるすべての半導体チップ研磨工程においても同様である。
このＣＭＰ工程で半導体チップ１３の裏面を研磨しても、それらチップ１３の動作には何ら支障は生じない。これは、チップ１３に内蔵された集積回路は、当該チップ１３の支持基板１１側の表面領域のみに極めて小さい深さで形成されており、これらチップ１３の表面領域以外の部分はその回路動作に関与していないからである。
以上の工程により、図１（ｄ）に示すように、複数の半導体チップ１３を含む第１半導体回路層Ｌ１が、支持基板１１の搭載面１１ａ上に形成される。したがって、複数のチップ１３を含む第１半導体回路層Ｌ１は、各チップ１３の接続部１２と接着剤１４によって搭載面１１ａに固着されている、と言うことができる。なお、各チップ１３の搭載面１１ａに対する機械的接続は、接続部１２だけでなく硬化した接着剤１４によっても行われるから、十分な接続強度が得られる。
次に、以上のようにして形成された第１半導体回路層Ｌ１に対して、上記とほぼ同様にして複数の半導体チップ１６を重ねて配置することにより、第２半導体回路層Ｌ２を形成する。
すなわち、図２（ｅ）に示すように、表面に接続部１５を持つ複数の半導体チップ１６（すなわちチップ型半導体回路）を、第１半導体回路層Ｌ１の接着剤１４の硬化層より露出した半導体チップ１３の裏面に、それぞれ重なるようにして固着させる。チップ１６の接続部１５の構成は、第１半導体回路層Ｌ１のチップ１３の接続部１２の構成と同じである。これら接続部１５により、チップ１６と１３の間の機械的接続及び電気的接続が同時に達成される。
チップ１６がチップ１３より小さい場合は、チップ１６の接続部１５全体がチップ１３の裏面に覆われる。しかし、チップ１６がチップ１３より大きい場合は、チップ１６の接続部１５の一部がチップ１３の裏面からはみ出し、そのはみ出した部分は接着剤１４に接触することになる。
その後、図２（ｅ）に示すように、接続部１５を介して第１半導体回路層Ｌ１の対応するチップ１３に固着されたチップ１６の周囲の隙間に、チップ１３について上述したのと同じ方法で液状ないし流動性の接着剤１７を充填し、加熱、紫外線照射等により硬化させる。この時の状態は図２（ｆ）に示す通りである。
次に、固着されたチップ１６の固着面とは反対側の面（裏面）をＣＭＰ法により研磨し、図２（ｇ）に示すように、各チップ１６の裏面が接着剤１７の硬化層と同一平面となるようにする。こうして、複数のチップ１６は、それらの接続部１５によって、対応するチップ１３に対して機械的・電気的に接続される。したがって、複数のチップ１６と接着剤１７の硬化層とを含む第２半導体回路層Ｌ２は、第１半導体回路層Ｌ１に重ねて形成される。第２半導体回路層Ｌ２と第１半導体回路層Ｌ１の機械的・電気的接続は、各チップ１６の接続部１５によって行われる。
次に、以上のようにして形成された第２半導体回路層Ｌ２に対して、上記とほぼ同様にして複数の半導体チップ１９を重ねて配置することにより、第３半導体回路層Ｌ３を形成する。
すなわち、図３（ｈ）に示すように、表面に接続部１８を持つ複数の半導体チップ（すなわちチップ型半導体回路）１９を、第２半導体回路層Ｌ２の接着剤１７の硬化層より露出した半導体チップ１６の裏面に、それぞれ重なるようにして固着させる。チップ１９の接続部１８の構成は、第１半導体回路層Ｌ１のチップ１３の接続部１２の構成と同じである。これら接続部１８により、チップ１９と１６の間の機械的接続及び電気的接続が同時に達成される。
チップ１９がチップ１６より小さい場合は、チップ１９の接続部１８全体がチップ１６の裏面に覆われる。しかし、チップ１９がチップ１６より大きい場合は、チップ１９の接続部１８の一部がチップ１６の裏面からはみ出し、そのはみ出した部分は接着剤１７に接触することになる。
その後、接続部１８を介して第２半導体回路層Ｌ２の対応するチップ１６に固着されたチップ１９の周囲の隙間に、チップ１３について上述したのと同じ方法で液状ないし流動性の接着剤２０を充填し、加熱、紫外線照射等により硬化させる。
次に、固着されたチップ１９の固着面とは反対側の面（裏面）をＣＭＰ法により研磨し、各チップ１９の裏面が接着剤２０の硬化層と同一平面となるようにする。こうして、複数のチップ１９は、それらの接続部１８によって、対応するチップ１６に対して機械的・電気的に接続される。したがって、複数のチップ１９と接着剤２０の硬化層とを含む第３半導体回路層Ｌ３は、第２半導体回路層Ｌ２に重ねて形成される。第３半導体回路層Ｌ３と第２半導体回路層Ｌ２の機械的・電気的接続は、各チップ１９の接続部１８によって行われる。
次に、以上のようにして形成された第３半導体回路層Ｌ３に対して、上記とほぼ同様にして複数の半導体チップ２２を重ねて配置することにより、第４半導体回路層Ｌ４を形成する。
すなわち、図３（ｈ）に示すように、表面に接続部２１を持つ複数の半導体チップ（すなわちチップ型半導体回路）２２を、第３半導体回路層Ｌ３の接着剤２０の硬化層より露出した半導体チップ１９の裏面に、それぞれ重なるようにして固着させる。チップ２２の接続部２１の構成は、第１半導体回路層Ｌ１のチップ１３の接続部１２の構成と同じである。これら接続部２１により、チップ２２と１９の間の機械的接続及び電気的接続が同時に達成される。
チップ２２がチップ１９より小さい場合は、チップ２２の接続部２１全体がチップ１９の裏面に覆われる。しかし、チップ２２がチップ１９より大きい場合は、チップ２２の接続部２１の一部がチップ１９の裏面からはみ出し、そのはみ出した部分は接着剤２０に接触することになる。
その後、接続部２１を介して第３半導体回路層Ｌ３の対応するチップ１９に固着されたチップ２２の周囲の隙間に、チップ１３について上述したのと同じ方法で液状ないし流動性の接着剤２３を充填し、加熱、紫外線照射等により硬化させる。
次に、固着されたチップ２２の固着面とは反対側の面（裏面）をＣＭＰ法により研磨し、各チップ２２の裏面が接着剤２３の硬化層と同一平面となるようにする。こうして、複数のチップ２２は、それらの接続部２１によって、対応するチップ１９に対して機械的・電気的に接続される。したがって、複数のチップ２２と接着剤２３の硬化層とを含む第４半導体回路層Ｌ４は、第３半導体回路層Ｌ３に重ねて形成される。第４半導体回路層Ｌ４と第３半導体回路層Ｌ３の機械的・電気的接続は、各チップ２２の接続部２１によって行われる。
その後、第４半導体回路層Ｌ４のチップ２２と接着剤２３の硬化層からなる面に、絶縁層２４を形成して当該面の全体を覆う。そして、その絶縁層２４を貫通して、対応するチップ２２の内部集積回路に接続された複数の導電性プラグ２５（埋込配線）を所定位置に形成した後、それらプラグ２５の一端に固着された複数のマイクロバンプ電極（マイクロバンプよりなる電極）２６を形成する。最後に、それら電極２６上にそれぞれ球状のハンダ（ハンダボール）２７を固着させる。なお、ハンダボール２７は省略可能である。
以上のような工程を経ることにより、図３（ｈ）に示すように、支持基板１１の搭載面１１ａに第１〜第４の半導体回路層Ｌ１〜Ｌ４を順に重ねて形成してなる積層構造が得られる。この積層構造は、４個のチップ１３、１６、１９、２２（チップ型半導体回路）を積み重ねてなるチップ積層体を複数個含んでおり、それらチップ積層体は支持基板１１に平行な方向に互いに離れて配置されていると共に、それらチップ積層体の周囲の隙間には硬化した接着剤１４、１７、２０、２３が充填されている。各組のチップ積層体において、積層されたチップ１３、１６、１９、２２は、電気的に相互接続されている。
そこで、第１〜第４の半導体回路層Ｌ１〜Ｌ４の積層構造を公知の方法によってダイシングし、所望の半導体装置に分割する。このダイシングは、ダイシング用の刃が隣接するチップ積層体の間を通過するように行う。こうして、図３（ｉ）に示すような半導体装置１０Ａ、１０Ｂ、１０Ｃが得られる。半導体装置１０Ａ、１０Ｂ、１０Ｃは、分割された支持基板１１’上に大きさや機能の異なる一組（４個）の半導体チップ１３、１６、１９、２２が積層された三次元積層構造を有している。
図４８（ａ）は、半導体装置１０Ａのハンダボール２７のレイアウトを示す説明図である。外部回路接続用の複数のハンダボール２７（すなわちマイクロバンプ電極２６）は、このように支持基板１１とは反対側の平面に規則的に配置されている。半導体装置１０Ｂと１０Ｃについても同様である。ハンダボール２７を省略してマイクロバンプ電極２６それ自体を外部回路接続用として使用してもよい。
ダイシング工程はこのような方法に限定されるものではない。例えば、図３（ｊ）に示す半導体装置１０Ｄのように、隣接する二組のチップ積層体を含むようにダイシングすることもできるし、必要に応じて三組あるいはそれ以上のチップ積層体を含むようにダイシングすることも可能である。また、ダイシングをまったくせずに、図３（ｈ）に示す積層構造の全体をそのまま、ウェーハレベルの半導体装置１０Ｅとして使用することもできる。
以上説明したように、本発明に係る三次元積層構造を持つ半導体装置の製造方法によれば、異なる機能を持つ複数の半導体チップ１３、１６、１９、２２（複数のチップ型半導体回路）を必要に応じて支持基板１１上に組み合わせて所望のシステム化された機能を実現できる、三次元積層構造を持つ半導体装置１０Ａ、１０Ｂ、１０Ｃ、１０Ｄまたは１０Ｅを製造することができる。よって、従来のシステムＬＳＩと同様にシステム化された半導体装置を簡易に得ることができるだけでなく、要求に応じて多彩な機能を実現することが可能となる。
また、第１〜第４の半導体回路層Ｌ１〜Ｌ４中の半導体チップ１３、１６、１９、２２は、いずれも、各半導体回路層中Ｌ１、Ｌ２、Ｌ３またはＬ４において、支持基板１１に対して平行な方向に隙間をあけて配置され、そして、それらチップ１３、１６、１９、２２を絶縁性接着剤１４、１７、２０、２３で固着した後にそれらの裏面側から研磨することにより、チップ１３、１６、１９、２２の厚さが調整される。このため、組み合わせるべきチップ１３、１６、１９、２２（すなわち、組み合わせるべき半導体回路）の大きさや形状や厚さが互いに異なっていても、単一の支持基板１１上に組み合わせて搭載することができる。
さらに、本発明に係るこの製造方法によれば、三次元積層構造を持つ半導体装置１０Ａと１０Ｂと１０Ｃ、あるいは三次元積層構造を持つ半導体装置１０Ａと１０Ｄ、または三次元積層構造を持つ半導体装置１０Ｅが得られるが、これらの半導体装置１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅは、支持基板１１あるいはそれを分割してなる支持基板１１’の上に、異なる機能を持つ複数の半導体チップ１３、１６、１９、２２を必要に応じて組み合わせて搭載している。そして、その三次元積層構造の支持基板１１または１１’とは反対側の面は、絶縁層２４またはそれを分割してなる絶縁層２４’で覆われており、その絶縁層１１または１１’上に外部回路接続用の複数のバンダボール２７が配置されている。さらに、その三次元積層構造の側面は、絶縁性合成樹脂製の接着剤１４、１７、２０、２３よりなる被覆材で覆われている。
このように、本発明に係る半導体装置１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅでは、接続部１２、１５、１８、２１によって半導体回路層Ｌ１〜Ｌ４の間の電気的な相互接続が実現されている。また、支持基板１１または１１’と被覆材（接着剤１４、１７、２０、２３）と絶縁層２４または２４’は、半導体回路層Ｌ１〜Ｌ４を収容して保護するパッケージとしての機能を果たしており、支持部材１１または１１’とは反対側の一面に配置された複数のマイクロバンプ電極２６またはハンダボール２７を用いて、外部回路・装置との電気的接続が可能になっている。したがって、本願発明に係る半導体装置１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅは、半導体回路層Ｌ１〜Ｌ４とパッケージとを一体化した構造を持つ、換言すれば、パッケージ一体型の三次元積層構造を持つ。その結果、内部回路間の電気的相互接続（配線）やパッケージングの点での困難性を解消ないし低減しながら、従来のシステムＬＳＩと同様のシステム化を簡易に実現することができ、しかも、要求に応じて多彩な機能を実現することも可能である。
なお、上記説明では、第１〜第４の半導体回路層Ｌ１〜Ｌ４の各々を構成する半導体回路として、ここでは半導体チップ（チップ型半導体回路）を使用しているが、半導体ウェーハ（ウェーハ型半導体回路）を使用してもよい。また、第１〜第４の半導体回路層Ｌ１〜Ｌ４の各々において、一つの半導体回路層中の一つの半導体チップを、それに隣接する他の一つの半導体回路層中の一つの半導体チップに重ねているが、これには限定されない。一つの半導体回路層中の一つの半導体チップを、それに隣接する他の一つの半導体回路層中の二つ以上の半導体チップに重ねるようにしてもよい。
また、第１〜第４の半導体回路層Ｌ１〜Ｌ４の各々に、ＫＧＤである半導体チップを使用しているが、各半導体回路層中のチップがすべてＫＧＤである必要はない。ＫＧＤである半導体チップは、その内部に形成されている回路の全部が使用され（あるいは動作して）いなくてもよい。一部に使用されていない（あるいは動作しない）回路（例えば冗長部）を含んでいてもよい。ここで「冗長部」とは、半導体チップの構成要素の一部が故障してもその機能を全うできるように、余分な構成要素が予め付加されていることをいう。積層後の検査で第１〜第４の半導体回路層Ｌ１〜Ｌ４の一部の回路要素に不良があることが判明すると、その不良の回路要素に代えて冗長部の回路要素を使用するように調整する。これは、外部から所定の電流を供給する等の方法によって不良回路要素に通じる配線を切断すると共に、冗長部の回路要素に通じるように配線を切り替える、という方法により容易に実施できる。この方法は当業界で良く知られているから、その説明は省略する。「冗長部」を持たせることにより、三次元積層構造を持つ当該半導体装置の製造歩留まりが向上するという利点がある。
第１〜第４の半導体回路層Ｌ１〜Ｌ４のいずれかにおいて、特定の回路機能を提供する半導体チップが不要な部分がある場合は、その部分にいわゆるダミーチップ（内部には回路が形成されていないが、外形はＫＧＤと同じ半導体チップ、あるいは内部に回路が形成されているがその全部が使用されていなく、外形はＫＧＤと同じ半導体チップ）を使用するのが好ましい。この場合、ダミーチップの中には、必要に応じて、他の半導体チップとの電気的接続のための埋込配線のみが形成される。これは、半導体チップの存在しない空白箇所が半導体回路層Ｌ１〜Ｌ４のいずれかに生じると、半導体チップの積層工程（半導体回路層の形成工程）の実施に支障が生じたり、製造後の半導体装置に機械的強度に関する問題が生じたりすると考えられるからである。しかし、そのような問題が回避できるのであれば、ダミーチップ以外の任意の充填部材を配置することも可能である。
（第１実施形態）
次に、本発明の第１実施形態に係る三次元積層構造を持つ半導体装置の製造方法について、図４〜図６を参照しながら説明する。この製造方法は、上述した本発明の基本概念に基づくものであり、図１〜図３で使用した「接続部」が導電性接触子（導電性コンタクト）、すなわちマイクロバンプ電極により実現される。
図４〜図６に示される導電性プラグと埋込配線とマイクロバンプ電極は、分かりやすくするために拡大・誇張して描いてある。したがって、これらの実際の大きさは、半導体チップの大きさに比べてずっと小さい。
まず最初に、図４（ａ）に示すように、所望の剛性を持つ支持基板３１を用意し、その搭載面（下面）に固着される複数の半導体チップ（チップ型半導体回路）３７にそれぞれ対応して、複数組の配線３３を形成する。そして、それら配線３３の全体を覆うように支持基板３１の搭載面に絶縁層３２を形成してから、公知のエッチング法により絶縁層３２の所定箇所に複数組の配線３３にそれぞれ達する貫通孔を形成する。その後、絶縁層３２を覆うように導電層（図示せず）を形成してそれら貫通孔に埋め込んでから、ＣＭＰ法でその導電層を絶縁層３２が露出するまで研磨する。その結果、それら貫通孔に埋め込まれた導電層が残って導電性プラグ３４となり、配線３３と共に支持基板３１の埋込配線を形成する。こうして、図４（ａ）に示すように、配線３３と導電性プラグ３４からなる複数組の埋込配線が内部に埋設され且つ表面が平坦化された絶縁層３２が得られる。
支持基板３１としては、例えばガラス、単結晶シリコン（Ｓｉ）製のウェーハ（表面領域に集積回路が形成されたもの、あるいは集積回路が形成されていないもの）等が好適に使用できる。しかし、所望の剛性を有するものであれば、これら以外の剛性材料からなる部材も使用可能である。絶縁層３２としては、二酸化シリコン（ＳｉＯ2）その他の絶縁層が使用可能である。配線３３や導電性プラグ３４としては、ポリシリコン、タングステン、銅、アルミニウム等の種々の導電性材料が使用できる。
次に、後述する複数の半導体チップ３７との機械的・電気的接続を実現するために、平坦化された絶縁層３２の表面に複数のマイクロバンプ電極３５を形成する。これら電極３５の形成法としては、公知の方法が任意に使用できる。例えば、絶縁層３２の表面に適当な導電層を形成した後、その導電層をフォトリソグラフィ及びエッチングによって選択的に除去し、必要部分のみを残すようにすればよい。図４（ａ）に示すように、各電極３５の一端（図４（ａ）では上端）は、絶縁層３２中に埋設された導電性プラグ３４の対応するものに接触せしめられている。ここでは、すべての電極３５が同じ形状（例えば、矩形、円形）で同じ大きさとされているが、必要に応じて形状及び大きさの少なくとも一方を異なるものとしてもよいことは言うまでもない。
絶縁層３２の表面に形成されたマイクロバンプ電極３５は、図４（ａ）に示すように、複数の組に分けられており、各組のマイクロバンプ電極３５が対応する半導体チップ３７（これについては後述する）用の接続部Ｒ１を構成する。これらのチップ３７は、第１半導体回路層Ｌ１を構成するためのものである。
他方、表面（図４（ａ）では上面）の所定箇所に複数のマイクロバンプ電極３６を露出形成してなる複数の半導体チップ３７を用意し、それら電極３６を、図４（ａ）に示すように、支持基板３１上の対応するマイクロバンプ電極３５に対して一対一で対向・接触させる。そして、各チップ３７に対して支持基板３１に向かう加圧力を適当に印加しながら、支持基板３１及びチップ３７を含む積層構造の全体を所定温度まで加熱し、所定時間経過後、室温まで冷却する。こうすることにより、各チップ３７上の電極３６は支持基板３１上の対向する電極３５に接合せしめられる。その結果、チップ３７と支持基板３１上の埋込配線との間の機械的接続及び電気的接続が同時に達成され、チップ３７が支持基板３１上の所定位置に固定される。この時の状態は図４（ａ）に示すようになる。
各チップ３７上に形成された一組のマイクロバンプ電極３６は、当該チップ３７用の接続部Ｒ２を構成する。これらの接続部Ｒ２は、図１〜図３に示されたチップ１２上の接続部１２に対応する。
支持基板３１上の電極３５（すなわち接続部Ｒ１）を省略して、チップ３７上の電極３６（すなわち接続部Ｒ２）を直接、絶縁層３２の表面に接触させることにより、チップ３７を支持基板３１に固定することも可能である。この場合は、上記と同様に加熱・冷却を行うことにより、チップ３７の電極３６を支持基板３１の絶縁層３２に埋設されたプラグ３４に接合する。こうして、チップ３７と支持基板３１上の埋込配線との間の機械的接続及び電気的接続が同時に達成される。
ここで、チップ３７上の電極３６を支持基板３１上の対応する電極３５に対して一対一で対向・接触させる工程について、図４３〜図４６を参照しながら詳細に説明する。図４３〜図４６は、電極３５と電極３６の間に接合用金属を挟んで接合する場合の工程を示す部分断面図である。
まず最初に、図４３に示すように、支持基板３１上の各電極３５の端面と、それに対向するチップ３７上の各電極３６の端面に、それぞれ、薄膜状の接合用金属１２０（厚さは例えば、０．２μｍ程度とするのが好ましい）を形成する。電極３６上への接合用金属１２０の形成方法は、任意である。例えば、公知のメッキ法によって、薄膜状の接合用金属１２０を直接、電極３５または３６の上端面に選択的に形成する、という方法が使用できる。
電極３５、３６用の導電性材料としては、例えば、インジウム（Ｉｎ）と金（Ａｕ）の二層構造（Ｉｎ／Ａｕ）、錫（Ｓｎ）と銀（Ａｇ）の二層構造（Ｓｎ／Ａｇ）、銅（Ｃｕ）の単層構造あるいはタングステン（Ｗ）の単層構造が好適に使用できる。Ｉｎ／Ａｕの二層構造の場合は、図４７に示すように、下層３６ａにＩｎ層を配置し、上層３６ｂにＡｕ層を配置するのが好ましい。Ｓｎ／Ａｇの二層構造の場合は、図４７示すように、下層３６ａにＳｎ層を配置し、上層３６ｂにＡｇ層を配置するのが好ましい。これは電極３５についても同様である。ＣｕまたはＷの単層構造の場合は、通常、電極３５または３６の全体をＣｕまたはＷで形成する。
接合用金属１２０としては、例えば、Ｉｎ、Ａｕ、インジウム−金合金（Ｉｎ−Ａｕ）あるいは金−錫合金（Ａｕ−Ｓｎ）が好適に使用できる。
次に、チップ３７を持ち上げて、その電極３６上に形成された接合用金属１２０を支持基板３１の電極３５上の接合用金属１２０に対向・接触させる。この時の状態は図４４に示すようになる。そして、チップ３７に上向きの加圧力を印加しながら、支持基板３１及びチップ３７を含む積層構造の全体を、室温から接合用金属１２０が溶融する温度（例えば、２００゜Ｃ）まで加熱し、所定時間経過後、室温まで冷却する。
こうすることにより、接合用金属１２０がいったん溶融した後、再凝固するので、各半導体チップ３７上の電極３６は、接合用金属１２０によって、支持基板３１上の対向する電極３５に接合せしめられる。その結果、再凝固した接合用金属１２０によって、図４５に示すように、チップ３７と支持基板３１上の埋込配線との間の機械的接続及び電気的接続が、同時に達成される。
なお、再凝固した接合用金属１２０は、図４５に明瞭に示すように、電極３５と３６の全体に広がって溶融前よりも薄く（例えば、０．１μｍ程度に）なる。あるいは、図４６に示すように、電極３５と３６の内部に拡散して消滅し、電極３５と電極３６が直接接触するようになる。
電極３５と電極３６の間に接合用金属１２０を挟まないで、両電極３５と３６を直接接合させることも可能である。この場合は、室温または加熱下で電極３５と３６を強く押し付けることにより、電極３５と電極３６に局部的に変形を起こさせて接合する。つまり、「圧接」により電極３５と電極３６を接合するのである。接合時の状態は図４６に示すようになる。なお、室温で圧接するか、加熱下で圧接するかは、電極３５及び３６に使用される導電性材料に応じて選択される。
図４３に示すように、電極３５と３６の一辺または直径Ｗは、通常５０μｍ以下であり、典型的な値は５μｍ程度である。電極３５と３６の高さＨは、通常２０μｍ以下であり、典型的な値は２μｍ程度である。埋込配線を構成する導電材５２の一辺または直径は、通常、電極３５、３６とほぼ同様の大きさである。しかし、導電性プラグ３４の一辺または直径は通常、電極３５、３６よりも小さくされる。他方、チップ３７の大きさは、通常、数ｍｍ〜二十数ｍｍであり、チップ３７の厚さは通常、２００μｍ〜１０００μｍである。一つのチップ３７の上には、通常、数十個から数十万個の電極３６が設けられる。
ここでは、製造を簡単にするために、半導体チップ３７上のすべてのマイクロバンプ電極３６が、支持基板３１上のマイクロバンプ電極３５と同じ形状（例えば、矩形、円形）で同じ大きさとされている。しかし、電極３５との接合が可能であれば、必要に応じて、電極３６の形状と大きさを電極３５のそれとは異ならせてもよいことは言うまでもない。
電極３６を備えた（あるいは電極３６と接合用金属１２０を備えた）半導体チップ３７は、例えば公知の高速チップ・ボンダを用いて一個づつ順に、支持基板３１上の各組の電極３５に固着させてもよいし、予め支持部材（図示せず）の上に、電極３６を備えた（あるいは電極３６と接合用金属１２０を備えた）必要数のチップ３７を所定レイアウトで配置しておき、その後にその支持部材を用いて全チップ３７を一括して支持基板３１上に固着させてもよい。
接合用金属１２０は、ここでは電極３５と３６の双方に配置されているが、いずれか一方のみに配置してもよい。
以上のようにして、電極３５と３６を用いてチップ３７が支持基板３１に固着されると、各チップ３７の内部の表面領域（電極３５側の表面領域）に電極３６とは重ならないように形成された半導体集積回路（半導体固体回路群）Ｃは、対応する電極３５と３６を介して、支持基板３１上の対応する埋込配線に電気的に接続される。これは、各チップ３７上の電極３６が、当該チップ３７の内部の集積回路Ｃを外部回路と接続するための外部接続端子として機能するように、形成されているからである。
上記のようにして固着された各半導体チップ３７の内部には、予め、その表面（図４（ａ）では上面）に形成された電極３６と電気的に接続された埋込配線が形成されている。これらの埋込配線（絶縁層５１に囲まれた導電性材料５２より形成される）は、チップ３７内の集積回路Ｃと、後の工程でチップ３７に重ねて配置される半導体チップ４３内の集積回路との電気的接続（つまりチップ間接続）に使用されるものであり、次のようにして形成されたものである。
すなわち、まず、チップ３７の電極３６が形成された面に、公知の方法により、所定深さのトレンチ（溝）を形成する。このトレンチの深さは、次の半導体チップ研磨工程の終了時に残されるチップ３７の厚さ（高さ）よりも大きくする必要がある。次に、公知の方法により、そのトレンチの内側面と内底面を絶縁層（例えばＳｉＯ2）５１で覆う。その後、公知の方法により、絶縁層５１で覆われたトレンチの内部に導電材５２（例えばポリシリコンやタングステンや銅）を充填すると共に、チップ３７の表面を平坦化するのである。電極３６は、こうして形成された埋込配線（つまり導電材５２）の開口端に配置されており、埋込配線（つまり導電材５２）の開口面に電気的・機械的に接続されている。こうすることにより、次の半導体チップ研磨工程の終了時にチップ３７の裏面（図４（ａ）では下面）に、埋込配線（導電材）５２を露出させることができる（図５（ｃ）参照）。
チップ３７の埋込配線（導電材）５２と電極３６の形成方法は、ここで述べた方法に限定されるものではない。図４（ａ）に示す構成の埋込配線（導電材）５２と電極３６が得られるものであれば、他の任意の方法も使用可能である。
なお、チップ３７がいわゆる「ダミーチップ」の場合、すなわち、内部には回路が形成されていないが、外形はＫＧＤと同じである（あるいは異なる）半導体チップ、あるいは内部に回路が形成されているがその全部が使用されていなく、外形はＫＧＤと同じである（あるいは異なる）半導体チップの場合は、埋込配線（導電材）５２は、支持基板３１上の配線３３と、チップ３７に重ねて配置されるチップ４３内の集積回路とを電気的に接続するために使用される。
上記のようにして複数のチップ３７の支持基板３１への固着が完了すると、続いて、接着剤充填工程が実行される。この工程では、図４（ｂ）に示すように、支持基板３１とチップ３７の間の隙間とチップ３７間の隙間に、適当な方法で、電気的絶縁性を持つ液状ないし流動性の接着剤３８を充填し、その後、加熱、紫外線照射等によりこの接着剤３８を硬化させる。電極３５と３６の高さＨは通常、２０μｍ以下（典型的には２μｍ程度）であるから、支持基板３１とチップ３７の間の隙間は、通常、４０μｍ以下（典型的には４μｍ程度）である。チップ３７間の隙間の大きさは、支持基板３１上の配線３３のレイアウトや他の半導体チップのレイアウト等に応じて変わるが、例えば、数μｍ〜数百μｍである。
接着剤充填工程で使用する接着剤３８は、電気的絶縁性を持つと共に加熱、紫外線照射等によって硬化する合成樹脂により製作されたものが好ましい。これは、支持基板３１とチップ３７の間、そして隣接するチップ３７の間を、接着剤３８によってそれぞれ電気的に絶縁する必要があるからであり、また硬化した接着剤３８が当該半導体装置のパッケージの一部となるからである。この時、支持基板３１の絶縁層３２上に形成される接着剤３８の層の厚さは、チップ３７の全高に及ぶ必要はなく、次の半導体チップ研磨工程でチップ３７を研磨して薄くした時に前記隙間（接合用金属１２０とマイクロバンプ電極３５及び３６を含む）が接着剤３８で完全に充填されるように設定すれば足りる。
接着剤充填工程で使用可能な接着剤３８としては、例えば、エポキシ樹脂、ビスマレイド樹脂、シアナー樹脂、ポリイミド樹脂、ＢＣＢ（ベンゾシクロブテン）等がある。これら接着剤の中では、エポキシ樹脂が特に好ましい。エポキシ樹脂は、廉価であると共に取り扱いが容易であり、しかも化学的安定性が高いからである。
ここでは、接着剤充填方法として、支持基板３１を上下逆にひっくり返して絶縁層３２を上に向けた状態で液状の接着剤３８を噴霧する方法（噴霧法）を使用した場合の例を示している。このため、接着剤３８は、図４（ｂ）に示すように、前記隙間だけでなく、チップ３７の裏面にも付着している。チップ３７の裏面に付着した接着剤３８は、次の半導体チップ研磨工程で自動的に除去されるので、何ら問題は生じない。
「噴霧法」は、大気中であるいは適当な容器中で、支持基板３１を上下逆にひっくり返して絶縁層３２を上に向けてから、公知の噴霧器を用いて、液状の接着剤３８を上方から噴霧する方法である。しかし、これに限定されず、支持基板３１を上下逆にひっくり返さずに、液状の接着剤３８を下方から上向きに噴霧してもよいし、支持基板３１を横向きにして液状の接着剤３８を水平方向に噴霧してもよい。「噴霧法」は、最も簡単な方法の一つであり、接着剤充填工程を容易かつ低コストで実施できる利点がある。
接着剤充填工程を実施する簡便な方法として、電気的絶縁性を持つ液状または流動性の接着剤を所望箇所に塗布する「塗布法」も使用できる。この「塗布法」は、電気的絶縁性を持つ液状または流動性の接着剤を所望の場所に塗布する方法である。例えば、水平面内で回転可能に構成された回転板の上に、チップ３７を固定した表面を上向きにして支持基板３１を載せ、その上に液状または流動性の接着剤を載せる。その後、回転板を回転させることにより、遠心力によって接着剤を支持基板３１の表面全体に広げる。これは「スピンコート法」と呼ばれる。この場合、支持基板３１の表面全体に塗布された接着剤の膜の厚さが、自動的にほぼ均一になるという利点がある。
次に、上記のようにして固着されたすべての半導体チップ３７の裏面（ここでは下面）をＣＭＰ法により一括して研磨する（半導体チップ研磨工程）。この工程は、図５（ｃ）に示すように、各チップ３７の裏面がそれらチップ３７の間にある接着剤３８の硬化層と同一平面となるように行う。実際には、ＣＭＰ工程の終点を、半導体チップ３７の間にある接着剤３８の硬化層が少し研磨される時点に設定し、それによって各チップ３７の下面の研磨と同時に接着剤３８の硬化層の表面の平坦化が行われるようにするのが好ましい。このＣＭＰ工程により、各チップ３７の裏面には、導電材５２が露出せしめられる。導電材５２は、こうして埋込配線となる。この状態では、導電材（埋込配線）５２がチップ３７を上下方向（支持基板３１に直交する方向）に貫通している。
ＣＭＰ工程で研磨した後のチップ３７の厚さは特に限定されず、必要に応じて任意の値に設定可能である。チップ３７の当初の厚さは通常、２００μｍ〜１０００μｍであるから、研磨後の厚さは通常、数μｍ〜数百μｍとされる。
このＣＭＰ工程で各チップ３７の下面を研磨しても、それらチップ３７の動作には何ら支障は生じない。これは、チップ３７内の集積回路Ｃは、当該チップ３７の表面領域のみに極めて小さい深さで形成されているため、これらチップ３７の表面領域以外の部分はその回路動作に関与していないからである。また、言うまでもないことであるが、各チップ３７内において導電材（埋込配線）５２を配置する位置は、当該チップ３７の内部の集積回路Ｃとは重ならないように設定される。埋込配線５２の形成によって集積回路Ｃの動作が影響を受けないようにするためである。
以上の工程により、図５（ｃ）に示すように、複数のチップ３７とそれらの間及び外周に配置された硬化した接着剤３８から形成される第１半導体回路層Ｌ１が、支持基板３１の絶縁層３２の表面に形成される。各チップ３７は、支持基板３１上の接続部Ｒ１（電極３５を含む）とチップ３７上の接続部Ｒ２（電極３６を含む）によって絶縁層３２に接続され、さらに接着剤３８によって絶縁層３２に接着されているので、第１半導体回路層Ｌ１は接続部Ｒ１及びＲ２と接着剤３８によって搭載面に固着されている、と言うことができる。各チップ３７の絶縁層３２に対する機械的接続は、接続部Ｒ１とＲ２だけでなく硬化した接着剤３８によっても行われるから、十分な接続強度が得られる。
次に、以上のようにして形成された第１半導体回路層Ｌ１に対して、上記とほぼ同様にして複数の半導体チップ４３を重ねて配置することにより、第２半導体回路層Ｌ２を形成する。
すなわち、図５（ｄ）に示すように、接着剤３８の硬化層の表面とそれより露出したチップ３７の裏面の全体を覆うように、絶縁層３９を形成する。この絶縁層３９は、第１半導体回路層Ｌ１のチップ３７と、第２半導体回路層Ｌ２のチップ４３との間を電気的に絶縁するためのものである。次に、この絶縁層３９の所定箇所に、適当なエッチング法によって、チップ３７の導電材（埋込配線）５２にそれぞれ達する貫通孔を形成する。これらの貫通孔は、通常、チップ３７の埋込配線５２と全体的または部分的に重なる位置に形成される。これは、第１半導体回路層Ｌ１のチップ３７を、第２半導体回路層Ｌ２のチップ４３に対して直接的に接続することができるからであり、また、工程が最も簡単になるからである。しかし、本発明はこれに限定されるものではない。例えば、チップ３７の下面に導電材（埋込配線）を形成したり、絶縁層３９の下に配線層を追加形成したりすることにより、前記貫通孔をチップ３７の導電材（埋込配線）５２と重ならない位置に形成することができるからである。本発明では、積層された第１半導体回路層Ｌ１のチップ３７と第２半導体回路層Ｌ２のチップ４３とが、電気的に相互接続されれば足りるのであり、その具体的な接続方法は当該明細書に開示されたものに限定されない。
その後、絶縁層３９を覆うように適当な導電層（図示せず）を形成してそれら貫通孔の内部に埋め込む。そして、その導電層をＣＭＰ法で絶縁層３９の表面が露出するまで研磨することにより、前記導電層の絶縁層３９から露出した部分を選択的に除去する、こうして、前記貫通孔の内部に前記導電層が残され、導電性プラグ４０となる。
以上のようにして、図５（ｄ）に示すように、内部に複数組の導電性プラグ４０が埋設され且つ表面が平坦化された絶縁層３９が得られる。
次に、平坦化された絶縁層３９の表面に複数組のマイクロバンプ電極４１を形成する。これら電極４１の形成法は、支持基板３１の絶縁層３２の表面に形成されたマイクロバンプ電極３５の形成法と同じであるので、その説明は省略する。各電極４１は、図５（ｄ）に示すように、絶縁層３９中に埋設された導電性プラグ４０の対応するものに接触する位置に形成される。
次に、チップ３７の場合と同様にして、図５（ｄ）に示すように、電極４１を使用して複数の半導体チップ４３を第１半導体回路層Ｌ１に固着させる。各チップ４３は、第１半導体回路層Ｌ１を構成するチップ３７と同様に、表面に複数のマイクロバンプ電極４２を露出形成し、内部に絶縁層５３に囲まれた導電材５４からなる埋込配線を形成している。チップ３７の場合と同様に、チップ４３の電極４２を、接合用金属を用いてあるいは用いずに、電極４１にそれぞれ対向・接触させる。そして、各チップ４３に対して支持基板３１に向かう適当な加圧力を印加しながら、支持基板３１と第１半導体回路層Ｌ１を含む積層構造の全体を加熱し、所定時間経過後、室温まで冷却する。こうすることにより、各チップ４３上の電極４２は対向する電極４１に接合せしめられる。その結果、チップ４３とチップ３７の間の機械的接続及び電気的接続が同時に達成される。この時の状態は図５（ｄ）に示すようになる。
これらチップ４３も、チップ３７と同様に、例えば公知の高速チップ・ボンダを用いて一個づつ順に付着させてもよいし、予め支持部材（図示せず）の上にすべてのチップ４３を所定位置に配置させておき、その後にその支持体を用いて全チップ４３を一括して付着させてもよい。
上記のようにして複数のチップ４３の固着が完了すると、続いて、上述した接着剤３８の充填方法と同じ方法を用いて接着剤充填工程が実行される。すなわち、図６（ｅ）に示すように、電極４１と４２を用いて絶縁層３９（すなわち第１半導体回路層Ｌ１）に固着せしめられた複数のチップ４３の周囲に、上述した「噴霧法」（上述した「塗布法」でもよい）によって電気的絶縁性を持つ液状の接着剤４４を充填し、その後、加熱、紫外線照射等によりこの接着剤４４を硬化させる。この接着剤４４は、チップ３７間の隙間に充填した接着剤３８と同じものである。この時、絶縁層３９上に形成される接着剤４４の層の厚さは、チップ４３の全高に及ぶ必要はなく、次の半導体チップ研磨工程でチップ４３を研磨して薄くした時に前記隙間が接着剤４４で完全に充填されるように設定すれば足りる。
次に、上記のようにして固着された全チップ４３について、それらの裏面（ここでは下面）をＣＭＰ法により一括して研磨する（半導体チップ研磨工程）。このＣＭＰ工程は、チップ３７の場合と同様の条件で行い、図６（ｅ）に示すように、各チップ４３の裏面がそれらチップ４３の間にある接着剤４４の硬化層と同一平面となるようにする。このＣＭＰ工程により、各チップ４３の裏面には、埋込配線となる導電材５４が露出せしめられ、導電性プラグとなる。この状態では、埋込配線（導電材）５４がチップ４３を上下方向に貫通している。
以上の工程により、図６（ｅ）に示すように、接着剤４４とそれによって囲まれた複数のチップ４３を含む第２半導体回路層Ｌ２が、絶縁層３９の表面に形成される。
引き続いて、以上のようにして形成された第２半導体回路層Ｌ２に対して、上記とほぼ同様にして複数の半導体チップ４９を重ねて配置することにより、第３半導体回路層Ｌ３を形成する。
すなわち、図６（ｆ）に示すように、硬化した接着剤４４の表面とそれより露出したチップ４３の裏面の全体を覆うように、絶縁層４５を形成する。この絶縁層４５は、第２半導体回路層Ｌ２のチップ４３と、第３半導体回路層Ｌ３のチップ４９との間を電気的に絶縁するためのものである。次に、この絶縁層４５の所定箇所に、上述した導電性プラグ４０の場合と同じ方法によって、複数の導電性プラグ４６を形成する。
以上のようにして、図６（ｆ）に示すように、内部に複数組の導電性プラグ４６が埋設され且つ表面が平坦化された絶縁層４５が得られる。
次に、平坦化された絶縁層４５の表面に、上述したマイクロバンプ電極３５の場合と同じ方法によって、複数のマイクロバンプ電極４７を形成する。各電極４７は、図６（ｆ）に示すように、絶縁層４５中に埋設された導電性プラグ４６の対応するものに接触する位置に形成される。
次に、チップ４３の場合と同様にして、図６（ｆ）に示すように、電極４７を使用して複数の半導体チップ４９を第２半導体回路層Ｌ２に固着させる。各チップ４９は、第２半導体回路層Ｌ２を構成するチップ４３と同様に、一面にマイクロバンプ電極４８を露出形成し、内部に絶縁層５５に囲まれた導電材５６からなる埋込配線を形成している。チップ３７の場合と同様に、チップ４９の電極４８を、接合用金属を用いてあるいは用いずに、電極４７にそれぞれ対向・接触させる。そして、各チップ４９に対して支持基板３１に向かう適当な加圧力を印加しながら、支持基板３１と第１及び第２の半導体回路層Ｌ１及びＬ２を含む積層構造の全体を加熱し、所定時間経過後、室温まで冷却する。こうすることにより、各チップ４９上の電極４８は対向する電極４７に接合せしめられる。その結果、チップ４９とチップ４３の間の機械的接続及び電気的接続が同時に達成される。この時の状態は図６（ｆ）に示すようになる。
これらのチップ４９も、チップ３７及び４３の場合と同様に、例えば公知の高速チップ・ボンダを用いて一個づつ順に付着させてもよいし、予め支持部材（図示せず）の上にすべてのチップ４９を所定位置に配置させておき、その後にその支持体を用いて全チップ４９を一括して付着させてもよい。
上記のようにして複数のチップ４９の固着が完了すると、続いて、上述した接着剤３８及び４４の充填方法と同じ方法を用いて接着剤充填工程が実行される。すなわち、図６（ｆ）に示すように、電極４７と４８を用いて絶縁層４５（すなわち第２半導体回路層Ｌ２）に固着せしめられた複数のチップ４９の周囲に、上述した「噴霧法」（または「塗布法」）によって電気的絶縁性を持つ液状の接着剤５０を充填し、その後、加熱、紫外線照射等によりこの接着剤５０を硬化させる。この接着剤５０は、チップ３７間の隙間に充填した接着剤３８と同じものである。この時、絶縁層４５上に形成される接着剤５０の層の厚さは、チップ４９の全高に及ぶ必要はなく、次の半導体チップ研磨工程でチップ４９を研磨して薄くした時に前記隙間が接着剤５０で完全に充填されるように設定すれば足りる。
次に、上記のようにして固着された全チップ４９について、それらの裏面（ここでは下面）をＣＭＰ法により一括して研磨する（半導体チップ研磨工程）。このＣＭＰ工程は、チップ３７の場合と同様の条件で行い、図６（ｆ）に示すように、各チップ４９の裏面がそれらチップ４９の間にある接着剤５０の硬化層と同一平面となるようにする。このＣＭＰ工程により、各チップ４９の裏面には、埋込配線（導電材）５６が露出せしめられる。この状態では、埋込配線（導電材）５６がチップ４９を上下方向に貫通している。
以上の工程により、図６（ｆ）に示すように、接着剤５０とそれによって囲まれた複数のチップ４９を含む第３半導体回路層Ｌ３が、絶縁層４５の表面に形成される。
その後、公知の方法により、硬化した接着剤５０の表面とそれより露出したチップ４９の裏面の全体を覆うように、絶縁層６１を形成する。そして、エッチング法により絶縁層６１の所定箇所に貫通孔を形成してから、それら貫通孔を埋め込むように導電材料を堆積させる。その導電材料をエッチング法によって選択的に除去することにより、絶縁層６１を貫通してチップ４９の内部の導電材５６に接触せしめられた複数のマイクロバンプ電極６０を形成する。これらの電極６０は、絶縁層６１より突出しており、外部回路や外部装置との電気的接続に使用される。すなわち、電極６０は外部回路接続用の端子であり、上述した電極２６またはハンダボール２７と同じ機能を果たすものである。
以上の工程を経ることにより、図６（ｆ）に示すように、支持基板３１の搭載面に第１〜第３の半導体回路層Ｌ１〜Ｌ３を順に重ねて形成・固定してなる積層構造が得られる。この積層構造は、３個のチップ３７、４３、４９（チップ型半導体回路）と３個の絶縁層３２、３９、４５とを積み重ねてなるチップ積層体を複数組、含んでいる。この積層構造の底部と頂部は、支持基板３１と絶縁層６１でそれぞれ覆われていると共に、その側壁は硬化した接着剤３８、４４、５０により形成されている。それらチップ積層体内のチップ３７、４３、４９は、支持基板３１に平行な方向に互いに離れて配置されていると共に、その周囲には硬化した接着剤３８、４４、５０が充填されている。また、それらチップ積層体内のチップ３７、４３、４９は、支持基板３１に垂直な方向にも互いに離れて配置されており、その隙間には硬化した接着剤３８、４４、５０が充填されている。各組のチップ積層体において、支持基板３１上の配線３３と積層されたチップ３７、４３、４９とは、絶縁層３２、３９、４５に埋設された導電性プラグ３４、４０、４６、チップ３７、４３、４９内部に貫通形成された埋込配線（導電材）５２、５４、５６、そしてマイクロバンプ電極３５、３６、４１、４２、４７、４８を用いて電気的に相互接続されている。
そこで、第１〜第３の半導体回路層Ｌ１〜Ｌ３の積層構造を公知の方法によってダイシングし、所望の半導体装置に分割する。このダイシングは、ダイシング用の刃が隣接するチップ積層体の間を通過するように行う。こうして、図６（ｆ）に示すような半導体装置３０Ａ、３０Ｂ、３０Ｃが得られる。半導体装置３０Ａ、３０Ｂ、３０Ｃは、分割された支持基板３１’上に大きさや機能の異なる一組（３個）の半導体チップ３７、４３、４９が積層された三次元積層構造を有している。
図４８（ｂ）は、半導体装置３０Ｂのマイクロバンプ電極６０のレイアウトを示す説明図である。外部回路接続用の複数のマイクロバンプ電極６０は、このように半導体回路層Ｌ１〜Ｌ３の積層構造の支持基板３１とは反対側の面に規則的に配置されている。半導体装置３０Ａと３０Ｃについても同様である。
ダイシングはこのような方法に限定されるものではない。図３（ｊ）に示す半導体装置１０Ｄと同様に、二組のチップ積層体を含むようにダイシングすることもできるし、必要に応じて三組あるいはそれ以上のチップ積層体を含むようにダイシングすることも可能である。また、ダイシングをまったくせずに、ダイシング前の半導体チップ積層構造の全体をそのままウェーハレベルの半導体装置として使用してもよい。
以上説明したように、本発明の第１実施形態に係る三次元積層構造を持つ半導体装置の製造方法によれば、まず、支持基板３１の一面の所定箇所に、複数の半導体チップ（すなわち第１半導体回路）３７を複数のマイクロバンプ電極３５と３６（すなわち複数の第１接続部）を介して機械的に接続する。そして、機械的に接続された複数の半導体チップ（第１半導体回路）３７と支持基板３１の間に生じる隙間に、電気的絶縁性接着剤３８（すなわち第１電気的絶縁性接着剤）を充填して硬化させ、その後、複数の半導体チップ（第１半導体回路）３７の支持基板３１とは反対側の面を研磨することによって、複数の半導体チップ（第１半導体回路）３７を所望厚さに調整し、もって第１半導体回路層（すなわち第１回路層）Ｌ１を形成する。
続いて、第１半導体回路層（すなわち第１回路層）Ｌ１の表面の所定箇所に、複数の半導体チップ（すなわち第２半導体回路）４３を複数のマイクロバンプ電極４１と４２（すなわち複数の第２接続部）を介して機械的及び電気的に接続する。そして、機械的及び電気的に接続された複数の半導体チップ（第２半導体回路）４３と第１半導体回路層（第１回路層）Ｌ１の間に生じる隙間に、電気的絶縁性接着剤４４（すなわち第２電気的絶縁性接着剤）を充填して硬化させ、その後、複数の半導体チップ（第２半導体回路）４３の支持基板３１とは反対側の面を研磨することによって、複数の半導体チップ（第２半導体回路）４３を所定厚さに調整し、もって第２半導体回路層（すなわち第２回路層）Ｌ２を形成する。
その後、第２半導体回路層（すなわち第２回路層）Ｌ２を形成するための工程を繰り返して、第３半導体回路層（すなわち第３回路層）Ｌ３を形成する。こうして、底部から頂部まで所定の積層方向に順に積み重ねられ且つ電気的絶縁性接着剤３８、４４、５０を用いて一体化された第１〜第３の半導体回路層Ｌ１〜Ｌ３（第１〜第３の回路層）を含む積層構造を得ている。
このため、異なる機能を持つ複数の半導体チップ３７、４３、４９（半導体回路）を用意しておき、それらを必要に応じて前記第１〜第３の半導体回路層Ｌ１〜Ｌ３中に配置することにより、異なる機能を持つ複数の半導体チップ３７、４３、４９（半導体回路）を必要に応じて組み合わせて所望のシステム化された機能を実現することが可能である。その際に、内部回路間すなわち第１〜第３の半導体回路層Ｌ１〜Ｌ３の間（ひいては半導体チップ３７、４３、４９間）の電気的相互接続（配線）については、複数のマイクロバンプ電極３５、３６、４１、４２、４７、４８を介して前記積層構造の内部で行われ、パッケージングについては、支持基板３１と、前記積層構造を形成するために使用される電気的絶縁性接着剤３８、４４、５０とによってパッケージを形成可能である。よって、内部回路間の電気的相互接続（配線）とパッケージングにおける困難性を解消ないし低減することができる。
また、前記積層構造は、少なくとも一つの半導体回路を含む第１〜第３の半導体回路層Ｌ１〜Ｌ３を順に積み重ねて形成される。このため、半導体チップ３７、４３、４９（半導体回路）を支持基板３１に対して平行な方向（すなわち半導体回路層Ｌ１〜Ｌ３の積層方向に直交する方向）に互いに離して配置すると共にそれら半導体チップ３７、４３、４９（半導体回路）の周囲の隙間に電気的絶縁性接着剤３８、４４、５０を充填することにより、第１〜第３の半導体回路層Ｌ１〜Ｌ３を形成することができる。第１〜第３の半導体回路層Ｌ１〜Ｌ３に配置される半導体チップ３７、４３、４９（半導体回路）の厚さが互いに異なっていても、積層時に半導体チップ３７、４３、４９（半導体回路）の裏面（集積回路が形成されていない面）を研磨して厚さが調整されるので、その厚さの差異を解消することができる。その結果、組み合わせるべき半導体チップ３７、４３、４９（半導体回路）の大きさや形状や厚さが互いに異なっていても、支持基板３１上に組み合わせて搭載することができる。
さらに、前記積層構造は、第１〜第３の半導体回路層Ｌ１〜Ｌ３を所定の積層方向に積み重ねたものであると共に、それら半導体回路層Ｌ１〜Ｌ３の各々は複数の半導体チップ３７、４３、４９（半導体回路）を含んでいるから、半導体回路層Ｌ１〜Ｌ３の中に配置される半導体チップ３７、４３、４９（半導体回路）の種類（機能）を適宜組み合わせることにより、必要に応じて多彩な機能を実現することが可能となる。
さらに、本発明に係るこの製造方法によれば、本発明の第１実施形態に係る半導体装置３０Ａと３０Ｂと３０Ｃが得られるが、これらの半導体装置３０Ａ、３０Ｂ、３０Ｃは、支持基板３１を分割してなる支持基板３１’の上に、異なる機能を持つ複数の半導体チップ３７、４３、４９を必要に応じて組み合わせて搭載している。そして、その三次元積層構造の支持基板３１’とは反対側の面は、絶縁層６１で覆われており、その絶縁層６１上に外部回路接続用の複数のマイクロバンプ電極６０が配置されている。さらに、その三次元積層構造の側面は、絶縁性合成樹脂製の接着剤３８、４４、５０よりなる被覆材で覆われている。
これらの半導体装置３０Ａ、３０Ｂ、３０Ｃでは、第１〜第３の半導体回路層Ｌ１〜Ｌ３は、いずれも、その中に含まれる半導体チップ３７、４３または４９（半導体回路）の持つ支持基板３１に対して平行な平面（すなわち半導体回路層Ｌ１〜Ｌ３の積層方向に直交する平面）内における物理寸法が、当該平面内における当該半導体回路層Ｌ１、Ｌ２またはＬ３の物理寸法よりも小さく、当該半導体チップ３７、４３または４９（半導体回路）の側面が接着剤３８、４４または５０によって覆われている。このため、これらの半導体装置３０Ａ、３０Ｂ、３０Ｃは、支持基板の上に複数の半導体チップを積層して接着すると共に、それら半導体チップ同士をワイヤで互いに電気的に接続し、その全体を合成樹脂製パッケージで覆って構成される従来より公知の半導体装置とは異なり、さらに、互いに異なる集積回路を内蔵した複数の半導体ウェーハを積層・固着してウェーハ積層体を形成し、その後、当該ウェーハ積層体をダイシングして製造される、背景技術欄で説明した上記従来の半導体装置とも異なる。
また、支持基板３１上の配線３３と第１〜第３の半導体回路層Ｌ１〜Ｌ３の間の電気的な相互接続は、導電性プラグ３４、４０、４６と、チップ３７、４３、４９内部の埋込配線（導電材）５２、５４、５６と、マイクロバンプ電極３５、３６、４１、４２、４７、４８とによって実現されている。また、支持基板３１’と被覆材（接着剤３８、４４、５０）と絶縁層６１が、半導体回路層Ｌ１〜Ｌ３を収容して保護するパッケージとしての機能を果たし、支持部材３１’とは反対側の一面に配置された複数の電極６０を用いて外部回路・装置と電気的接続が可能である。よって、これら半導体装置３０Ａ、３０Ｂ、３０Ｃは、第１〜第３の半導体回路層Ｌ１〜Ｌ３とパッケージとを一体化した構造を持つ、換言すれば、パッケージ一体型の三次元積層構造を持つ。その結果、第１実施形態に係る半導体装置３０Ａ、３０Ｂ、３０Ｃでは、内部回路間の電気的相互接続（配線）やパッケージングの点での困難性を解消ないし低減して、従来のシステムＬＳＩと同様のシステム化を簡易に実現できるだけでなく、要求に応じて多彩な機能を実現することが可能となる。
なお、上記説明では、各半導体チップとしてＫＧＤを使用しているが、各チップがすべてＫＧＤである必要はない。ＫＧＤである半導体チップは、その内部に形成されている回路の全部が使用され（あるいは動作して）いなくてもよい。一部に使用されていない（あるいは動作しない）回路（例えば冗長部）を含んでいてもよい。これは以下の他の実施形態についても同様である。
第１〜第３の半導体回路層Ｌ１〜Ｌ３のいずれかにおいて、特定の回路機能を提供する半導体チップが不要な部分がある場合は、その部分にいわゆるダミーチップ（内部には回路が形成されていないが、外形はＫＧＤと同じ半導体チップ、あるいは内部に回路が形成されているがその全部が使用されていなく、外形はＫＧＤと同じ半導体チップ）を使用するのが好ましい。この場合、ダミーチップの中には、隣接する半導体チップとの電気的接続のための埋込配線のみが形成される。これは、特定の回路機能を提供する半導体チップが不要な部分のみに半導体チップが配置されないと、半導体チップの積層工程の実施に支障が生じたり、製造後の半導体装置に機械的強度に関する問題が生じたりすると考えられるからである。しかし、そのような問題が回避できるのであれば、ダミーチップ以外の部材を配置することも可能である。これは以下の他の実施形態についても同様である。
上述した第１実施形態では、支持基板３１の一面に、絶縁層３２に埋設された配線３３を形成しているが、この配線３３は必ずしも必要ではない。支持基板３１上に配線あるいは回路群が不要な場合（つまり、支持基板３１を積層構造の土台としてのみ使用する場合）は、支持基板３１の搭載面上に直接マイクロバンプ電極３５を形成し、半導体チップ３７上のマイクロバンプ電極３６と対向・固着させてもよいし、マイクロバンプ電極３５を省略して半導体チップ３７上のマイクロバンプ電極３６を直接、支持基板３１の搭載面上に固着させてもよい。マイクロバンプ電極３６を省略し、支持基板３１上に形成されたマイクロバンプ電極３５を用いて半導体チップ３７を支持基板３１の搭載面上に固着させてもよい。
ところで、図４〜図６では、積層工程を分かりやすくするために半導体チップ３７の構成が簡略化されて示されているので、半導体チップ３７の実際構成との関係が分かりにくい点があると思われる。そこで、図４９を参照しながらその点について説明する。図４９は、上述した第１実施形態に係る半導体装置に使用される半導体チップ３７の詳細構成を示す概略断面図である。
半導体チップ３７の実際の構成は、例えば図４９に示すようになっている。すなわち、図４９（ａ）の構成例では、半導体チップ３７の表面領域に、複数のＭＯＳ型電界効果トランジスタ（Metal-Oxide-Semiconductor Field-Effect Transistor,ＭＯＳＦＥＴ）１６０が形成されている。簡略化するために、トランジスタ１６０は２個だけ描いている。各トランジスタ１６０は、半導体チップ３７の内部に形成された一対のソース・ドレイン領域１６１と、半導体チップ３７の表面に形成されたゲート絶縁層１６２と、ゲート絶縁層１６２の上に形成されたゲート電極１６３とを備えている。
半導体チップ３７の表面には絶縁層１５１が形成されており、トランジスタ１６０と当該表面の露出部を覆っている。絶縁層１５１の上には、配線層１５２が形成されている。配線層１５２は、図４９（ａ）では、半導体チップ３７の内部の導電材（埋込配線）５２と、一方のトランジスタ１６０の一方のソース・ドレイン領域１６１に電気的に接続された状態が示されている。絶縁層１５１の上にはさらに、絶縁層１５３が形成されており、配線層１５２の全体を覆っている。複数のマイクロバンプ電極３６は、絶縁層１５３の平坦な表面に形成されていて、導電性プラグ１５４を介して配線層１５２に電気的に接続されている。
図４９（ａ）の構成例では、左側にあるマイクロバンプ電極３６は、チップ３７の内部の対応する導電材（埋込配線）５２の真上に位置しているが、図４９（ａ）の右側にあるマイクロバンプ電極３６は、対応する導電材（埋込配線）５２の真上にはなく、水平方向右側に少しずれた位置にある。図４〜図６では、マイクロバンプ電極３６はすべて、対応する導電材（埋込配線）５２の真上に位置しているが、本発明はこれには限定されない。図４９（ａ）に示すように、各マイクロバンプ電極３６は、対応する導電材（埋込配線）５２と電気的に接続されていれば足りるのであり、対応する導電材（埋込配線）５２の真上に位置する必要はない。必要に応じて、水平方向（チップ３７の表面に平行な方向）にずらして配置することができる。
図４９（ａ）の構成では、複数のトランジスタ１６０と一つの配線層１５２（単層配線構造）とが、半導体チップ３７に形成された半導体集積回路（半導体固体回路群）Ｃを構成する。
図４９（ｂ）の構成例では、図４９（ａ）の場合と同様に、半導体チップ３７の表面領域に、複数のＭＯＳ型電界効果トランジスタ１６０が形成されており、半導体チップ３７の表面には絶縁層１５１が形成されていて、トランジスタ１６０と当該表面の露出部を覆っている。絶縁層１５１の上には、配線層１５２が形成されている。配線層１５２は、図４９（ｂ）では、トランジスタ１６０の一方のソース・ドレイン領域１６１に電気的に接続された状態が示されている。図４９（ａ）の場合とは異なり、配線層１５２は、半導体チップ３７の内部の導電材（埋込配線）５２には直接接続されてはいない。絶縁層１５１の上にはさらに、配線層１５２の全体を覆うように絶縁層１５３が形成されている。
この構成例では、半導体チップ３７の内部の導電材（埋込配線）５２は、図４９（ａ）の場合とは異なり、チップ３７の上方にある絶縁層１５３と１５１を貫通していて、絶縁層１５３の表面に露出している。絶縁層１５３の上には、絶縁層１７１が形成されており、その上に配線層１７２が形成されている。配線層１７２は、配線層１５２と導電材（埋込配線）５２に電気的に接続されている。絶縁層１７１の上にはさらに、絶縁層１７３が形成されており、配線層１７２の全体を覆っている。複数のマイクロバンプ電極３６は、絶縁層１７３の表面に形成されていて、導電性プラグ１７４を介して配線層１７２に電気的に接続されている。
図４９（ｂ）の構成例でも、左側にあるマイクロバンプ電極３６は、チップ３７の内部の対応する導電材（埋込配線）５２の真上に位置しているが、図４９（ｂ）の右側にあるマイクロバンプ電極３６は、対応する導電材（埋込配線）５２の真上にはなく、水平方向右側に少しずれた位置にある。図４〜図６では、マイクロバンプ電極３６はすべて、対応する導電材（埋込配線）５２の真上に位置しているが、本発明はこれには限定されない。図４９（ｂ）に示すように、各マイクロバンプ電極３６は、対応する導電材（埋込配線）５２の真上に位置する必要はなく、必要に応じて水平方向（チップ３７の表面に平行な方向）にずらして配置することができる。
図４９（ｂ）の構成例では、複数のトランジスタ１６０と二つの配線層１５２及び１７２（二層配線構造）が、半導体チップ３７に形成された半導体集積回路（半導体固体回路群）Ｃを構成する。
図４９（ａ）（ｂ）の構成例は、以下に述べる他の実施形態及び変形例についても適用されることはいうまでもない。
（第２実施形態）
図７〜図９は、本発明の第２実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す断面図である。
上述した第１実施形態では、各「接続部」をマイクロバンプ電極によって実現しているが、第２実施形態ではマイクロバンプ電極に加えて「ストッパ」を使用している。これは、半導体チップの搭載時において支持基板に直交する方向（すなわち半導体回路層の積層方向）の位置決めを容易にするためである。第２実施形態の製造方法は、ストッパを使用する点以外は第１実施形態の製造方法と同様であるので、第１実施形態におけるのと同じ要素については図７〜図９において同じ符号を付して、その説明を省略することにする。
まず最初に、図７（ａ）に示すように、第１実施形態と同様にして、所望の剛性を持つ支持基板３１の搭載面（下面）に、配線３３と導電性プラグ３４からなる複数組の埋込配線が内部に埋設され且つ表面が平坦化された絶縁層３２を形成する。さらに、絶縁層３２の表面に、複数のマイクロバンプ電極３５を形成する。
第１実施形態とは異なり、平坦化された絶縁層３２の表面には、半導体チップ３７を固着する際にその高さ方向（支持基板３１に直交する方向）の位置決めを容易にするための剛性部材、すなわちストッパ５７が複数個、突出形成される。これらのストッパ５７は、いずれも同じ形状（例えば、矩形、円形）で同じ大きさであり、対応するチップ３７と重なる位置にある。しかし、本発明はこれには限定されず、必要に応じて、ストッパ５７の形状または大きさを配置場所に応じて異ならせてもよいことは言うまでもない。また、通常は、１つのチップ３７に対して一つのストッパ５７を形成すればよいが、二つあるいはそれ以上のストッパ５７を形成してもよい。
ストッパ５７は、マイクロバンプ電極３５と同様の方法で形成される。しかし、電極３５とは異なり、ストッパ５７はＳｉＯ2等の絶縁材料で形成する必要がある。これは、この実施形態では、チップ３７を固着する際にストッパ５７がチップ３７と直接、接触せしめられるからである。例えば、絶縁層３２の表面に適当な絶縁層を形成または堆積した後、その絶縁層をフォトリソグラフィ及びエッチングによって選択的に除去し、必要部分のみを残すようにすれば、ストッパ５７は容易に形成することができる。ストッパ５７の形成は、電極３５を形成する前に行ってもよいし、電極３５を形成した後に行ってもよい。なお、チップ３７を固着する際にストッパ５７がチップ３７と直接、接触されない場合は、ストッパ５７を金属等の導電材で形成してもよい。
各ストッパ５７の絶縁層３２の表面からの高さは、マイクロバンプ電極３５の高さと、チップ３７上のマイクロバンプ電極３６の高さと、それら電極３５及び３６間に配置される接合用金属１２０の溶解・再凝固後の厚さとの和に等しい。換言すれば、接合用金属１２０を挟んで電極３６を対応する電極３５に押し付けた時には、ストッパ５７の下端はチップ３７に接触しないが、加熱により接合用金属を溶融させた時には、ストッパ５７の下端がチップ３７の表面に接触して、チップ３７の高さ方向の位置決めが自動的になされるように設定されている。
接合用金属１２０を使用しない場合は、各ストッパ５７の絶縁層３２の表面からの高さは、マイクロバンプ電極３５の高さと、チップ３７上のマイクロバンプ電極３６の高さの和より少し小さく設定される。そして、電極３６を対応する電極３５に押し付けた時には、ストッパ５７の下端はチップ３７に接触しないが、加熱により両電極３５と３６を圧接させた時には両電極３５と３６の高さがわずかに減少して、ストッパ５７の下端がチップ３７の表面に接触し、チップ３７の高さ方向の位置決めが自動的になされるように設定される。
支持基板３１の絶縁層３２の表面にストッパ５７が形成された時の状態は、図１０に示すようになる。
他方、一面にマイクロバンプ電極３６を露出形成すると共に、内部に埋込配線を形成してなる半導体チップ３７を複数個用意し、図７（ａ）に示すように、薄い接合用金属１２０を用いてあるいは用いずに、電極３６を支持基板３１上の電極３５に対向・接触させる。そして、第１実施形態におけると同様に、各チップ３７に対して支持基板３１に向かう適当な加圧力を印加しながら、支持基板３１及びチップ３７を含む積層構造の全体を、前記接合用金属が溶融する温度まで加熱し、所定時間経過後、室温まで冷却する。こうして、各チップ３７上の電極３６を支持基板３１上の対向する電極３５に接合させる。その結果、チップ３７と支持基板３１との間の機械的接続及び電気的接続が、同時に達成される。この時の状態は図７（ａ）に示すようになる。
チップ３７の固着工程において、接合用金属１２０を用いてあるいは用いずに電極３６を対応する電極３５に対向させた時には、ストッパ５７の下端とチップ３７の表面の間にはわずかな隙間が存在し、両者は接触しない。チップ３７を押し付けながら加熱して接合用金属１２０を溶融させた時、あるいは接合用金属１２０を用いずに両電極３５と３６を圧接させた時には、ストッパ５７の下端がチップ３７の表面に接触し、それによってチップ３７の高さ方向の位置決めが自動的になされる。
チップ３７は、例えば公知の高速チップ・ボンダを用いて一個づつ順に固着させてもよいし、予め支持部材（図示せず）の上にすべてのチップ３７を所定位置に配置させておき、その後にその支持体を用いて全チップ３７を一括して固着させてもよい。
上記のようにして複数のチップ３７の固着が完了すると、続いて、接着剤充填工程が実行される。すなわち、図７（ｂ）に示すように、マイクロバンプ電極３５及び３６を用いて支持基板３１に固着せしめられた複数のチップ３７の間の隙間に、適当な方法で、電気的絶縁性を持つ液状ないし流動性の接着剤３８を充填し、その後、加熱、紫外線照射等によりこの接着剤３８を硬化させるのである。この時、支持基板３１の絶縁層３２上に形成される接着剤３８の層の厚さは、チップ３７の全高に及ぶ必要はなく、次の半導体チップ研磨工程でチップ３７を研磨して薄くした時に前記隙間（接合用金属とマイクロバンプ電極３５及び３６とストッパ５７を含む）が接着剤３８で完全に充填されるように設定すれば足りる。ここでは、接着剤充填方法として、第１実施形態で使用した「噴霧法」（あるいは「塗布法」）を使用した場合の例を示している。
次に、上記のようにして固着されたすべての半導体チップ３７について、第１実施形態と同様にして、それらの接着面とは反対側の面（ここでは下面）をＣＭＰ法により一括して研磨する（半導体チップ研磨工程）。このＣＭＰ工程により、各チップ３７の下面には、埋込配線（導電材）５２が露出せしめられる。この状態では、埋込配線５２がチップ３７を上下方向に貫通している。
以上の工程により、図８（ｃ）に示すように、複数のチップ３７と硬化した接着剤３８を含む第１半導体回路層Ｌ１が支持基板３１の絶縁層３２の上に形成される。
次に、以上のようにして形成された第１半導体回路層Ｌ１に対して、上記とほぼ同様にして複数の半導体チップ４３を重ねて配置することにより、第２半導体回路層Ｌ２を形成する。
すなわち、図８（ｄ）に示すように、導電性プラグ４０を埋設した絶縁層３９を形成し、その後、絶縁層３９の表面に複数のマイクロバンプ電極４１を形成する。
絶縁層３９の表面には、第１実施形態とは異なり、半導体チップ４３を固着する際にその高さ方向（支持基板３１に直交する方向）の位置決めを容易にするためのストッパ５８が複数個、突出形成される。これらのストッパ５８は、いずれも同じ形状（例えば、矩形、円形）で同じ大きさであり、対応するチップ４３と重なる位置にある。しかし、本発明はこれには限定されず、必要に応じて、ストッパ５８の形状または大きさを配置場所に応じて異ならせてもよいことは言うまでもない。
ストッパ５８は、マイクロバンプ電極４１と同様の方法で形成できる。しかし、電極４１とは異なり、ストッパ５８はＳｉＯ2等の絶縁材料で形成する必要がある。各ストッパ５８の絶縁層３９の表面からの高さは、上述したストッパ５７の絶縁層３２の表面からの高さと同様にして決定される。
一面にマイクロバンプ電極４２を露出形成すると共に、内部に埋込配線を形成してなる半導体チップ４３を複数個用意し、それら電極４２を対応する電極４１に接合用金属を用いてあるいは用いずに対向・接触させる。そして、チップ３７の場合と同様にして、各チップ４３上の電極４２を対向する電極４１に接合させる。その結果、チップ４３とチップ３７との間の機械的接続及び電気的接続が、同時に達成される。この時の状態は図８（ｄ）に示すようになる。この工程において、ストッパ５８によるチップ４３の高さ方向の位置決めは、ストッパ５７によるチップ３７の高さ方向の位置決めと同様にして行われる。
チップ４３は、例えば公知の高速チップ・ボンダを用いて一個づつ順に固着させてもよいし、予め支持部材（図示せず）の上にすべてのチップ４３を所定位置に配置させておき、その後にその支持体を用いて全チップ４３を一括して固着させてもよい。
上記のようにして複数のチップ４３の固着が完了すると、続いて、第１実施形態の場合と同じ方法によって接着剤充填工程が実行される。
次に、上記のようにして固着された全チップ４３について、第１実施形態と同様にして、それらの接着面とは反対側の面（ここでは下面）をＣＭＰ法により一括して研磨する（半導体チップ研磨工程）。このＣＭＰ工程により、各チップ４３の下面には、チップ４３の内部に形成された埋込配線（導電材）５４が露出せしめられる。この状態では、埋込配線（導電材）５４がチップ４３を上下方向に貫通している。
以上の工程により、図９（ｅ）に示すように、複数のチップ４３と硬化した接着剤４４を含む第２半導体回路層Ｌ２が、第１半導体回路層Ｌ１に重ねて形成される。
次に、以上のようにして形成された第２半導体回路層Ｌ２に対して、上記とほぼ同様にして複数の半導体チップ４９を重ねて配置することにより、第３半導体回路層Ｌ３を形成する。各チップ４９は、第２半導体回路層Ｌ２を構成するチップ４３と同様に、表面にマイクロバンプ電極４８を露出形成し、内部に埋込配線（導電材）５６を形成している。
すなわち、図９（ｆ）に示すように、内部に導電性プラグ４６が埋設された絶縁層３９を形成し、その表面に複数のマイクロバンプ電極４７を形成する。
絶縁層４５の表面には、第１実施形態とは異なり、半導体チップ４９を固着する際にその高さ方向（支持基板３１に直交する方向）の位置決めを容易にするためのストッパ５９が複数個、突出形成されている。これらのストッパ５９は、いずれも同じ形状（例えば、矩形、円形）で同じ大きさであり、対応するチップ４９の表面領域に位置するように配置されている。しかし、本発明はこれには限定されず、必要に応じて、ストッパ５９の形状または大きさを配置場所に応じて異ならせてもよいことは言うまでもない。各ストッパ５９の絶縁層４５の表面からの高さは、上述したストッパ５７の絶縁層３２の表面からの高さと同様にして決定される。
チップ４９は、例えば公知の高速チップ・ボンダを用いて一個づつ順に固着させてもよいし、予め支持部材（図示せず）の上にすべてのチップ４９を所定位置に配置させておき、その後にその支持体を用いて全チップ４９を一括して固着させてもよい。
上記のようにして複数のチップ４９の固着が完了すると、続いて、第１実施形態の場合と同じ方法によって接着剤充填工程が実行される。
次に、上記のようにして固着された全チップ４９について、第１実施形態と同様にして、それらの接着面とは反対側の面（ここでは下面）をＣＭＰ法により一括して研磨する（半導体チップ研磨工程）。このＣＭＰ工程により、各チップ４９の下面には、チップ４９の内部に形成された埋込配線（導電材）５６が露出せしめられる。この状態では、埋込配線（導電材）５６がチップ４３を上下方向に貫通している。
以上の工程により、図９（ｆ）に示すように、複数のチップ４９と硬化した接着剤５０を含む第３半導体回路層Ｌ３が、第２半導体回路層Ｌ２に重ねて形成される。
その後、第３半導体回路層Ｌ３の半導体チップ４９の裏面と接着剤５０の硬化層の表面に、絶縁層６１を形成してその全体を覆う。そして、公知の方法により、その絶縁層６１を貫通してチップ４９の内部の導電材５６に接触せしめられた複数のマイクロバンプ電極６０を形成する。これらの電極６０は、絶縁層６１より突出しており、外部回路や外部装置との電気的接続に使用される。
以上の工程を経ることにより、図９（ｆ）に示すように、支持基板３１の下面に第１〜第３の半導体回路層Ｌ１〜Ｌ３を重ねて形成してなる三層の積層構造が得られる。そこで、この積層構造を第１実施形態と同様の方法でダイシングして分割する。その結果、図９（ｆ）に示すように、三層構造を持つ半導体装置３０Ａ’、３０Ｂ’及び３０Ｃ’が得られる。これらの半導体装置３０Ａ’、３０Ｂ’、３０Ｃ’は、分割された支持基板３１’の上に大きさや機能の異なる一組（３個）の半導体チップ３７、４３、４９が積層された構成を有している。
上述したところから明らかなように、本発明の第２実施形態に係る三次元積層構造を持つ半導体装置の製造方法では、ストッパ５７、５８、５９を使用しているので、第１実施形態で得られる効果に加えて、半導体チップ３７、４３、４９の搭載時において支持基板３１に直交する方向の位置決めが容易になる、という効果がある。
また、以上のようにして製造された本発明の第２実施形態の半導体装置３０Ａ’、３０Ｂ’、３０Ｃ’は、それぞれ、ストッパ５７、５８、５９が付加されている点を除いて、第１実施形態の半導体装置３０Ａ、３０Ｂ、３０Ｃと同じ構成であるから、第１実施形態の半導体装置３０Ａ、３０Ｂ、３０Ｃ同じ効果が得られることは言うまでもない。
上述した第２実施形態では、ストッパ５７は支持基板３１の絶縁層３２の表面に形成されるとしている（図１０参照）が、本発明はこれに限定されない。ストッパの配置方法は任意に変更できる。例えば、図１２に示すように、ストッパ５７を半導体チップ３７の表面に形成してもよい。また、図１１に示すように、ストッパ５７ａを絶縁層３２の表面に形成すると共に、ストッパ５７ａと重なる位置にストッパ５７ｂを半導体チップ３７の表面に形成してもよい。この場合は、ストッパ５７ａとストッパ５７ｂが互いに接触することにより、チップ３７の高さ方向の位置決めが行われる。ストッパ５８と５９についても同様である。
（第３実施形態）
図１３は、本発明の第３実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す図である。第３実施形態の方法は、上述した第１実施形態の方法（図４〜図６参照）の変形例に相当するものであり、接着剤の充填方法を変えた以外は第１実施形態の方法と同じである。よって、第１実施形態において説明したのと同じ構成要素には同じ符号を付してその詳細な説明を省略する。
第３実施形態の方法では、第１実施形態におけると同じ方法で、支持基板３１の搭載面（下面）に複数組の配線３３を形成し、それら配線３３の全体を覆うように支持基板３１の搭載面に絶縁層３２を形成し、複数組の配線３３にそれぞれ達する導電性プラグ３４を絶縁層３２の内部に埋設する。こうして、配線３３と導電性プラグ３４からなる複数組の埋込配線を内部に形成する。導電性プラグ３４の形成の際に、絶縁層３２の表面は平坦化される。その後、絶縁層３２の表面に複数のマイクロバンプ電極３５を形成する。
続いて、電極３５が形成された絶縁層３２の全表面に、第１実施形態で使用した電気的絶縁性接着剤３８を任意の方法で塗布し、すべての電極３５と絶縁層３２の露出した全表面を覆う。この時の状態は、図１３（ａ）に示すようになる。支持基板３１とチップ３７に塗布される接着剤３８の厚さは、両者を一体化した時に図１３（ｂ）に示すように層状に一体化し、支持基板３１と半導体チップ３７の間の隙間を充填するように設定する。
他方、一面にマイクロバンプ電極３６を突出形成してなる半導体チップ３７の各々について、支持基板３１の絶縁層３２上に塗布したのと同じ接着剤３８を任意の方法で塗布し、図１３（ａ）に示すように、すべての電極３６を覆う。
その後、第１実施形態と同様にして、薄い接合用金属を挟んであるいは挟まずに、各チップ３７上の電極３６を対応する電極３５にそれぞれ対向・接触させる。支持基板３１とチップ３７の両方に接着剤３８が層状に塗布されているので、両者を接触した時に両接着剤３８は互いに一体化し、図１３（ｂ）に示すように単一の層状になる。その結果、絶縁層３２とチップ３７の間の隙間には接着剤３８が充填され、すべての電極３５と３６は接着剤３８の中に埋設される。
この状態を保ちながら、引き続いて、室温で各チップ３７に対して支持基板３１に向かう適当な加圧力を印加しながら、支持基板３１及びチップ３７を含む積層構造の全体を加熱し、所定時間経過後、室温まで冷却する。接合用金属は使用しても使用しなくてもよい。こうすることにより、各チップ３７上の電極３６は支持基板３１上の対向する電極３５に接合せしめられる。その結果、チップ３７と支持基板３１上の埋込配線との間の機械的接続及び電気的接続が同時に達成される。なお、この工程では、単一の層状となった接着剤３８が硬化しないようにする。
その後、単一の層状となった接着剤３８の上に、追加の接着剤３８を塗布し、チップ３７の一部が接着剤３８の中に埋め込まれた状態にする。これは、単一の層状となった接着剤３８（図１３（ｂ）参照）だけでは、隣接するチップ３７の間の隙間に接着剤３８が充填されていないためである。こうして追加の接着剤３８を塗布することにより、次の半導体チップ研磨工程でチップ３７を研磨して薄くした時に前記隙間が接着剤３８で完全に充填されるようになる。その後、加熱、紫外線照射等により全体の接着剤３８を硬化させると、隣接するチップ３７の間の隙間にも接着剤３８が充填された状態（図４（ｂ）参照）が得られる。
接着剤３８の粘度や塗布方法を工夫することにより、追加の接着剤３８を塗布しなくても、電極３５と３６の周囲の隙間だけでなく隣接するチップ３７間の隙間にも接着剤３８が充填されるようにした場合には、追加の接着剤３８の塗布は不要となる。
この第３実施形態の方法では、各チップ３７上の電極３６を対応する電極３５にそれぞれ対向・接触させた時に、電極３５と３６の間に絶縁性の接着剤３８が挟まれ、そのために電極３５と３６の間の電気的接続に不良が生じる可能性がある。しかし、各チップ３７には加圧力が印加されるので、接着剤３８は電極３５と３６の間から自動的に押し出されることになり、その結果、そのような電気的接続の不良は回避することができる。よって、この種の電気的接続不良の回避のために対策を採ることは不要である。
以後の工程は、「噴霧法」を用いた接着剤３８の充填に代えて上述した接着剤３８の塗布を行う点を除いて、第１実施形態の場合と同様である。
よって、本発明の第３実施形態に係る三次元積層構造を持つ半導体装置の製造方法によれば、第１実施形態に係る製造方法の場合と同じ効果が得られることが明らかである。また、この方法により製造される第３実施形態に係る半導体装置は、第１実施形態に係る半導体装置と同じ効果が得られることも明らかである。
（第４〜第６実施形態）
図１４〜図１６は、それぞれ、本発明の第４〜第６の実施形態に係る三次元積層構造を持つ半導体装置の製造方法を示す図である。
第４〜第６の実施形態の方法は、いずれも、上述した第３実施形態の方法（図１３参照）の変形例に相当するものであって、ストッパ５７あるいはストッパ５７ａと５７ｂが追加されており、接着剤３８を塗布する際にストッパ５７あるいはストッパ５７ａと５７ｂも含めて覆うようにする点以外は、第３実施形態の方法と同じである。よって、第３実施形態において説明したのと同じ構成要素に同じ符号を付してその詳細な説明を省略する。
第４〜第６の実施形態は、図１０〜図１２の場合にそれぞれ対応する。第４〜第６の実施形態により、第３実施形態の方法はストッパを使用した場合にも適用可能であることが分かる。
（第７実施形態）
図１７は、本発明の第７実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す概念図であり、図４に対応するものである。この実施形態は、図４〜図６に示した第１実施形態において、図４の接着剤３８と同じ材料からなる電気的絶縁性接着剤３８ａの硬化層に重ねて充填材３８ｂの層を形成したものであり、それ以外は第１実施形態の方法と同じである。
第１実施形態の場合と同様にして、支持基板３１へのチップ３７の固着が完了して図１７（ａ）の状態になった後、第１実施形態の場合と同様にして接着剤充填工程が実行される。この接着剤充填工程において、図１７（ｂ）に示すように、マイクロバンプ電極３５及び３６を用いて支持基板３１に固着せしめられた複数のチップ３７の間の隙間に、適当な方法で、電気的絶縁性を持つ液状ないし流動性の接着剤３８ａを充填し、その後、加熱、紫外線照射等によりこの接着剤３８ａを硬化させる。
その後、接着剤３８ａの硬化層に重ねて、チップ３７間の隙間に電気的絶縁性を持つ充填材３８ｂの層を形成し、チップ３７間の電気的絶縁性を確保する。充填材３８ｂとして有機絶縁材料を使用する場合は、公知の塗布法を使用するのが好ましい。充填材３８ｂとして無機絶縁材料を使用する場合は、公知のＣＶＤ法を使用するのが好ましい。
接着剤３８ａの硬化層の厚さは、第１実施形態における接着剤３８の硬化層の厚さよりも小さくしており、接着剤３８ａの硬化層の厚さと充填材３８ｂの層の厚さの和が、第１実施形態における接着剤３８の硬化層の厚さに等しくなるようにする。
この第７実施形態においても、第１実施形態の場合と同じ効果が得られることは明らかである。また、第１実施形態の場合に比べて接着剤３８ａの硬化層の厚さが薄いので、接着剤３８ａの使用量を減少させることができる利点がある。
なお、図１７では、チップ３７の裏面には充填材３８ｂのみが形成されているが、これは充填材３８ｂの形成前にチップ３７の裏面上の接着剤３８ａを除去しているからである。しかし、チップ３７の裏面上の接着剤３８ａを除去しなくてもよい。この場合は、チップ３７の裏面上に接着剤３８ａと充填材３８ｂの双方が載ることになる。チップ３７の裏面上の接着剤３８ａ、あるいは接着剤３８ａと充填材３８ｂは、次のＣＭＰ工程で除去されるので問題は生じない。充填材３８ｂを複数層の積層体にしてもよい。
（第８実施形態）
図１８は、本発明の第８実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す概念図であり、図４に対応するものである。この実施形態は、第１実施形態において、接着剤３８の硬化層に代えてフィラー入り接着剤３８ａａの硬化層を形成したものであり、それ以外は第１実施形態の方法と同じである。
接着剤３８ａａに含まれているフィラーは、任意のものを使用できるが、例えばＳｉまたは金属の微粒（例えば球状）の周囲にＳｉＯ2などの電気的絶縁材の皮膜を形成したものが好ましい。
この第８実施形態においても、第１実施形態の場合と同じ効果が得られることは明らかである。接着剤３８ａａにフィラーが含まれているので、前記接着剤の熱膨張係数を適当に設定して、支持基板３１や回路層Ｌ１〜Ｌ３の反りを低減できる利点がある。
（第９実施形態）
図１９は、本発明の第９実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す概念図であり、図４に対応するものである。この実施形態は、図１８の第８実施形態において、フィラー入り接着剤３８ａａの硬化層に重ねてフィラー入り充填材３８ｂｂを形成したものであり、それ以外は第８実施形態と同じである。
接着剤３８ａａと充填材３８ｂｂに含まれているフィラーは、任意のものを使用できるが、例えばＳｉまたは金属の微粒（例えば球状）の周囲にＳｉＯ2などの電気的絶縁材の皮膜を形成したものが好ましい。
この第９実施形態においても、第１実施形態の場合と同じ効果が得られることは明らかである。また、接着剤３８ａａと充填材３８ｂｂの熱膨張係数を適当に設定して、支持基板３１や回路層Ｌ１〜Ｌ３の反りを低減できる利点がある。
（第１０実施形態）
図２０は、本発明の第１０実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す概念図であり、図４に対応するものである。この実施形態は、図１８の第８実施形態において、フィラー入り接着剤３８ａａの硬化層に重ねてフィラーなし充填材３８ｂを形成したものであり、それ以外は第８実施形態と同じである。
この第１０実施形態においても、第１実施形態の場合と同じ効果が得られることは明らかである。また、接着剤３８ａａの熱膨張係数を適当に設定して、支持基板３１や回路層Ｌ１〜Ｌ３の反りを低減できる利点がある。
（第１１実施形態）
図２１は、本発明の第１１実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す概念図であり、図４に対応するものである。この実施形態は、図１７の第７実施形態において、フィラーなし接着剤３８ａの硬化層に重ねてフィラー入り充填材３８ｂｂを形成したものであり、それ以外は第７実施形態の方法と同じである。
この第１１実施形態においても、第１実施形態の場合と同じ効果が得られることは明らかである。また、充填材３８ｂｂの熱膨張係数を適当に設定して、支持基板３１や回路層Ｌ１〜Ｌ３の反りを低減できる利点がある。
（第１２実施形態）
図２２〜図２３は、本発明の第１２実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す概念図である。この実施形態は、図４〜図６に示した第１実施形態において、第１半導体回路層Ｌ１と第２半導体回路層Ｌ２の間に、配線層７１と絶縁層７２を追加形成したものであり、それ以外は第１実施形態と同じである。
第１実施形態の場合と同様にして、第１半導体回路層Ｌ１を形成し、その後、第１半導体回路層Ｌ１に重ねて、導電性プラグ４０を埋設した絶縁層３９を形成した時、図２２（ａ）の状態になる。そこで次に、絶縁層３９の表面に公知の方法で配線層７１を形成する。この配線層７１は、主として隣接するチップ３７同士を相互接続するためのものである。このように、本発明では、隣接する半導体チップ（半導体回路）３７の間に適宜、配線層を設けることができる。その後、絶縁層７２を形成して配線層７１の全体を覆い、配線層７１を埋め込む。この時の状態は図２２（ｂ）のようになる。
その後の工程は、第１実施形態の場合と同様である。その結果、図２３（ｃ）のように、半導体装置３０Ａと３０Ｄが得られる。図２３（ｃ）より明らかなように、半導体装置３０Ｄは隣接する二つの積層チップ群を含んでおり、それら積層チップ群は互いに電気的に接続されている。
この第１２実施形態では、第１実施形態の場合と同じ効果が得られると共に、配線７１層によって隣接するチップ３７を電気的に相互接続できる（チップ間接続が可能となる）効果がある。
（第１３実施形態）
図２４〜図２５は、本発明の第１３実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す概念図であり、図５〜図６に対応するものである。この実施形態は、第２半導体回路層Ｌ２が、複数の半導体チップ４３ではなく単一の半導体ウェーハ４３Ａにより形成される点を除いて、それ以外は第１実施形態の方法と同じである。
このように、第１〜第３の半導体回路層Ｌ１〜Ｌ３としては、複数の半導体チップだけではなく半導体ウェーハも必要に応じて使用可能である。
この場合、図２５（ｃ）に示された半導体装置３０Ａ’、３０Ｂ’、３０Ｃ’では、それぞれ、半導体ウェーハ４３Ａの切断片と半導体チップ３７及び４９からなる積層構造の側壁を覆う接着剤４４の硬化層から、ウェーハ４３Ａの切断片の端が露出する。これは、半導体ウェーハ４３Ａの形状及び大きさが、支持基板３１の形状及び大きさと同一に設定されているからである。しかし、半導体ウェーハ４３Ａの大きさを、支持基板３１の大きさより小さく設定してもよいことは言うまでもない。
図２５（ｃ）の半導体装置３０Ａ’、３０Ｂ’、３０Ｃ’では、半導体ウェーハ４３Ａの内部の半導体回路群の構造を工夫することにより、接着剤４４の硬化層から露出したウェーハ４３Ａの切断片の端に外部の導電体が接触しても、当該半導体装置３０Ａ’、３０Ｂ’、３０Ｃ’の動作が影響を受けないようにしてある。したがって、ウェーハ４３Ａの切断片の露出によって支障は生じない。
この第１３実施形態では、第１実施形態の場合と同じ効果が得られることが明らかである。
（第１４実施形態）
図２６は、本発明の第１４実施形態に係る三次元積層構造を持つ半導体装置の製造方法を工程毎に示す概念図であり、図４に対応するものである。この実施形態は、第１実施形態の方法において、支持基板３１側の接合領域Ｒ１を省略したものに相当する。このように、チップ３７の接合は、チップ３７側の接合領域Ｒ２のみでも行うことができる。
なお、これとは逆に、チップ３７側の接合領域Ｒ２を省略し、支持基板３１側の接合領域Ｒ１のみを用いても、チップ３７の接合は可能である。
（接着剤充填方法の第２例）
上述した第１〜第１４実施形態では、いずれも、接着剤の充填を室温における「噴霧法」（または「塗布法」）（これを第１例とする）によって行っているが、本発明は「噴霧法」（または「塗布法」）に限定されず、他の方法も使用可能である。それを以下に示す。
図２７〜図２８は、上記第１〜第１４の実施形態に使用可能な接着剤充填方法の第２例を示す説明図である。
図２７において、１０１と１０２は剛性のある押し付け板であり、それら押し付け板１０１と１０２の間に上下から挟まれているのは、図７（ａ）に示した構造体である。この構造体を符号１００で示す。構造体１００は、押し付け板１０１と１０２によって上下から所定の外力で押圧されて保持されている。
構造体１００では、複数の半導体チップ３７がマイクロバンプ電極３５と３６を用いて支持基板３３１に固着されているので、押し付け板１０１と１０２は必須というわけではない。しかし、接着剤充填工程において衝撃によりマイクロバンプ電極３５と３６の接続部が離れてしまう危険性をなくすため、ここでは押し付け板１０１と１０２によって構造体１００を挟んでいる。したがって、そのような危険性がない、あるいは極めて低い場合には、押し付け板１０１と１０２を省略してもよい。
接着剤は、図２７において矢印で示すように、押し付け板１０１と１０２で挟まれた構造体１００の側面から水平方向に中心に向かって注入され、それによって構造体１００に存在する隙間全体に接着剤が充填される。注入・充填が完了すると、加熱、紫外線照射等によりその接着剤を硬化させる。接着剤の注入・充填は、構造体１００の側面全体から行ってもよいし、その一部から行ってもよい。接着剤の充填方法の具体例を図２８に示す。
この充填方法では、図２８（ａ）に示すように、内部を所望の真空雰囲気に設定可能なチャンバー１１１を使用する。チャンバー１１１の内部には、液状の接着剤１１３を収容する容器１１２と、その容器１１２内の接着剤１１３を加熱して粘度を下げるためのヒーター１１４が設けられている。ヒーター１１４は、チャンバー１１１の下位に設けられている。
この充填方法では、チャンバー１１１の内部を所定の真空状態に設定した後、押し付け板１０１と１０２で挟んだ構造体１００を支持棒１０３の下端に係止させてから、図２８（ｂ）に示すように、容器１１２中に貯留された液状の接着剤１１３の中に浸漬する。この時、ヒーター１１４を使用して容器１１２中の接着剤１１３を加熱することにより、接着剤１１３の粘度を低下させ、もって積層構造１００の周囲に存在する隙間に接着剤１１３が流動・注入しやすくする。チャンバー１１１の内部は真空状態になっているため、マイクロバンプ電極３５と３６の間の隙間に残存していた空気は確実にチャンバー１１１の外部に排出され、代わりに容器１１２中の接着剤１１３がその隙間に注入される。
その後、構造体１００を接着剤１１３中に浸漬したままで、チャンバー１１１内に大気を導入し、真空雰囲気を破る。すると、チャンバー１１１に生じる大気圧により、容器１１２の中の接着剤１１３は加圧され、その結果、接着剤１１３は構造体１００の周囲に存在する隙間や電極３５と３６の間の隙間にいっそう侵入しやすくなる。
こうして接着剤１１３の注入・充填が完了すると、容器１１２から構造体１００を引き上げ、チャンバー１１１から取り出す。そして、加熱、紫外線照射等により、注入された接着剤１１３を硬化させる。硬化後、余分な接着剤１１３を除去する。
なお、チャンバー１１１の内部を最初に真空雰囲気にし、その後で大気圧に戻すのではなく、真空を破った後にチャンバー１１１の内部に希ガスや窒素ガス等の不活性ガスを導入して加圧してもよい。こうすると、導入されたガスによって容器１１２中の接着剤１１３が加圧されるため、接着剤１１３の注入・充填がいっそう確実になるという利点がある。
（接着剤充填方法の第３例）
図２９は、上記第１〜第１４の実施形態に使用可能な接着剤の充填方法の第３例を示す。
この充填方法では、クランプ部材１２１を使用する。このクランプ部材１２１は、円形の押し付け板１０１と１０２で挟まれた略円柱形の構造体１００の周囲を取り囲むように形成されている。このクランプ部材１２１は、例えば左右二つの部分に分割されており、押し付け板１０１及び１０２と構造体１００をその左右両側から挟みこむことにより、図２９に示すように、構造体１００の周囲全体を囲む。このため、構造体１００の周囲には、クランプ部材１２１と押し付け板１０１及び１０２によって閉じた空間１２２が形成される。接着剤は、クランプ部材１２１に形成された注入孔１２１ａを介して、公知の方法により空間１２２に加圧注入される。接着剤の注入が完了すると、加熱、紫外線照射等により、注入された接着剤を硬化させる。その後、クランプ部材１２１を取り外す。
この第２例では、成形型に似た機能を持つクランプ部材１２１によって、構造体１００の周囲に閉じた空間１２２が形成され、その空間１２２に接着剤が加圧注入されるので、上述した第２例と同様に、接着剤は空間１２２の全体に確実に注入される。その後、構造体１００をクランプ部材１２１から取り出し、構造体１００の側面に生じた余分な接着剤を除去する。
第３例では、第２例で使用したチャンバー１１１や真空状態生成装置等が不要であり、簡単な構成で実現できるという利点がある。なお、クランプ部材１２１の接着剤と接触する面には、適当な離型剤を塗布しておくのが好ましい。クランプ部材１２１と硬化した接着剤との分離を容易にするためである。
（接着剤充填方法の第４例）
図３０は、上記第１〜第１４の実施形態に使用可能な接着剤の充填方法の第４例を示す。
この充填方法では、図７（ａ）に示した構造体１００を上下逆にした状態でチャンバーの中に入れた後、チャンバー内を所定の真空雰囲気としてから、公知のスプレー装置（図示せず）を用いて接着剤３８を上方から噴霧する。その結果、接着剤３８は構造体１００の上に自然落下して図３０（ａ）に示すような状態になる。構造体１００の周囲は真空状態になっているため、マイクロバンプ電極３５と３６の間の隙間に残存していた空気は確実に外部に排出され、代わりに接着剤３８がその隙間に注入される。
接着剤３８の噴霧が完了すると、図３０（ｂ）に示すように、真空雰囲気を破ってから加圧する。その結果、圧力差に起因して、構造体１００上にある接着剤３８は構造体１００中のあらゆる隙間に浸透する。その後、加熱、紫外線照射等により、噴霧された接着剤３８を硬化させればよい。その後の工程は第２例で述べたのと同様である。
（接着剤充填方法の第５例）
図３１〜図３３は、上記第１〜第１４の実施形態に使用可能な接着剤の充填方法の第５例を示す。
この充填方法では、図７（ａ）に示した構造体１００を上下逆にした状態（支持基板３１上で半導体チップ３７が上に向いた状態）で、公知のディスペンサを用いて液状の接着剤３８を、規則的に配置された複数のチップ３７間の隙間と両端に直線状に注入するものである。図３１は、紙面内で接着剤３８を水平方向に並んだチップ３７間の隙間と上下両端に注入した場合を示し、図３２は紙面内で垂直方向に並んだチップ３７間の隙間と左右両端に注入した場合を示し、図３３は、紙面内で水平方向及び垂直方向に並んだチップ３７間の隙間と上下左右の端に注入した場合を示す。
図３４（ａ）と（ｂ）は、図３１のように接着剤３８を水平方向に並んだチップ３７間の隙間と上下両端に注入した場合の水平方向と垂直方向の断面をそれぞれ示す。図３４（ｃ）は、注入された接着剤３８が、チップ３７間の隙間と、チップ３７と支持基板３１の間の隙間に充填された後の状態を示す。また、図３５（ａ）と（ｂ）は、図３３のように接着剤３８を水平方向及び垂直方向に並んだチップ３７間の隙間と上下左右の端に注入した場合の水平方向と垂直方向の断面をそれぞれ示す。図３５（ｃ）は、注入された接着剤３８が、チップ３７間の隙間と、チップ３７と支持基板３１の間の隙間に充填された後の状態を示す。
この第５例では、接着剤３８は、図３１〜図３３に示した態様のいずれかにしたがって、大気中または真空中でディスペンサを用いてチップ３７間の隙間に注入される。この時、液状の接着剤３８は、図３１〜図３５に明瞭に示すように、チップ３７間の隙間だけでなくチップ３７の裏面をも少し覆う程度に注入される。その後、支持基板３１の周囲の雰囲気を真空状態から大気圧に戻すか、大気圧より高い圧力に加圧することにより、接着剤３８は毛細管現象によって自然にチップ３７間の隙間に導入される。
第５例では、多数の半導体チップ３７を支持基板３１上に搭載する場合でも、接着剤３８の注入及び充填という作業を効率的に行えるという利点がある。
（支持基板の反りの防止方法の第１例）
次に、接着剤の硬化工程で生じ得る支持基板３１の反りの防止方法について説明する。
図３６は、上記第１〜第１４の実施形態に使用可能な支持基板３１の反りの防止方法の第１例を示す。
接着剤３８（例えばエポキシ樹脂）を用いて、支持基板３１に複数の半導体チップ３７を固着すると、接着剤３８の硬化の際の体積変化により、支持基板３１が反ってしまう傾向がある。図３６に示す方法によれば、簡単にこれを防止することができる。
上述した第１実施形態では、複数の半導体チップ３７を固着させた図３６（ａ）の状態（これは図４（ａ）の状態に等しい）から、接着剤３８を充填して図３６（ｂ）の状態（これは図４（ｂ）の状態に等しい）にした後、ＣＭＰ工程を行って図５（ａ）に示すような第１半導体回路層Ｌ１を形成している。この際に何も処置をしないと、接着剤３８の種類によっては、接着剤３８を硬化させた後に、その体積変化により、支持基板３１が反って中央が窪んだ凹状態になる恐れがある。そこで、接着剤３８を充填して図３６（ｂ）（図４（ｂ））の状態にした後に、支持基板３１の搭載面とは反対側の面に、接着剤３８と同じ（あるいはそれとは異なる）接着剤を用いて反り防止用接着剤８０を所定厚さで層状に塗布する。その後、充填された接着剤３８と反り防止用接着剤８０を同時に硬化させるのである。こうすることにより、簡単な方法で支持基板３１の反りを効果的に防止することができる。反り防止用接着剤８０は、接着剤３８の硬化が完了してから除去すればよい。
なお、支持基板３１の搭載面とは反対側の面に形成される反り防止用材料としては、反り防止ができるものであれば、接着剤以外のものも使用可能である。例えば、有機材料であればポリイミド樹脂、無機材料であればスパッタ法で生成されるＳｉＯxやＳｉＮxが好適に使用できる。
（支持基板の反りの防止方法の第２例）
図３７は、上記第１〜第１４の実施形態に使用可能な支持基板３１の反りの防止方法の第２例を示す。
図３６の第１例では、接着剤３８を充填して図３６（ｂ）の状態にした後に、支持基板３１の搭載面とは反対側の面に所定厚さで反り防止用接着剤８０を塗布しているが、この第２例では、接着剤３８を充填して図３６（ｂ）の状態にする前に、支持基板３１の搭載面とは反対側の面に所定厚さで接着剤８０を形成している（図３７（ｂ）参照）。その後、接着剤３８を充填するのである。
反り防止用接着剤８０は、このように、接着剤３８を充填する前に塗布してもよいし、接着剤３８を充填するのと同時に塗布してもよい。反り防止用接着剤８０は、接着剤３８の硬化が完了してから除去すればよい。
反り防止用接着剤８０は、このように、接着剤３８を充填する前に、あるいはそれと同時に塗布してもよい。反り防止用接着剤８０は、接着剤３８の硬化が完了してから除去すればよい。
（支持基板の反りの防止方法の第３例）
図３８は、上記第１〜第１４の実施形態に使用可能な支持基板３１の反りの防止方法の第３例を示す。
この第３例では、第１半導体回路層Ｌ１の形成時に、図３６または図３７に示す第１例または第２例の反り防止方法を用いて、支持基板３１の搭載面とは反対側の面に反り防止用接着剤８１を形成し、その後の第２半導体回路層Ｌ２の形成時に、反り防止用接着剤８１に重ねて同様の方法で反り防止用接着剤８２を形成している。
このように、第１〜第３の半導体回路層Ｌ１〜Ｌ３を形成する毎に反り防止用接着剤を塗布してもよい。これらの反り防止用接着剤は、すべての接着剤の硬化が完了してから除去すればよい。
（支持基板の反りの防止方法の第４例）
図４０は、上記第１〜第１４の実施形態に使用可能な支持基板３１の反りの防止方法の第４例を示す。
この第４例は、接着剤３８の硬化に起因して支持基板３１に生じうる反り量（図３９参照）を予測し、その予測した反り量と同じ量で逆向きの反りを、反り印加装置９０で前もって（予備的に）与えておく方法である。
すなわち、支持基板３１（電極３５を形成済み）に対して複数の半導体チップ３７（電極３６を形成済み）を固着し、接着剤３８を充填したが、その接着剤３８の硬化は行っていない状態の構造体を、図４０に示すように、反り印加装置９０の上下の押圧部材９１と９２の間に挟んで加圧する。この時、支持基板３１の湾曲を促進するために、加熱するのが好ましい。こうして、予測した反り量を前もって与えておくのである。こうすることにより、接着剤３８が硬化時に体積変化を起こしても、図４０（ｂ）に示すように平坦な状態が保たれる。
反り印加装置９０は、公知の加圧機を応用して容易に実現することができる。例えば、金属、プラスチック等の剛性部材により所望の湾曲面を有する上下の押圧部材９１、９２を形成し、適当な機械構造を用いて、両押圧部材９１、９２を図４０（ａ）に示す位置関係に移動可能に保持する。そして、作業者のハンドル操作あるいはモータの回転力を利用して、手動または自動で上方の押圧部材９１を下降させると共に、それと同期して下方の押圧部材９２を上昇させるようにする。そして、予備的な反りを与えるべき構造体に所定の圧力が所定時間作用させて、図４０（ａ）に示す状態に湾曲させる。
なお、構造体に作用する圧力を感知する圧力センサを設けておき、予備的な反りを与えるべき構造体に過大な圧力が作用しないようにするのが好ましい。
（半導体チップ取り付け方法の第１変形例）
次に、半導体チップ取り付け方法の変形例について説明する。
上述した第１〜第１４実施形態では、いずれも、半導体チップを高速チップ・ボンダを用いる等して一個づつ順に固着させるか、予め支持部材（図示せず）の上にすべての半導体チップを所定レイアウトで配置しておき、その後にその支持部材を用いて全半導体チップを一括して支持部材または隣接する半導体回路層に固着させている。しかし、本発明はこれらの方法に限定されず、他の方法も使用可能である。それを以下に示す。
図４１は、上記第１〜第１４の実施形態に使用可能な支持基板３１への半導体チップの取り付け方法の第１変形例を示す。
この方法では、まず、図４１（ａ）に示すように、公知の接着剤を用いて、任意の基板１０４の一面に、内部に多数の集積回路を形成した半導体ウェハー１０５を接着する。次に、その基板１０４とウェハー１０５を一緒にスクライブして、図４１（ｂ）に示すように、基板片１０４’と半導体ウェハー片１０５’とからなる複数の積層体１０６に分割する。その後、図４１（ｃ）に示すように、それらの積層体１０６を上下逆にしてから、支持基板３１の搭載面の所定位置（つまり、半導体チップ３７が固定される所定位置）にそれぞれ固着させる。この状態では、半導体ウェハー片１０５’が支持基板３１の搭載面に固着されている。最後に、半導体ウェハー１０５の接着に使用した接着剤を除去する、あるいは接着力を消滅させる等により、支持基板３１に固着された積層体１０６から基板片１０４’を除去し、半導体ウェハー片１０５’のみを残す。こうして、支持基板３１の搭載面の所定箇所に、半導体ウェハー片１０５’（すなわち半導体チップ３７）を固着させるのである。図４１（ｄ）の状態は、図４（ａ）の状態に実質的に等しい。
上記第１〜第１４の実施形態では、図４１に示すこのような方法を使用して半導体ウェハー片１０５’（半導体チップ３７）を支持基板３１に固着することもできる。この方法では、半導体ウェハー片１０５’（半導体チップ３７）の取り付けの際に、基板片１０４’を利用して当該半導体ウェハー片１０５’を把持することができるので、半導体ウェハー片１０５’の取り扱い（ハンドリング）が、上記第１〜第１４の実施形態で使用した方法よりも容易であるという利点がある。
（半導体チップ取り付け方法の第２変形例）
図４２は、上記第１〜第１４の実施形態に使用可能な支持基板３１への半導体チップの取り付け方法の第２変形例を示す。
図４２に示すように、まず、所定数の半導体チップ３７をキャリア基板１３２の所定位置に配置する。同様にして、所定数の半導体チップ３７を他のキャリア基板１３３の所定位置に配置する。その後、こうして得たキャリア基板１３２と１３３を、より大きな他のキャリア基板１３１の所定位置にそれぞれ配置する。最後に、キャリア基板１３２と１３３を搭載したキャリア基板１３１を用いて、その上に配置された多数のチップ３７を一括して支持基板３１の搭載面に固着させる。
上記第１〜第１４の実施形態では、図４２に示すこのような方法を使用して、多数の半導体チップ３７を支持基板３１に一括して固着することもできる。この方法では、多数の半導体チップ３７の支持基板３１への取り付けを、一回の位置合わせ作業と一回の固着作業によって実行することができるので、半導体チップ３７の取り付け作業を効率的に行えるという利点がある。
（その他の変形例）
上述した第１〜第１４実施形態及びそれらの変形例は本発明を具体化した例を示すものであり、したがって本発明はこれらの実施形態や変形例に限定されるものではなく、本発明の趣旨を外れることなく種々の変形が可能であることは言うまでもない。
例えば、上述した実施形態では、各半導体チップ層中にはＫＧＤである半導体チップを使用するように説明しているが、各半導体チップ層中の半導体チップがすべてＫＧＤである必要はない。他の部分の構成のために製造工程では省略することはできないが、回路機能としては不要な部分については、いわゆるダミーチップ（内部には回路が形成されていないが、外形はＫＧＤと同じ半導体チップ）を使用してもよいことは言うまでもない。
また、上述した実施形態では、支持基板上に積層した半導体回路層（半導体チップ層あるいは半導体ウェーハ）からなる積層構造をダイシングによって分割して半導体装置としているが、本発明はこれに限定されない。ダイシングをしないで当該積層構造を単一の半導体装置として使用することも可能である。この場合、当該半導体装置はウェーハレベルの半導体装置となる。
種々の機能を持つ半導体回路群を単一の支持基板上に適宜組み合わせて搭載・集積して三次元積層構造を構成することにより、システムＬＳＩと同様の機能を持つ半導体装置を実現できるため、機能や大きさの異なる半導体回路を必要に応じて組み合わせて、システムＬＳＩと同様にシステム化された半導体装置に適用可能である。

Claims (31)

  1. 支持基板と、
    底部から頂部まで所定の積層方向に順に積み重ねられ且つ電気的絶縁性の接着剤を用いて一体化された第１〜第ｎ（ｎは２以上の整数）の回路層を含む積層構造とを備え、
    前記積層構造は、その底部に位置する前記第１回路層において前記支持基板上に固定されることで、前記支持基板によって支持され、
    前記積層構造の頂部に位置する前記第ｎ回路層は、前記第１〜第ｎの回路層のうちの少なくとも一つに電気的に接続された外部回路接続用の複数の電極を有し、
    前記第１〜第ｎの回路層の各々は、少なくとも一つの半導体回路を含んでいると共に、前記半導体回路はその厚さ方向に貫通する埋込配線を有し、
    前記第１〜第ｎの回路層の各々とそれに隣接する他の前記回路層との間の隙間には、少なくとも一方の前記回路層から突出形成された複数の導電性接触子が配置されていると共に、前記接着剤が充填されていて、前記第１〜第ｎの回路層の各々とそれに隣接する他の前記回路層は、前記導電性接触子によって機械的及び電気的に相互接続されていると共に、前記接着剤によって機械的に相互接続されており、
    前記第１〜第ｎの回路層の間の電気的接続は、前記埋込配線と前記導電性接触子とを用いて実現されており、
    前記第１〜第ｎの回路層の少なくとも一つは、その中に含まれる前記半導体回路の持つ前記積層方向に直交する平面内における物理寸法が、当該平面内における当該回路層の物理寸法よりも小さく、当該半導体回路の側面が前記接着剤によって覆われており、
    前記第１〜第ｎの回路層の少なくとも一つは、当該回路層の一面とそれに隣接する他の前記回路層または前記支持基板の対向面との間に延在し、且つ、当該回路層の一面とそれに隣接する他の前記回路層または前記支持基板の対向面との距離を所望値に規定する剛性部材を有していることを特徴とする、三次元積層構造を持つ半導体装置。
  2. 前記剛性部材が、当該回路層とそれに隣接する他の前記回路層または前記支持基板とを接続する際に、当該回路層とそれに隣接する他の前記回路層または前記支持基板との距離を前記所望値に設定するストッパとして機能する請求項１に記載の半導体装置。
  3. 前記導電性接触子が、互いに隣接する二つの前記回路層の各々から突出形成されており、それら導電性接触子が相互接続されることで、互いに隣接する二つの前記回路層が機械的及び電気的に相互接続されている請求項１または２に記載の半導体装置。
  4. 前記導電性接触子が、互いに隣接する二つの前記回路層のいずれか一方から突出形成されており、それら導電性接触子が他方の前記回路層に接続されることで、互いに隣接する二つの前記回路層が機械的及び電気的に相互接続されている請求項１または２に記載の半導体装置。
  5. 前記積層構造の側壁の全面が前記接着剤で覆われている請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記第１〜第ｎの回路層の少なくとも一つに含まれる前記半導体回路が、前記積層構造の側壁を覆う前記接着剤から露出している請求項１〜４のいずれか１項に記載の半導体装置。
  7. 前記第１〜第ｎの回路層の少なくとも一つが、前記積層方向に直交する面内で所定位置に配置された複数の半導体回路を含んでいる請求項１〜６のいずれか１項に記載の半導体装置。
  8. 当該回路層内の複数の前記半導体回路が、配線層を介して電気的に相互接続されている請求項７に記載の半導体装置。
  9. 前記配線層が、当該回路層とそれに隣接する他の回路層との間に配置されている請求項８に記載の半導体装置。
  10. 前記第１〜第ｎの回路層の少なくとも一つに含まれる前記半導体回路が、少なくとも一つのダミーの半導体回路を含んでいる請求項１〜９のいずれか１項に記載の半導体装置。
  11. 前記支持基板が内部回路または配線を有しており、その内部回路または配線が前記第１〜第ｎの回路層の少なくとも一つと電気的に接続されている請求項１〜１０のいずれか１項に記載の半導体装置。
  12. 前記接着剤がフィラーを含んでいる請求項１〜１１のいずれか１項に記載の半導体装置。
  13. 前記第１〜第ｎの回路層の少なくとも一つに含まれる前記半導体回路が、冗長構成を有している請求項１〜１２のいずれか１項に記載の半導体装置。
  14. 支持基板と、
    底部から頂部まで所定の積層方向に順に積み重ねられ且つ電気的絶縁性の接着剤を用いて一体化された第１〜第ｎ（ｎは２以上の整数）の回路層を含む積層構造とを備え、
    前記積層構造は、その底部に位置する前記第１回路層において前記支持基板上に固定され、
    前記積層構造の頂部に位置する前記第ｎ回路層は、前記第１〜第ｎの回路層のうちの少なくとも一つに電気的に接続された外部回路接続用の複数の電極を有し、
    前記第１〜第ｎの回路層の各々は、少なくとも一つの半導体回路を含んでいると共に、前記半導体回路はその厚さ方向に貫通する埋込配線を有し、
    前記第１〜第ｎの回路層の各々とそれに隣接する他の前記回路層との間の隙間には、少なくとも一方の前記回路層から突出形成された複数の導電性接触子が配置されていると共に、前記接着剤が充填されていて、前記第１〜第ｎの回路層の各々とそれに隣接する他の前記回路層は、前記導電性接触子によって機械的及び電気的に相互接続されていると共に、前記接着剤によって機械的に相互接続されており、
    前記第１〜第ｎの回路層の間の電気的接続は、前記埋込配線と前記導電性接触子とを用いて実現されており、
    前記第１〜第ｎの回路層の少なくとも一つは、その中に含まれる前記半導体回路の持つ前記積層方向に直交する平面内における物理寸法が、当該平面内における当該回路層の物理寸法よりも小さく、当該半導体回路の側面が前記接着剤によって覆われている、三次元積層構造を持つ半導体装置の製造方法であって、
    前記支持基板または前記第（ｎ−２）回路層の一面の所定箇所に、その厚さ方向に貫通しない第１埋込配線を有する少なくとも一つの第１半導体回路を、複数の第１導電性接触子を介して機械的及び電気的に接続する工程と、
    機械的及び電気的に接続された前記第１半導体回路と前記支持基板または前記第（ｎ−２）回路層の間に生じる隙間に、電気的絶縁性の第１接着剤を充填して硬化させる工程と、
    前記第１接着剤の充填・硬化が行われた前記第１半導体回路の前記支持基板とは反対側の面を研磨することによって、前記第１半導体回路を所望厚さに調整すると共に、前記第１埋込配線を前記第１半導体回路の厚さ方向に貫通させ、もって前記支持基板または前記第（ｎ−２）回路層上に前記第（ｎ−１）回路層を形成する工程と、
    前記第（ｎ−１）回路層の表面の所定箇所に、その厚さ方向に貫通しない第２埋込配線を有する少なくとも一つの第２半導体回路を、複数の第２導電性接触子を介して機械的及び電気的に接続する工程と、
    機械的及び電気的に接続された前記第２半導体回路と前記第（ｎ−１）回路層の間に生じる隙間に、電気的絶縁性の第２接着剤を充填して硬化させる工程と、
    前記第２接着剤の充填・硬化が行われた前記第２半導体回路の前記支持基板とは反対側の面を研磨することによって、前記第２半導体回路を所望厚さに調整すると共に、前記第２埋込配線を前記第２半導体回路の厚さ方向に貫通させ、もって前記第（ｎ−１）回路層上に前記第ｎ回路層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
  15. 前記第（ｎ−１）回路層上に前記第ｎ回路層を形成する工程の後に、前記第ｎ回路層上の所定箇所に外部回路接続用の複数の前記電極を形成する工程をさらに含む請求項１４に記載の半導体装置の製造方法。
  16. 前記第１導電性接触子が、前記支持基板または前記第（ｎ−２）回路層と、前記第１半導体回路とからそれぞれ突出形成されており、それら導電性接触子が相互接続されることで、前記支持基板または前記第（ｎ−２）回路層と前記第（ｎ−１）回路層とが機械的及び電気的に相互接続され、
    前記第２導電性接触子が、前記第（ｎ−１）回路層と、前記第２半導体回路とからそれぞれ突出形成されており、それら導電性接触子が相互接続されることで、前記第（ｎ−１）回路層と前記第ｎ回路層とが機械的及び電気的に相互接続される請求項１４または１５に記載の半導体装置の製造方法。
  17. 前記支持基板または前記第（ｎ−２）回路層及び前記第１半導体回路の少なくとも一方が、その対向面に向かって突出する剛性部材を有しており、その剛性部材は、前記第１半導体回路の前記積層方向の位置決めを行うためのストッパとして使用され、
    前記第（ｎ−１）回路層と前記第２半導体回路との少なくとも一方が、その対向面に向かって突出する剛性部材を有しており、その剛性部材は、前記第２半導体回路の前記積層方向の位置決めを行うためのストッパとして使用される請求項１４〜１６のいずれか１項に記載の半導体装置の製造方法。
  18. 前記第１回路層が複数の前記第１半導体回路を含み、前記第２回路層が複数の前記第２半導体回路を含む請求項１４〜１７のいずれか１項に記載の半導体装置の製造方法。
  19. 前記第１回路層の前記積層方向に直交する平面内における物理寸法が、少なくとも一つの前記第１半導体回路の同平面内における物理寸法よりも大きく、前記第１半導体回路の側面は前記第１接着剤によって覆われ、前記第２回路層の前記積層方向に直交する平面内における物理寸法が、少なくとも一つの前記第２半導体回路の同平面内における物理寸法よりも大きく、前記第２半導体回路の側面は前記第２接着剤によって覆われる請求項１４〜１８のいずれか１項に記載の半導体装置の製造方法。
  20. 前記第１接着剤または前記第２接着剤の前記隙間への充填が、前記第１接着剤または前記第２接着剤を噴霧することによって行われる請求項１４〜１９のいずれか１項に記載の半導体装置の製造方法。
  21. 前記第１接着剤または前記第２接着剤の前記隙間への充填が、前記第１半導体回路を前記支持基板または前記第（ｎ−２）回路層に固定した状態で、あるいは前記第２半導体回路と前記第１半導体回路とを固定した状態で、液状とした接着剤の中に浸漬することによって行われる請求項１４〜１９のいずれか１項に記載の半導体装置の製造方法。
  22. 前記第１接着剤または前記第２接着剤の前記隙間への充填が、前記支持基板または前記第（ｎ−２）回路層及び前記第１半導体回路を一対の加圧部材によって挟んだ状態で、あるいは前記第１半導体回路及び前記第２半導体回路を一対の加圧部材によって挟んだ状態で、液状の前記接着剤中に浸漬することによって行われる請求項１４〜１９のいずれか１項に記載の半導体装置の製造方法。
  23. 前記第１接着剤または前記第２接着剤の前記隙間への充填が、前記支持基板または前記第（ｎ−２）回路層及び前記第１半導体回路を、あるいは前記第１半導体回路及び前記第２半導体回路を、閉じた空間を有する部材の中に配置した状態で、液状の前記接着剤中を前記空間内に加圧注入することによって行われる請求項１４〜１９のいずれか１項に記載の半導体装置の製造方法。
  24. 前記第１接着剤または前記第２接着剤の前記隙間への充填が、複数の前記第１半導体回路または複数の前記第２半導体回路を、前記支持基板または前記第（ｎ−２）回路層上、または前記第１回路層上に規則的に配置した後、それらの第１半導体回路または第２半導体回路の間の隙間と周辺に、前記第１接着剤及び前記第２接着剤の少なくとも一方をディスペンサを使用して塗布することによって行われる請求項１４〜１９のいずれか１項に記載の半導体装置の製造方法。
  25. 前記隙間に充填された前記第１接着剤を硬化させる際に、前記隙間に前記第１接着剤を充填する前に、前記支持基板または前記第（ｎ−２）回路層の前記第１回路層とは反対側の面に、前記支持基板の反りを防止する層が配置される請求項１４〜２４のいずれか１項に記載の半導体装置の製造方法。
  26. 前記隙間に前記第１接着剤を充填して硬化させる際に、前記隙間に前記第１接着剤を充填した後に、前記支持基板または前記第（ｎ−２）回路層の前記第１回路層とは反対側の面に、前記支持基板の反りを防止する反り防止層が配置される請求項１４〜２４のいずれか１項に記載の半導体装置の製造方法。
  27. 前記隙間に前記第１接着剤を充填する際またはそれを硬化させる際に、前記支持基板または前記第（ｎ−２）回路層の前記第１回路層とは反対側の面に、前記支持基板の反りを防止する第１反り防止層が配置され、前記隙間に前記第２接着剤を充填する際またはそれを硬化させる際に、前記第１反り防止層の上に、前記支持基板の反りを防止する第２反り防止層が配置される請求項１４〜２４のいずれか１項に記載の半導体装置の製造方法。
  28. 前記支持基板または前記第（ｎ−２）回路層上に前記第（ｎ−１）回路層を形成する工程の後に、前記第１接着剤の硬化によって生じる前記支持基板の反りの向きとは反対側に、前記支持基板を湾曲させる工程を含んでいる請求項１４〜２４のいずれか１項に記載の半導体装置の製造方法。
  29. 前記第１接着剤及び前記第２接着剤の少なくとも一方がフィラーを含む請求項１４〜２８いずれか１項に記載の半導体装置の製造方法。
  30. 前記支持基板と前記積層構造を前記積層方向に平行な切断面によってダイシングし、複数の半導体装置を形成する工程をさらに含んでいる請求項１４〜２９のいずれか１項に記載の半導体装置の製造方法。
  31. 前記第１〜第ｎの回路層の少なくとも一つに含まれる前記半導体回路として、冗長構成を有するものを使用する請求項１４〜３０のいずれか１項に記載の半導体装置の製造方法。
JP2006514146A 2004-06-04 2005-06-03 三次元積層構造を持つ半導体装置及びその製造方法 Active JP5052130B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006514146A JP5052130B2 (ja) 2004-06-04 2005-06-03 三次元積層構造を持つ半導体装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004166821 2004-06-04
JP2004166821 2004-06-04
PCT/JP2005/010270 WO2005119776A1 (ja) 2004-06-04 2005-06-03 三次元積層構造を持つ半導体装置及びその製造方法
JP2006514146A JP5052130B2 (ja) 2004-06-04 2005-06-03 三次元積層構造を持つ半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2005119776A1 JPWO2005119776A1 (ja) 2008-04-03
JP5052130B2 true JP5052130B2 (ja) 2012-10-17

Family

ID=35463132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006514146A Active JP5052130B2 (ja) 2004-06-04 2005-06-03 三次元積層構造を持つ半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US20090115042A1 (ja)
EP (1) EP1775768A1 (ja)
JP (1) JP5052130B2 (ja)
TW (1) TWI426542B (ja)
WO (1) WO2005119776A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI769109B (zh) * 2021-11-05 2022-06-21 友達光電股份有限公司 封裝結構及其製造方法

Families Citing this family (243)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4563748B2 (ja) * 2004-08-02 2010-10-13 本田技研工業株式会社 接着剤注入装置および接着剤注入方法
US7785932B2 (en) * 2005-02-01 2010-08-31 Nagraid S.A. Placement method of an electronic module on a substrate and device produced by said method
US8119458B2 (en) * 2005-02-01 2012-02-21 Nagraid S.A. Placement method of an electronic module on a substrate
JP2007317822A (ja) 2006-05-25 2007-12-06 Sony Corp 基板処理方法及び半導体装置の製造方法
US7985621B2 (en) * 2006-08-31 2011-07-26 Ati Technologies Ulc Method and apparatus for making semiconductor packages
US7875528B2 (en) * 2007-02-07 2011-01-25 International Business Machines Corporation Method, system, program product for bonding two circuitry-including substrates and related stage
JP5143451B2 (ja) * 2007-03-15 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US8367471B2 (en) * 2007-06-15 2013-02-05 Micron Technology, Inc. Semiconductor assemblies, stacked semiconductor devices, and methods of manufacturing semiconductor assemblies and stacked semiconductor devices
US8679861B2 (en) 2007-11-29 2014-03-25 International Business Machines Corporation Semiconductor chip repair by stacking of a base semiconductor chip and a repair semiconductor chip
JP5051243B2 (ja) 2008-02-15 2012-10-17 富士通株式会社 半導体装置の製造方法
US8597960B2 (en) 2008-03-04 2013-12-03 International Business Machines Corporation Semiconductor chip stacking for redundancy and yield improvement
FR2932004B1 (fr) 2008-06-03 2011-08-05 Commissariat Energie Atomique Dispositif electronique empile et procede de realisation d'un tel dispositif electronique
US7846772B2 (en) 2008-06-23 2010-12-07 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US7868442B2 (en) * 2008-06-30 2011-01-11 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US7767494B2 (en) * 2008-06-30 2010-08-03 Headway Technologies, Inc. Method of manufacturing layered chip package
DE102008041250A1 (de) * 2008-08-13 2010-02-25 Ers Electronic Gmbh Verfahren und Vorrichtung zum thermischen Bearbeiten von Kunststoffscheiben, insbesondere Moldwafern
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8362482B2 (en) * 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US20110199116A1 (en) * 2010-02-16 2011-08-18 NuPGA Corporation Method for fabrication of a semiconductor device and structure
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8294280B2 (en) * 2009-05-07 2012-10-23 Qualcomm Incorporated Panelized backside processing for thin semiconductors
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8169058B2 (en) * 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
US8242543B2 (en) * 2009-08-26 2012-08-14 Qualcomm Incorporated Semiconductor wafer-to-wafer bonding for dissimilar semiconductor dies and/or wafers
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US8148728B2 (en) 2009-10-12 2012-04-03 Monolithic 3D, Inc. Method for fabrication of a semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US8630326B2 (en) 2009-10-13 2014-01-14 Skorpios Technologies, Inc. Method and system of heterogeneous substrate bonding for photonic integration
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8563405B2 (en) * 2010-05-06 2013-10-22 Ineffable Cellular Limited Liability Company Method for manufacturing semiconductor device
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US9922967B2 (en) 2010-12-08 2018-03-20 Skorpios Technologies, Inc. Multilevel template assisted wafer bonding
US8222084B2 (en) * 2010-12-08 2012-07-17 Skorpios Technologies, Inc. Method and system for template assisted wafer bonding
US8384215B2 (en) * 2010-12-30 2013-02-26 Industrial Technology Research Institute Wafer level molding structure
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
JP6100489B2 (ja) * 2012-08-31 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
KR102070091B1 (ko) * 2013-02-20 2020-01-29 삼성전자주식회사 기판 연마 방법 및 이를 이용한 반도체 발광소자 제조방법
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
KR101538543B1 (ko) * 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
DE102013216709B4 (de) * 2013-08-22 2021-03-25 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
US9093337B2 (en) * 2013-09-27 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for controlling warpage in packaging
US9667900B2 (en) * 2013-12-09 2017-05-30 Optiz, Inc. Three dimensional system-on-chip image sensor package
US9911715B2 (en) * 2013-12-20 2018-03-06 Cyntec Co., Ltd. Three-dimensional package structure and the method to fabricate thereof
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10679965B2 (en) * 2015-02-04 2020-06-09 Zowie Technology Corporation Semiconductor package structure with preferred heat dissipating efficacy without formation of short circuit
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
DE102015109764A1 (de) * 2015-06-18 2016-12-22 Infineon Technologies Ag Eine Laminarstruktur, ein Halbleiterbauelementund Verfahren zum Bilden von Halbleiterbauelementen
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11078075B2 (en) 2015-12-31 2021-08-03 Taiwan Semiconductor Manufacturing Company Ltd. Packaging method and associated packaging structure
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US10889084B2 (en) * 2016-10-12 2021-01-12 Microsoft Technology Licensing, Llc Systems and apparatus having joined portions and methods of manufacture
JP2018170333A (ja) 2017-03-29 2018-11-01 株式会社東芝 半導体装置及びその製造方法
US10584027B2 (en) * 2017-12-01 2020-03-10 Elbit Systems Of America, Llc Method for forming hermetic seals in MEMS devices
US11101260B2 (en) 2018-02-01 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a dummy die of an integrated circuit having an embedded annular structure
TWI759441B (zh) * 2018-03-07 2022-04-01 優顯科技股份有限公司 光電半導體裝置的製造方法
JP7255970B2 (ja) * 2018-03-08 2023-04-11 デクセリアルズ株式会社 積層半導体チップの製造方法及び中間基板
WO2020170214A1 (en) * 2019-02-21 2020-08-27 Vuereal Inc. Optoelectronic solid state array
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11410968B2 (en) * 2019-10-18 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
DE102019219238A1 (de) * 2019-12-10 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mehrlagiges 3D-Folienpackage
JP7102481B2 (ja) * 2020-10-09 2022-07-19 Ｎｉｓｓｈａ株式会社 射出成形品及びその製造方法
CN115116975A (zh) * 2021-03-19 2022-09-27 苏州达晶半导体有限公司 功率半导体器件封装结构

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278893A (ja) * 1989-04-20 1990-11-15 Oki Electric Ind Co Ltd ベアチップの実装構造
JPH03276750A (ja) * 1990-03-27 1991-12-06 Nec Corp ハイブリッド素子及びその製造方法
JPH04326757A (ja) * 1991-04-26 1992-11-16 Hitachi Ltd 情報処理装置及びそれを用いた並列計算機システム
JPH10189653A (ja) * 1996-12-26 1998-07-21 Toshiba Corp 半導体素子およびこの半導体素子を有する回路モジュール
JP2001057404A (ja) * 1999-06-07 2001-02-27 Rohm Co Ltd 半導体装置およびその製造方法
JP2001250913A (ja) * 1999-12-28 2001-09-14 Mitsumasa Koyanagi ３次元半導体集積回路装置及びその製造方法
JP2001274196A (ja) * 2000-03-28 2001-10-05 Rohm Co Ltd 半導体装置
JP2001326326A (ja) * 2000-05-16 2001-11-22 Seiko Epson Corp 半導体装置及びその製造方法
JP2002118198A (ja) * 2000-10-10 2002-04-19 Toshiba Corp 半導体装置
JP2003124251A (ja) * 2001-10-10 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置と実装構造及びその製造方法
JP2004158537A (ja) * 2002-11-05 2004-06-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
DE4314913C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kontaktstrukturierung für vertikale Kontaktierung mit weiteren Halbleiterbauelementen
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US6265776B1 (en) * 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
US6246615B1 (en) * 1998-12-23 2001-06-12 Micron Technology, Inc. Redundancy mapping in a multichip semiconductor package
US6117704A (en) * 1999-03-31 2000-09-12 Irvine Sensors Corporation Stackable layers containing encapsulated chips
JP4042254B2 (ja) * 1999-05-21 2008-02-06 日産自動車株式会社 塗膜付き樹脂部品の再生処理装置
US6331227B1 (en) * 1999-12-14 2001-12-18 Epion Corporation Enhanced etching/smoothing of dielectric surfaces
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6621155B1 (en) * 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
TW455964B (en) * 2000-07-18 2001-09-21 Siliconware Precision Industries Co Ltd Multi-chip module package structure with stacked chips
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US6677235B1 (en) * 2001-12-03 2004-01-13 National Semiconductor Corporation Silicon die with metal feed through structure
US6599778B2 (en) * 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
US6642081B1 (en) * 2002-04-11 2003-11-04 Robert Patti Interlocking conductor method for bonding wafers to produce stacked integrated circuits
US6809416B1 (en) * 2002-05-28 2004-10-26 Intersil Corporation Package for integrated circuit with thermal vias and method thereof
JP3835352B2 (ja) * 2002-06-03 2006-10-18 株式会社デンソー バンプの形成方法及びバンプを有する基板と他の基板との接合方法
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
JP4035034B2 (ja) * 2002-11-29 2008-01-16 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4248928B2 (ja) * 2003-05-13 2009-04-02 ローム株式会社 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置
JP4439976B2 (ja) * 2004-03-31 2010-03-24 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US7273806B2 (en) * 2004-12-09 2007-09-25 International Business Machines Corporation Forming of high aspect ratio conductive structure using injection molded solder
JP4793927B2 (ja) * 2005-11-24 2011-10-12 東京エレクトロン株式会社 基板処理方法及びその装置
KR100920039B1 (ko) * 2007-06-21 2009-10-07 주식회사 하이닉스반도체 적층형 반도체 패키지 및 이의 제조 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278893A (ja) * 1989-04-20 1990-11-15 Oki Electric Ind Co Ltd ベアチップの実装構造
JPH03276750A (ja) * 1990-03-27 1991-12-06 Nec Corp ハイブリッド素子及びその製造方法
JPH04326757A (ja) * 1991-04-26 1992-11-16 Hitachi Ltd 情報処理装置及びそれを用いた並列計算機システム
JPH10189653A (ja) * 1996-12-26 1998-07-21 Toshiba Corp 半導体素子およびこの半導体素子を有する回路モジュール
JP2001057404A (ja) * 1999-06-07 2001-02-27 Rohm Co Ltd 半導体装置およびその製造方法
JP2001250913A (ja) * 1999-12-28 2001-09-14 Mitsumasa Koyanagi ３次元半導体集積回路装置及びその製造方法
JP2001274196A (ja) * 2000-03-28 2001-10-05 Rohm Co Ltd 半導体装置
JP2001326326A (ja) * 2000-05-16 2001-11-22 Seiko Epson Corp 半導体装置及びその製造方法
JP2002118198A (ja) * 2000-10-10 2002-04-19 Toshiba Corp 半導体装置
JP2003124251A (ja) * 2001-10-10 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置と実装構造及びその製造方法
JP2004158537A (ja) * 2002-11-05 2004-06-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI769109B (zh) * 2021-11-05 2022-06-21 友達光電股份有限公司 封裝結構及其製造方法

Also Published As

Publication number Publication date
WO2005119776A1 (ja) 2005-12-15
US20090115042A1 (en) 2009-05-07
TW200610003A (en) 2006-03-16
JPWO2005119776A1 (ja) 2008-04-03
EP1775768A1 (en) 2007-04-18
TWI426542B (zh) 2014-02-11

Similar Documents

Publication Publication Date Title
JP5052130B2 (ja) 三次元積層構造を持つ半導体装置及びその製造方法
US7691672B2 (en) Substrate treating method and method of manufacturing semiconductor apparatus
CN110504247B (zh) 集成电路封装件及其形成方法
US20240153842A1 (en) Integrated Fan-Out Packages with Embedded Heat Dissipation Structure
CN107871718B (zh) 半导体封装件及其形成方法
CN108010886B (zh) 半导体封装件和制造半导体封装件的方法
CN109216219B (zh) 具有双侧金属布线的半导体封装件
TWI408795B (zh) Semiconductor device and manufacturing method thereof
KR101721746B1 (ko) 반도체 장치 및 그 제조 방법
EP3093877B1 (en) Semiconductor package
JP5007127B2 (ja) 自己組織化機能を用いた集積回路装置の製造方法及び製造装置
KR101157726B1 (ko) 극박 적층 칩 패키징
CN115224013A (zh) 芯片封装结构
US20130134573A1 (en) Semiconductor device and methods of manufacturing semiconductor devices
CN105374693A (zh) 半导体封装件及其形成方法
CN105390455A (zh) 用于晶圆级封装件的互连结构及其形成方法
JP2006019433A (ja) 半導体装置およびその製造方法
US20090065927A1 (en) Semiconductor Device and Methods of Manufacturing Semiconductor Devices
TW202018899A (zh) 封裝體及其形成方法
KR102480685B1 (ko) 반도체 디바이스 및 제조 방법
TWI550737B (zh) 晶片封裝體及其製造方法
WO2016044389A1 (en) Use of underfill tape in microelectronic components, and microelectronic components with cavities coupled to through-substrate vias
TW202107643A (zh) 封裝結構、疊層封裝結構及其製作方法
TWI574333B (zh) 電子封裝件及其製法
TWI756907B (zh) 封裝結構及其製作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120713

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120724

R150 Certificate of patent or registration of utility model

Ref document number: 5052130

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250