JP2001326326A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001326326A
JP2001326326A JP2000143610A JP2000143610A JP2001326326A JP 2001326326 A JP2001326326 A JP 2001326326A JP 2000143610 A JP2000143610 A JP 2000143610A JP 2000143610 A JP2000143610 A JP 2000143610A JP 2001326326 A JP2001326326 A JP 2001326326A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
wiring
main surface
forming
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000143610A
Other languages
English (en)
Other versions
JP4123682B2 (ja
Inventor
Hiroyoshi Ohira
廣吉 大平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000143610A priority Critical patent/JP4123682B2/ja
Publication of JP2001326326A publication Critical patent/JP2001326326A/ja
Application granted granted Critical
Publication of JP4123682B2 publication Critical patent/JP4123682B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】３次元集積回路への組立てに必要な、低抵抗で
高信頼性の埋め込み配線構造を有する半導体装置及びそ
の製造方法を提供する。 【解決手段】半導体基板１０１，１０２，１０３は、そ
れぞれ主表面の素子領域１１に集積回路（ＭＯＳＦＥＴ
等）を有し、チップとして切り分けられている。素子領
域１１に関係するダマシン技術による埋め込み銅配線１
２と共に、埋め込み素子分離領域１３１，１３２内にお
いて少なくともその主表面側から裏面側に亘って銅配線
１２１，１２２が貫通するように埋め込まれている部分
がある。基板主表面側、裏面側において銅配線１２，１
２１，１２２の接続箇所にバンプ電極１５が設けられて
いる。下層と上層の各半導体基板は、それぞれ主表面側
と裏面側ののバンプ電極１５どうしを熱圧着接続して１
チップ製品化する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ウェハレベルの３
次元集積回路技術に係り、特に、ダマシン技術を用いた
配線構造を伴う半導体装置に関する。
【０００２】
【従来の技術】素子の微細化が進む中、ＬＳＩ製品にお
ける動作速度の向上が著しく、その要求も実際厳しくな
ってきている。配線関係による信号遅延やクロストーク
を考慮すると、配線の長さは動作高速化を妨げる大きな
問題となる。
【０００３】すなわち、配線が少なからず絡むパッケー
ジや配線基板では避けることのできない深刻な問題とな
る。このような状況から、一方ではシステムＬＳＩの技
術開発が進んでいる。システムＬＳＩは、周辺回路のＬ
ＳＩを取り込みながら１チップ化への技術を着実に進歩
させている。
【０００４】しかし、システムＬＳＩの開発において
は、長い開発期間と、異種プロセス混合によるチップコ
スト上昇を招くことになる。これにより、昨今技術開発
の進歩が著しいメディア機器などが要望する短納期、低
コストを満足できないのが現状である。
【０００５】
【発明が解決しようとする課題】上述の理由により、３
次元実装を主体とするシステム機能実装の要求が高ま
り、システムＬＳＩと実装技術の統合が重要になってき
た。メディア機器産業では、周波数（高速化）と納期
（短納期）で成長の度合いが決められる。このため、内
蔵されるＬＳＩも、実装やパッケージ技術によって可能
な限り接続長、配線長を短縮しなければならない。この
ような理由から、３次元実装モジュールは様々な工夫が
なされ実用化の段階に入ってきている。
【０００６】例えば、３次元実装モジュールは、従来、
次のような構成が実用化、あるいは実用化段階にある。
例えば、ＴＣＰ（Tape Carrier Package）を積層し、チ
ップ積層間の接続はＴＣＰのアウターリードで達成す
る。または、ＴＣＰの積層間に配線用の枠体を配備し
て、チップ積層間の接続を達成する。その他、チップレ
ベルで積層し、チップ積層間を側面の導電材を介して接
続したもの等、様々な技術がある。
【０００７】また、ウェハレベルの３次元集積回路技術
も開発されている。集積回路ウェハにウェハ表面側から
裏面に抜けるポリシリコンの埋め込み配線（ビア電極）
を作り込んでおき、張り合わせ積層する他の集積回路ウ
ェハと所望の接続を達成する構成である。この技術は、
例えば月刊Semiconductor World 1999.11 の68〜71ペー
ジに開示されている。
【０００８】上記構成によれば、埋め込み配線の長さは
ウェハの厚さ（例えば１０μｍ程度）に依存する。この
結果、前者の３次元実装モジュールに比べて配線長、接
続長を格段に短くすることができる。
【０００９】上記ウェハレベルの３次元集積回路技術に
おいては、埋め込み配線を形成するために一辺が２〜３
μｍで深さが数１０μｍ程度の深溝を形成する。その
後、溝内を酸化し、内部に低抵抗のポリシリコンを埋め
込んで平坦化する。このようにして形成された埋め込み
配線上にバンプ電極を形成する。他のウェハにはこのバ
ンプ電極と対向する位置に配線電極が形成されている。
これら２つのウェハは位置合わせされた後、バンプ電極
と配線電極がそれぞれ接触、仮接着される。その後、ウ
ェハ間に液体接着剤が注入され、ウェハどうしが張り合
わせられる。
【００１０】しかしながら、埋め込み配線の低抵抗化は
十分とはいえない。また、埋め込み配線は素子分離絶縁
膜下に形成され、その絶縁分離は埋め込み配線を形成す
る深溝内に相当量の酸化膜を被覆形成しなければ信頼性
は得られない。
【００１１】本発明は上記のような事情を考慮してなさ
れたもので、３次元集積回路への組立てに必要な、低抵
抗で高信頼性の埋め込み配線構造を有する半導体装置及
びその製造方法を提供しようとするものである。
【００１２】
【課題を解決するための手段】本発明の半導体装置は、
主表面の素子領域に集積回路が形成された第１半導体基
板と、前記第１半導体基板の主表面に形成され、所定箇
所では主表面側から裏面側に亘って貫通する部分を含む
埋め込み素子分離領域と、前記埋め込み素子分離領域の
内部に形成され、前記第１半導体基板の主表面側から裏
面側に亘って貫通する前記素子領域に関係する埋め込み
銅配線と、前記第１半導体基板の主表面側の前記素子領
域に関係する配線と、主表面側を前記第１半導体基板の
裏面側と対向させる第２半導体基板と、前記第１半導体
基板の裏面側の銅配線と前記第２半導体基板における素
子領域に関係する配線が電気的に接続されるための接続
部とを具備したことを特徴とする。
【００１３】本発明の半導体装置の製造方法は、第１半
導体基板の主表面における素子分離領域形成時に所定箇
所において裏面側に配線を導ける深さの埋め込み素子分
離領域を形成する工程と、主表面に素子が構成された前
記埋め込み素子分離領域内において裏面側に配線を導け
る深さのトレンチを形成する工程と、前記第１半導体基
板の主表面における配線溝パターンを形成する工程と、
少なくとも前記配線溝パターン内にバリア金属を形成す
る工程と、前記トレンチ及び配線溝パターンを埋め込む
銅配線部材を形成する工程と、前記第１半導体基板の主
表面最上層に保護膜を形成する工程と、前記保護膜を選
択的にエッチングして前記銅配線部材に関係する第１バ
ンプ電極群を形成する工程と、前記第１半導体基板の裏
面側を前記トレンチの銅配線部材が露出するまで研削及
び研磨する工程と、前記第１半導体基板の裏面側におい
て保護膜を介し前記トレンチの銅配線部材に繋がる第２
バンプ電極群を形成する工程と、少なくとも前記第１半
導体基板に対向させる第２半導体基板が準備され、前記
第１半導体基板の第２バンプ電極群に各々対向する所定
のバンプ電極群を有してそれぞれが電気的に接続される
接続工程と、少なくとも前記接続工程による前記第１、
第２の半導体基板の積層形態が一つのチップとして切り
出される工程とを具備したことを特徴とする。
【００１４】本発明の半導体装置及びその製造方法によ
れば、埋め込み素子分離領域内にトレンチを形成し銅配
線による埋め込み配線を構成する。これにより、寸法制
御がしやすい銅配線が形成されると共に、低抵抗化にも
寄与する。また、チップに切り出すのは最終段階であ
る。電気的特性検査等はウェハの状態で行われる。これ
により、ウェハレベルの３次元集積回路をチップ製品と
して構成する。
【００１５】
【発明の実施の形態】図１は、本発明の一実施形態に係
る半導体装置の構成を示す任意の断面図である。半導体
基板１０１，１０２，１０３は、それぞれ主表面の素子
領域１１に集積回路（ＭＯＳＦＥＴ等）が形成され、チ
ップとして切り分けられた同等の大きさのものである。
【００１６】半導体基板１０１，１０２には、それぞれ
素子領域１１に関係する埋め込み銅配線１２と共に埋め
込み素子分離領域１３１，１３２内において少なくとも
その主表面側から裏面側に亘って銅配線１２１，１２２
が貫通するように埋め込まれている部分がある。銅配線
１２１，１２２は、積層下の集積回路チップ（１０２や
１０３）と電気的に接続するために設けられる。埋め込
み素子分離領域１３１，１３２は、通常の埋め込み素子
分離領域１３より深く形成されており、銅配線１２１，
１２２が基板を貫通する深さ以上有するものである。
【００１７】銅配線１２，１２１，１２２は、それぞれ
層間絶縁膜１４の平坦化処理を伴うダマシン技術による
埋め込み配線構造である。このような配線構造、少なく
とも銅配線１２には図示しないがバリア金属が含まれ
る。その他の素子領域に関係する配線としてアルミニウ
ム配線が含まれていてもよい（図示せず）。
【００１８】上記銅配線１２，１２１，１２２には、基
板主表面側において接続が必要な箇所にバンプ電極１５
（例えば金バンプ）が設けられている。また、基板裏面
側の銅配線１２１，１２２にもバンプ電極１５が設けら
れている。バンプ電極１５の周辺はパッシベーション膜
１６で保護されている。図示しないアルミニウム配線に
よる電極にもバンプ電極が設けられる。
【００１９】半導体基板１０２は、その主表面側が半導
体基板１０１の裏面側と対向しており、半導体基板１０
１，１０２のバンプ電極１５どうしがそれぞれ接続され
ている。バンプ電極１５どうしは例えば熱圧着後に絶縁
性の接着樹脂材ＡＤＨが注入された形態が考えられる。
また、異方性の導電フィルムやペーストを用いた接続形
態でもよい。
【００２０】また、半導体基板１０３は、その主表面側
が半導体基板１０２の裏面側と対向しており、半導体基
板１０２，１０３のバンプ電極１５どうしがそれぞれ接
続されている。バンプ電極１５どうしは例えば熱圧着後
に絶縁性の接着剤が注入された形態が考えられる。ま
た、異方性の導電フィルムやペーストを用いた接続形態
でもよい。
【００２１】上記のような積層チップ構成において、最
上層の半導体基板１０１には、例えばバンプ電極１５に
繋がる外部リード１７が設けられる。このような構成を
パッケージ製品とする。すなわち、ウェハレベルの３次
元集積回路の構成を伴い、所望の機能ＩＣチップが達成
される。
【００２２】上記構成によれば、埋め込み素子分離領域
によって、選択酸化分離と比べて素子分離領域が狭く形
成できる。これにより、素子領域の有効利用が期待でき
る。また、深い埋め込み素子分離領域内に形成された銅
配線１２１，１２２による高信頼性の構成と低抵抗化が
実現される。
【００２３】図２〜図５は、それぞれ本発明の一実施形
態に係る半導体装置の要部の製造方法を工程順に示す任
意の断面図である。前記図１と同様の箇所には同一の符
号を付して説明する。
【００２４】図２に示すように、半導体集積回路ウェハ
Ｗ１は、主表面に埋め込み素子分離領域１３が形成され
る。この素子分離領域形成時に、所定箇所において裏面
側に配線を導ける深さの埋め込み素子分離領域１３１を
予め形成しておく。すなわち、埋め込み素子分離領域１
３１は、ウェハＷ１の最終的な厚さよりある程度深く形
成する。その後、素子領域１１にＭＯＳＦＥＴなどの素
子を含む集積回路が形成される。層間絶縁膜１４上にお
いて１層目の配線層となる配線溝を形成する前の段階
（破線のレベル）で、フォトリソグラフィ技術を用いて
所定深さのトレンチＴＲを形成する。このトレンチＴＲ
は、埋め込み素子分離領域１３１上の所定個所から裏面
側に配線を引き出すため所定深さを有する。すなわち、
トレンチＴＲは、ウェハＷ１の最終的な厚さよりある程
度深く形成する。
【００２５】次に再びフォトリソグラフィ技術を用いて
その他の配線溝パターン２１を形成する。少なくとも配
線溝パターン２１にはバリア金属２２をスパッタ法によ
って被覆する。
【００２６】上記トレンチＴＲ及び配線溝パターン２１
に、例えば無電解メッキ法により銅が埋め込まれる。こ
の銅の埋め込みは必要に応じてトレンチＴＲと配線溝パ
ターン２１に対して別々に行ってもよい。
【００２７】その後、ＣＭＰ（Chemical Mechanical Po
lishing）法を用いて不要な箇所の銅を削除する。これ
により、銅配線１２，１２１のプラグが形成される。さ
らに、配線溝パターンの形成、銅の埋め込み、ＣＭＰ法
を経てダマシン技術による銅配線１２，１２１の配線構
造が形成される。または、図示しないが、プラグパター
ンを配したエッチング選択比の異なる膜を層間絶縁膜中
に設けて、プラグと配線パターンを同時にエッチング形
成し、配線部材（ここでは銅）を埋め込むデュアルダマ
シン技術を用いてもよい。また、このような技術を用い
て、必要とされるさらなる多層の配線構造を形成しても
よい。その他、素子領域に関係する配線としてアルミニ
ウム配線が含まれていてもよい。
【００２８】次に、半導体集積回路ウェハＷ１の主表面
の最上層は平坦化されその上にパッシベーション膜１６
を形成する。次に、パッシベーション膜１６に対しフォ
トリソグラフィ工程を経て、上記配線構造の所定箇所に
繋がるバンプ電極１５を形成する。図示しないアルミニ
ウム配線による電極にもバンプ電極が設けられる。バン
プ電極１５は例えば金バンプである。
【００２９】次に、図３に示すように、半導体集積回路
ウェハＷ１の主表面に保護テープ２３を張り付ける。そ
して、半導体集積回路ウェハＷ１の主表面側を保持し、
裏面側を上記トレンチＴＲの銅配線１２１が露出するま
で研削、研磨することにより、平坦化される。これによ
り、ウェハＷ１は所定の厚さにされる。
【００３０】次に、図４に示すように、ウェハＷ１の平
坦化された裏面側においてパッシベーション膜１６を形
成する。次に、パッシベーション膜１６に対しフォトリ
ソグラフィ工程を経て、ウェハＷ１の裏面側に露出した
銅配線部１２１に繋がるバンプ電極１５を形成する。バ
ンプ電極１５は例えば金バンプである。
【００３１】一方、半導体集積回路ウェハＷ２が準備さ
れる。半導体集積回路ウェハＷ２も上述の半導体集積回
路ウェハＷ１と同様な工程を経て、埋め込み素子分離領
域１３，１３２、主表面の素子、配線構造（銅配線１
２）、裏面側に配線を引き出すため埋め込み素子分離領
域１３２内に埋め込みの銅配線１２２を有する。また、
主表面のバンプ電極１５はすべて上記半導体集積回路ウ
ェハＷ１の裏面側に露出した銅配線１２１に各々対向す
る位置に設けられている。埋め込みの銅配線１２２に繋
がるバンプ電極１５も形成されている。その後、ウェハ
Ｗ２上を保護している図示しない保護テープを剥がし、
ウェハの積層及び接着の工程に移行する。
【００３２】すなわち、これら２つのウェハＷ１とＷ２
は、それぞれ裏面と主表面とが対向し、位置合わせされ
て各バンプ電極１５どうしが熱圧着接続される。その
後、絶縁性の接着樹脂材ＡＤＨが注入された形態とす
る。あるいは、異方性の導電フィルムやペーストを用
い、熱圧着してもよい。すなわち、ウェハＷ１及びＷ２
のバンプ電極１５どうしの間で導電粒子が粒径以下とな
って確実な電気的接続を実現する。
【００３３】次に、図５に示すように、さらに、半導体
集積回路ウェハＷ３が準備される。半導体集積回路ウェ
ハＷ３も上述の半導体集積回路ウェハＷ１と同様な工程
を経て、埋め込み素子分離領域１３、主表面の素子、配
線構造（銅配線１２）をダマシン法等により形成する。
ただし、ここでは積層最下層となるため裏面側に配線を
引き出す必要はない。また、主表面のバンプ電極１５は
すべて上記半導体集積回路ウェハＷ２の裏面側に露出し
た銅配線１２２に繋がるバンプ電極１５に各々対向する
位置に設けられている。その後、ウェハＷ３上を保護し
ている図示しない保護テープを剥がし、ウェハの積層及
び接着の工程に移行する。
【００３４】すなわち、これらウェハ１を積層したウェ
ハＷ２と、ウェハＷ３は、それぞれ裏面と主表面とが対
向し、位置合わせされて各バンプ電極１５どうしが熱圧
着接続される。その後、絶縁性の接着樹脂材ＡＤＨが注
入された形態とする。あるいは、異方性の導電フィルム
やペーストを用い、熱圧着してもよい。すなわち、ウェ
ハＷ１及びＷ２のバンプ電極１５どうしの間で導電粒子
が粒径以下となって確実な電気的接続を実現する。
【００３５】この後、ダイシング工程に入る。これによ
り、半導体集積回路ウェハＷ１〜Ｗ３の積層形態を１つ
のチップとして破線で示すカットラインＣＬに従って切
り分けていく。これにより、前記図１に示すように外部
リードを形成するなどして、パッケージ製品化する。こ
れにより、ウェハレベルの３次元集積回路の構成として
所望の機能ＩＣが実現される。
【００３６】上記実施形態の方法によれば、埋め込み素
子分離領域によって、選択酸化分離と比べて素子分離領
域が狭く形成できる。これにより、素子領域の有効利用
が期待できる。また、埋め込み素子分離領域１３１や１
３２にトレンチを形成し、銅配線による埋め込み配線を
構成する。これにより、寸法の制御がしやすい銅配線が
形成されると共に、低抵抗化にも寄与する。さらに、チ
ップに切り出すのはウェハどうしを積層し、接続し終え
た最終段階である。電気的特性検査等はウェハの状態で
行うことができる。これにより、生産性の高いウェハレ
ベルの３次元集積回路をチップ製品とすることができ
る。なお、図示しないが、さらなる複数層の半導体集積
回路チップを積層することも可能である。
【００３７】
【発明の効果】以上説明したように本発明によれば、埋
め込み素子分離領域を形成し、所定の埋め込み素子分離
領域の内部に銅配線による基板を貫通する埋め込み配線
を構成する。これにより、寸法の制御がしやすい銅配線
が形成されると共に、低抵抗化にも寄与する。また、チ
ップに切り出すのは最終段階であって、電気的特性検査
等はウェハの状態で行われる。これにより、生産性が高
く、配線長、接続長を格段に短くすることができる、３
次元集積回路への組立てに高信頼性の埋め込み配線構造
を有する半導体装置及びその製造方法を提供することが
できる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の構成を
示す任意の断面図である。
【図２】本発明の一実施形態に係る半導体装置の要部の
製造方法を工程順に示す任意の第１断面図である。
【図３】本発明の一実施形態に係る半導体装置の要部の
製造方法を工程順に示す任意の第２断面図である。
【図４】本発明の一実施形態に係る半導体装置の要部の
製造方法を工程順に示す任意の第３断面図である。
【図５】本発明の一実施形態に係る半導体装置の要部の
製造方法を工程順に示す任意の第４断面図である。
【符号の説明】
１０１，１０２，１０３…半導体基板（集積回路チッ
プ） １１…素子領域 １２，１２１，１２２…銅配線 １３，１３１，１３２…埋め込み素子分離領域 １４…層間絶縁膜 １５…バンプ電極 １６…パッシベーション膜 １７…外部リード ２１…配線溝パターン ２２…バリア金属 ２３…保護テープ ＡＤＨ…絶縁性の接着樹脂材 ＣＬ…カットライン ＴＲ…トレンチ Ｗ１〜３…半導体集積回路ウェハ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/52 Ｈ０１Ｌ 21/90 Ａ 25/065 23/52 Ｃ 25/07 25/08 Ｂ 25/18 Ｆターム(参考） 5F032 AA34 AA35 BB08 CA17 DA33 DA78 5F033 HH11 HH12 HH13 JJ11 KK13 MM01 MM02 MM12 MM13 MM30 NN06 NN07 PP15 PP28 QQ00 QQ48 XX10 5F044 LL09 LL11 LL15 RR03

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 主表面の素子領域に集積回路が形成され
    た第１半導体基板と、 前記第１半導体基板の主表面に形成され、所定箇所では
    主表面側から裏面側に亘って貫通する部分を含む埋め込
    み素子分離領域と、 前記埋め込み素子分離領域の内部に形成され、前記第１
    半導体基板の主表面側から裏面側に亘って貫通する前記
    素子領域に関係する埋め込み銅配線と、 前記第１半導体基板の主表面側の前記素子領域に関係す
    る配線と、 主表面側を前記第１半導体基板の裏面側と対向させる第
    ２半導体基板と、 前記第１半導体基板の裏面側の銅配線と前記第２半導体
    基板における素子領域に関係する配線が電気的に接続さ
    れるための接続部と、を具備したことを特徴とする半導
    体装置。
  2. 【請求項２】 第１半導体基板の主表面における素子分
    離領域形成時に所定箇所において裏面側に配線を導ける
    深さの埋め込み素子分離領域を形成する工程と、 主表面に素子が構成された前記埋め込み素子分離領域内
    において裏面側に配線を導ける深さのトレンチを形成す
    る工程と、 前記第１半導体基板の主表面における配線溝パターンを
    形成する工程と、 少なくとも前記配線溝パターン内にバリア金属を形成す
    る工程と、 前記トレンチ及び配線溝パターンを埋め込む銅配線部材
    を形成する工程と、 前記第１半導体基板の主表面最上層に保護膜を形成する
    工程と、 前記保護膜を選択的にエッチングして前記銅配線部材に
    関係する第１バンプ電極群を形成する工程と、 前記第１半導体基板の裏面側を前記トレンチの銅配線部
    材が露出するまで研削及び研磨する工程と、 前記第１半導体基板の裏面側において保護膜を介し前記
    トレンチの銅配線部材に繋がる第２バンプ電極群を形成
    する工程と、 少なくとも前記第１半導体基板に対向させる第２半導体
    基板が準備され、前記第１半導体基板の第２バンプ電極
    群に各々対向する所定のバンプ電極群を有してそれぞれ
    が電気的に接続される接続工程と、 少なくとも前記接続工程による前記第１、第２の半導体
    基板の積層形態が一つのチップとして切り出される工程
    とを具備したことを特徴とする半導体装置の製造方法。
JP2000143610A 2000-05-16 2000-05-16 半導体装置及びその製造方法 Expired - Lifetime JP4123682B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000143610A JP4123682B2 (ja) 2000-05-16 2000-05-16 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000143610A JP4123682B2 (ja) 2000-05-16 2000-05-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001326326A true JP2001326326A (ja) 2001-11-22
JP4123682B2 JP4123682B2 (ja) 2008-07-23

Family

ID=18650403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000143610A Expired - Lifetime JP4123682B2 (ja) 2000-05-16 2000-05-16 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4123682B2 (ja)

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10200399A1 (de) * 2002-01-08 2003-07-24 Advanced Micro Devices Inc Dreidimensional integrierte Halbleitervorrichtung
WO2006019156A1 (ja) * 2004-08-20 2006-02-23 Zycube Co., Ltd. 三次元積層構造を持つ半導体装置の製造方法
JP2006147712A (ja) * 2004-11-17 2006-06-08 Seiko Epson Corp 薄膜デバイス、薄膜デバイスの製造方法、集積回路、マトリクス装置、電子機器
JP2006522461A (ja) * 2002-12-20 2006-09-28 インターナショナル・ビジネス・マシーンズ・コーポレーション ３次元デバイスの製造方法
EP1739747A2 (en) * 2005-06-30 2007-01-03 Shinko Electric Industries Co., Ltd. Semiconductor chip and method of manufacturing the same
JP2007073775A (ja) * 2005-09-07 2007-03-22 Mitsumasa Koyanagi 三次元積層構造を持つ集積回路装置の製造方法
JP2007294652A (ja) * 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその製造方法
JPWO2005119776A1 (ja) * 2004-06-04 2008-04-03 株式会社ザイキューブ 三次元積層構造を持つ半導体装置及びその製造方法
US7378732B2 (en) 2003-04-15 2008-05-27 Shinko Electric Industries Co., Ltd. Semiconductor package
JP2009043779A (ja) * 2007-08-06 2009-02-26 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009076882A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその製造方法
JP2009147218A (ja) * 2007-12-17 2009-07-02 Toshiba Corp 半導体装置とその製造方法
US7564118B2 (en) 2001-12-19 2009-07-21 International Business Machines Corporation Chip and wafer integration process using vertical connections
WO2010017062A1 (en) 2008-08-08 2010-02-11 International Business Machines Corporation Metal wiring structure for integration with through substrate vias
WO2010035401A1 (ja) * 2008-09-26 2010-04-01 パナソニック株式会社 電子デバイス及びその製造方法
JP2010080781A (ja) * 2008-09-26 2010-04-08 Panasonic Corp 電子デバイス及びその製造方法
JP2010087273A (ja) * 2008-09-30 2010-04-15 Panasonic Corp 電子デバイス及びその製造方法
US7875552B2 (en) 2008-06-10 2011-01-25 Samsung Electronics Co., Ltd. Methods of forming integrated circuit chips having vertically extended through-substrate vias therein and chips formed thereby
WO2011115041A1 (ja) * 2010-03-17 2011-09-22 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置
JP2012500482A (ja) * 2008-08-19 2012-01-05 インターナショナル・ビジネス・マシーンズ・コーポレーション ３次元集積回路の製造方法及び記録媒体（インターフェース・ウエハを永久的キャリアとして使用する３次元集積回路デバイスの製造方法）
JP2012209596A (ja) * 2012-07-20 2012-10-25 Mitsumasa Koyanagi 三次元積層構造を持つ集積回路装置の製造方法
JP2013058781A (ja) * 2005-08-11 2013-03-28 Ziptronix Inc ３ｄｉｃ方法および装置
JP2013538460A (ja) * 2010-09-09 2013-10-10 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 冗長シリコン貫通ビアを伴う半導体チップ
WO2014065278A1 (ja) * 2012-10-22 2014-05-01 Shizukuishi Makoto 半導体素子の製造方法
JP2015179859A (ja) * 2012-04-27 2015-10-08 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 縦方向に集積化される背面照射型イメージセンサ装置
US9202752B2 (en) 2009-03-25 2015-12-01 Fujitsu Limited Semiconductor device with first and second semiconductor substrates
JP2017130660A (ja) * 2016-01-19 2017-07-27 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． Ｔｓｖ構造体を有した多重積層素子
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
CN108010853A (zh) * 2017-12-15 2018-05-08 西安科锐盛创新科技有限公司 基于硅通孔的转接板及其制备方法
US10229948B2 (en) 2012-09-28 2019-03-12 Canon Kabushiki Kaisha Semiconductor apparatus
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11728313B2 (en) 2018-06-13 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Offset pads over TSV
US11804377B2 (en) 2018-04-05 2023-10-31 Adeia Semiconductor Bonding Technologies, Inc. Method for preparing a surface for direct-bonding
US11929347B2 (en) 2020-10-20 2024-03-12 Adeia Semiconductor Technologies Llc Mixed exposure for large die

Cited By (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7564118B2 (en) 2001-12-19 2009-07-21 International Business Machines Corporation Chip and wafer integration process using vertical connections
DE10200399A1 (de) * 2002-01-08 2003-07-24 Advanced Micro Devices Inc Dreidimensional integrierte Halbleitervorrichtung
JP2006522461A (ja) * 2002-12-20 2006-09-28 インターナショナル・ビジネス・マシーンズ・コーポレーション ３次元デバイスの製造方法
KR101045557B1 (ko) * 2003-04-15 2011-07-01 신꼬오덴기 고교 가부시키가이샤 반도체 패키지 및 그 제조 방법
CN100414702C (zh) * 2003-04-15 2008-08-27 新光电气工业株式会社 半导体封装和制造方法
US7378732B2 (en) 2003-04-15 2008-05-27 Shinko Electric Industries Co., Ltd. Semiconductor package
JPWO2005119776A1 (ja) * 2004-06-04 2008-04-03 株式会社ザイキューブ 三次元積層構造を持つ半導体装置及びその製造方法
JP5052130B2 (ja) * 2004-06-04 2012-10-17 カミヤチョウ アイピー ホールディングス 三次元積層構造を持つ半導体装置及びその製造方法
JPWO2006019156A1 (ja) * 2004-08-20 2008-05-08 株式会社ザイキューブ 三次元積層構造を持つ半導体装置の製造方法
JP5354765B2 (ja) * 2004-08-20 2013-11-27 カミヤチョウ アイピー ホールディングス 三次元積層構造を持つ半導体装置の製造方法
CN102290425A (zh) * 2004-08-20 2011-12-21 佐伊科比株式会社 具有三维层叠结构的半导体器件的制造方法
US7906363B2 (en) 2004-08-20 2011-03-15 Zycube Co., Ltd. Method of fabricating semiconductor device having three-dimensional stacked structure
TWI427700B (zh) * 2004-08-20 2014-02-21 Kamiyacho Ip Holdings 三維積層構造之半導體裝置之製造方法
WO2006019156A1 (ja) * 2004-08-20 2006-02-23 Zycube Co., Ltd. 三次元積層構造を持つ半導体装置の製造方法
JP4573267B2 (ja) * 2004-11-17 2010-11-04 セイコーエプソン株式会社 薄膜デバイス、薄膜デバイスの製造方法、集積回路、マトリクス装置、電子機器
JP2006147712A (ja) * 2004-11-17 2006-06-08 Seiko Epson Corp 薄膜デバイス、薄膜デバイスの製造方法、集積回路、マトリクス装置、電子機器
EP1739747A3 (en) * 2005-06-30 2007-08-01 Shinko Electric Industries Co., Ltd. Semiconductor chip and method of manufacturing the same
US8338289B2 (en) 2005-06-30 2012-12-25 Shinko Electric Industries Co., Ltd. Method of manufacturing a semiconductor chip including a semiconductor substrate and a through via provided in a through hole
EP1739747A2 (en) * 2005-06-30 2007-01-03 Shinko Electric Industries Co., Ltd. Semiconductor chip and method of manufacturing the same
US7843068B2 (en) 2005-06-30 2010-11-30 Shinko Electric Industries Co., Ltd. Semiconductor chip and method of manufacturing the same
US9716033B2 (en) 2005-08-11 2017-07-25 Ziptronix, Inc. 3D IC method and device
US11289372B2 (en) 2005-08-11 2022-03-29 Invensas Bonding Technologies, Inc. 3D IC method and device
US11515202B2 (en) 2005-08-11 2022-11-29 Adeia Semiconductor Bonding Technologies Inc. 3D IC method and device
US10147641B2 (en) 2005-08-11 2018-12-04 Invensas Bonding Technologies, Inc. 3D IC method and device
JP2013058781A (ja) * 2005-08-11 2013-03-28 Ziptronix Inc ３ｄｉｃ方法および装置
US9171756B2 (en) 2005-08-11 2015-10-27 Ziptronix, Inc. 3D IC method and device
JP2014123722A (ja) * 2005-08-11 2014-07-03 Ziptronix Inc ３ｄｉｃ方法および装置
US11011418B2 (en) 2005-08-11 2021-05-18 Invensas Bonding Technologies, Inc. 3D IC method and device
JP2007073775A (ja) * 2005-09-07 2007-03-22 Mitsumasa Koyanagi 三次元積層構造を持つ集積回路装置の製造方法
WO2007037106A1 (ja) * 2005-09-07 2007-04-05 Mitsumasa Koyanagi 三次元積層構造を持つ集積回路装置の製造方法
JP2007294652A (ja) * 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその製造方法
US8421200B2 (en) 2006-04-25 2013-04-16 Panasonic Corporation Semiconductor integrated circuit device and method for fabricating the same
JP2009043779A (ja) * 2007-08-06 2009-02-26 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009076882A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその製造方法
JP2009147218A (ja) * 2007-12-17 2009-07-02 Toshiba Corp 半導体装置とその製造方法
US9219035B2 (en) 2008-06-10 2015-12-22 Samsung Electronics Co., Ltd. Integrated circuit chips having vertically extended through-substrate vias therein
US7875552B2 (en) 2008-06-10 2011-01-25 Samsung Electronics Co., Ltd. Methods of forming integrated circuit chips having vertically extended through-substrate vias therein and chips formed thereby
US8629059B2 (en) 2008-06-10 2014-01-14 Samsung Electronics Co., Ltd. Methods of forming integrated circuit chips having vertically extended through-substrate vias therein
WO2010017062A1 (en) 2008-08-08 2010-02-11 International Business Machines Corporation Metal wiring structure for integration with through substrate vias
EP2313921A1 (en) * 2008-08-08 2011-04-27 International Business Machines Corporation Metal wiring structure for integration with through substrate vias
EP2313921A4 (en) * 2008-08-08 2014-08-27 Ibm METAL WIRING STRUCTURE FOR INTEGRATION IN SUBSTRATE BORE
JP2012500482A (ja) * 2008-08-19 2012-01-05 インターナショナル・ビジネス・マシーンズ・コーポレーション ３次元集積回路の製造方法及び記録媒体（インターフェース・ウエハを永久的キャリアとして使用する３次元集積回路デバイスの製造方法）
KR101419582B1 (ko) 2008-08-19 2014-07-25 인터내셔널 비지네스 머신즈 코포레이션 영구적인 캐리어로서 인터페이스 웨이퍼를 사용하는 3ｄ 집적회로 디바이스 제조
WO2010035401A1 (ja) * 2008-09-26 2010-04-01 パナソニック株式会社 電子デバイス及びその製造方法
JP2010080781A (ja) * 2008-09-26 2010-04-08 Panasonic Corp 電子デバイス及びその製造方法
JP2010087273A (ja) * 2008-09-30 2010-04-15 Panasonic Corp 電子デバイス及びその製造方法
US9202752B2 (en) 2009-03-25 2015-12-01 Fujitsu Limited Semiconductor device with first and second semiconductor substrates
WO2011115041A1 (ja) * 2010-03-17 2011-09-22 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置
JP2013538460A (ja) * 2010-09-09 2013-10-10 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 冗長シリコン貫通ビアを伴う半導体チップ
JP2015179859A (ja) * 2012-04-27 2015-10-08 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 縦方向に集積化される背面照射型イメージセンサ装置
JP2012209596A (ja) * 2012-07-20 2012-10-25 Mitsumasa Koyanagi 三次元積層構造を持つ集積回路装置の製造方法
US10229948B2 (en) 2012-09-28 2019-03-12 Canon Kabushiki Kaisha Semiconductor apparatus
US9484387B2 (en) 2012-10-22 2016-11-01 Makoto Shizukuishi Manufacturing method of semiconductor device and semiconductor device
WO2014065278A1 (ja) * 2012-10-22 2014-05-01 Shizukuishi Makoto 半導体素子の製造方法
JP2014086498A (ja) * 2012-10-22 2014-05-12 Makoto Shizukuishi 半導体素子の製造方法
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US10262963B2 (en) 2015-08-25 2019-04-16 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US11830838B2 (en) 2015-08-25 2023-11-28 Adeia Semiconductor Bonding Technologies Inc. Conductive barrier direct hybrid bonding
US11264345B2 (en) 2015-08-25 2022-03-01 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
JP2017130660A (ja) * 2016-01-19 2017-07-27 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． Ｔｓｖ構造体を有した多重積層素子
US11552041B2 (en) 2017-09-24 2023-01-10 Adeia Semiconductor Bonding Technologies Inc. Chemical mechanical polishing for hybrid bonding
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
CN108010853A (zh) * 2017-12-15 2018-05-08 西安科锐盛创新科技有限公司 基于硅通孔的转接板及其制备方法
US11804377B2 (en) 2018-04-05 2023-10-31 Adeia Semiconductor Bonding Technologies, Inc. Method for preparing a surface for direct-bonding
US11728313B2 (en) 2018-06-13 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Offset pads over TSV
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11749645B2 (en) 2018-06-13 2023-09-05 Adeia Semiconductor Bonding Technologies Inc. TSV as pad
US11955445B2 (en) 2018-06-13 2024-04-09 Adeia Semiconductor Bonding Technologies Inc. Metal pads over TSV
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11756880B2 (en) 2018-10-22 2023-09-12 Adeia Semiconductor Bonding Technologies Inc. Interconnect structures
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11929347B2 (en) 2020-10-20 2024-03-12 Adeia Semiconductor Technologies Llc Mixed exposure for large die

Also Published As

Publication number Publication date
JP4123682B2 (ja) 2008-07-23

Similar Documents

Publication Publication Date Title
JP4123682B2 (ja) 半導体装置及びその製造方法
KR102620629B1 (ko) 반도체 장치의 제조 방법
KR101387701B1 (ko) 반도체 패키지 및 이의 제조방법
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
TWI399827B (zh) 堆疊晶粒的形成方法
JP3908148B2 (ja) 積層型半導体装置
US5567981A (en) Bonding pad structure having an interposed rigid layer
US7939369B2 (en) 3D integration structure and method using bonded metal planes
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
KR101107858B1 (ko) 반도체 기판을 위한 도전 필러 구조 및 그 제조 방법
TWI392069B (zh) 封裝結構及其封裝製程
US20130154091A1 (en) Semiconductor device packaging using encapsulated conductive balls for package-on-package back side coupling
CN102222651A (zh) 在用于接合管芯的中介层中的具有不同尺寸的tsv
JP2010045371A (ja) 導電性保護膜を有する貫通電極構造体及びその形成方法
CN111883507B (zh) 半导体元件及其制备方法
JP2001326325A (ja) 半導体装置及びその製造方法
WO2022121119A1 (zh) 芯片键合方法
WO2022121121A1 (zh) 芯片键合方法
JP4334397B2 (ja) 半導体装置及びその製造方法
JP2007142026A (ja) インターポーザとその製造方法及び半導体装置
TW202406018A (zh) 具有高深寬比tsv的電連接結構及其製造方法
WO2017038108A1 (ja) 半導体装置、及び半導体装置の製造方法
US20230317613A1 (en) Semiconductor package and method of forming the same
EP4154310A1 (en) Semiconductor die assembly and method of stacking semiconductor components
JPH0391953A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080415

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080428

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4123682

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140516

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term