DE10200399A1 - Dreidimensional integrierte Halbleitervorrichtung - Google Patents

Dreidimensional integrierte Halbleitervorrichtung

Info

Publication number
DE10200399A1
DE10200399A1 DE10200399A DE10200399A DE10200399A1 DE 10200399 A1 DE10200399 A1 DE 10200399A1 DE 10200399 A DE10200399 A DE 10200399A DE 10200399 A DE10200399 A DE 10200399A DE 10200399 A1 DE10200399 A1 DE 10200399A1
Authority
DE
Germany
Prior art keywords
insulating layer
semiconductor
planar insulating
contact
free surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10200399A
Other languages
English (en)
Other versions
DE10200399B4 (de
Inventor
David Greenlaw
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10200399A priority Critical patent/DE10200399B4/de
Priority to US10/260,840 priority patent/US6943067B2/en
Publication of DE10200399A1 publication Critical patent/DE10200399A1/de
Application granted granted Critical
Publication of DE10200399B4 publication Critical patent/DE10200399B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Abstract

Die vorliegende Erfindung beschreibt ein Verfahren zur dreidimensionalen Integration von Halbleitervorrichtungen und eine sich daraus ergebende Vorrichtung. Das Verfahren kombiniert Niedetemperatur-Wafer-Bondverfahren mit Rückseiten/Substratkontakt-Verfahren, vorzugsweise mit Silizium-auf-Isolator-Vorrichtungen. Die vorliegende Erfindung verwendet auf erfinderische Weise Niedetemperatur-Bondverfahren, die in der Technologie der gebondeten Silizium-auf-Isolator(SOI)-Wafer verwendet wird. Diese Niedetemperatur-Bondtechnologie wird für das Übereinanderstapeln mehrerer Siliziumschichten und für die Bildung von aktiven Transistoren und anderen Schaltkreiselementen in jedem davon verwendet. Die Rückseiten/Substratkontakt-Verfahren erlauben die Querverbindung der gebonteten SOI-Schichten.

Description

    GEBIET DER VORLIEGENDEN ERFINDUNG
  • Die vorliegende Erfindung betrifft das Gebiet der Herstellung integrierter Schaltungen und insbesondere Halbleiterstrukturen worin integrierte Schaltkreise übereinander gestapelt werden, um vertikal integrierte Schaltkreise zu erlauben.
    • BESCHREIBUNG DES STANDES DER TECHNIK
  • Während der Entwicklung integrierter Schaltkreise erkannte man, dass die Notwendigkeit zu Verbesserungen auf zwei Punkte konzentriert werden können: (1) Steigerung der funktionellen Komplexität der Schaltkreise, wobei sich die Fläche des Geräts verkleinern sollte und (2) Erhöhung der Schaltkreisgeschwindigkeit, die eine Gesamtverbesserung der Schaltkreisleistungsfähigkeit erlaubt. Hinsichtlich des Wachsens der funktionellen Komplexität ergibt dies hauptsächlich ein Anwachsen der funktionellen Dichte, während gleichzeitig das Schrumpfen der Größe der Chipstrukturen wichtig ist. Die funktionelle Dichte, die von übergeordneter Wichtigkeit ist, wird definiert als die Anzahl der untereinander verbundenen Einheiten pro Chipfläche. Im Gegensatz dazu bezeichnet man die Anzahl der Einheiten pro Chipfläche als die Gerätedichte.
  • Verbesserungen in der Technologie von integrierten Schaltungen erlauben ein ständiges Wachstum der Gerätedichte. Jedoch wächst die Fläche, die von den Verbindungen zwischen den Geräten auf dem Chip belegt werden, wie unten beispielhaft gezeigt wird, so dass eine Bedingung erreicht wird, in der die funktionelle Dichte, und damit die Chipfläche, verdrahtungslimitiert wird. Das bedeutet, dass das Schrumpfen der Gerätestrukturen nicht zu einem Wachstum der funktionellen Dichte führt, und deshalb nicht zu einer verbesserten Schaltkreisleistungsfähigkeit führen würde. Das folgende vereinfachte Beispiel soll die Begrenzung der funktionellen Dichte aufgrund von Geräteverbindungen veranschaulichen.
  • Angenommen, dass fünf Geräte vollständig untereinander verbunden werden müssen, so dass jedes Gerät mit jedem anderen Gerät verbunden ist, dann sind in diesem Fall zehn Verbindungsleitungen erforderlich. Weiterhin angenommen, dass die fünf Geräte die gleiche Fläche belegen wie die Verbindungsleitungen, folglich belegen die Verbindungsleitungen die Hälfte (50%) der gesamten Chipfläche.
  • Betrachtet man einen zweiten Fall, wo zehn Geräte miteinander verbunden werden sollen, würde eine vollständige Verbindung zwischen allen Geräten, so dass jedes Gerät mit jedem anderen Gerät verbunden ist, 45 Verbindungsleitungen erfordern. Das bedeutet, dass wenn die Fläche der Geräte verdoppelt wird, wächst die Fläche der Verbindungsleitungen um einen Faktor von 4, 5, vorausgesetzt, dass jede Verbindungsleitung die gleiche Länge hat. Während im ersten Fall die Fläche der Verbindungsleitungen die Hälfte der Chipfläche besetzt, besetzt im letzteren Fall ungefähr zwei Drittel der Chipfläche.
  • Als Ergebnis wächst mit wachsender Gerätedichte der Anteil der Fläche, die von den Verbindungsleitungen besetzt wird, an der Gesamtfläche. Zum Beispiel wird in Proceedings of the IEEE, 69 (1981), Seite 267, der Fall eines Bipolarchips berichtet, der 1500 Gatter umfasst, hergestellt auf einer Chipfläche von 0,29 cm2 unter Verwendung einer Ein-Ebenen-Metallisierung (horizontale Verbindungen) mit einer Strukturbreite von 6,5 µm, worin die Gesamtfläche der Verbindungsleitungen 0,26 cm2 belegen, was annähernd neun Zehntel des Oberflächengebiets des Chips ist. Folglich gibt es einen Grenzpunkt, wo ein zusätzliches Geräteelement so viel zusätzliche Fläche an Verbindungsleitungen erfordern würde, dass die funktionelle Dichte sinken würde, obwohl die Strukturgröße kleiner wird.
  • Ein Ansatz, diese Begrenzung aufgrund der Komplexität der Verbindungen zwischen den Geräten auf einer Chipebene zu umgehen, ist, eine Mehr-Ebenen- Verbindungstechnologie einzuführen, wobei mehr als eine Schaltkreisebene vertikal verbunden wird, so dass die Komplexität in einer Ebene reduziert werden kann.
  • Hinsichtlich der Verbesserung der Schaltkreisleistungsfähigkeit durch Erhöhung der Schaltkreisgeschwindigkeit gibt es auch Begrenzungen aufgrund der Schaltgeschwindigkeit von MOS-Transistoren und der Durchlaufverzögerung in Verbindungsverdrahtungen. Bei den gegenwärtig verwendeten Geräteabmessungen begrenzt jedoch die Schaltgeschwindigkeit des MOS-Transistors selbst nicht die Logikverzögerung des integrierten Schaltkreises (IC). Mit anderen Worten, es sinkt auch der Gerätebeitrag der Durchlaufverzögerung mit dem Schrumpfen des Geräts. Ein Herunterskalieren der Verbindungsleitungsbreite steigert, jedoch, notwendigerweise die Durchlaufverzögerungszeit aufgrund des wachsenden Widerstandes und der parasitären Kapazität. Da die Durchlaufverzögerungszeit weiterhin durch die Länge der Verbindungspfade beeinflusst wird, und da die Länge der Verbindungspfade ebenso mit der funktionellen Dichte wächst, wird die Schaltkreisgeschwindigkeit durch die Verbindungsdurchlaufverzögerungszeit limitiert.
  • Angesichts dessen würde eine Verbindungstechnologie zwischen unterschiedlichen Ebenen eine Verminderung der Verbindungskomplexität in einer Ebene erlauben, und würde deshalb die funktionelle Dichte vergrößern. Die Länge der Verbindungsleitungen innerhalb einer Ebene, wie auch die Optimierung des Verlaufs der Verbindungsleitungen würde parasitäre Kapazität, Widerstand und Signalübersprechen vermindern. Dies ergibt ein insgesamtes Anwachsen der Systemgeschwindigkeit.
  • Eine Mehrschichtstruktur mit vertikalen Verbindungen wird z. B. im US-Patent Nr. 5,793,115 beschrieben. Jede Schaltkreisschicht, die in diesem Patent beschrieben wird, kann in einem eigenen Wafer oder einem Dünnfilmmaterial hergestellt werden und nacheinander auf die Schichtstruktur übertragen und verbunden werden. Insbesondere beschreibt dieses Dokument einen Mikroprozessor, der in funktionelle Blöcke aufgeteilt ist, z. B. eine arithmetisch logische Einheit (ALU), eine Steuereinheit, Speicherelemente, etc., die in demselben oder in getrennten Halbleiterwafern hergestellt werden und dann übereinander gestapelt werden. Typischerweise kommunizieren die funktionellen Blöcke untereinander unter Verwendung von Adress-, Daten- und Kontrollbussen. Diese Busse bestehen aus einer Anzahl von Metallverdrahtungen, die entlang der Oberfläche eines Siliziumchips verlegt sind. Typischerweise laufen die Metallverdrahtungen in Bereichen des Chips zwischen den funktionellen Blöcken und nehmen einen beträchtlichen Betrag an Fläche mit bis zur Hälfte des Verfügbaren ein. Die funktionellen Blöcke des Schaltkreises sind in zwei oder mehr Bereiche aufgeteilt mit einem Bereich des Schaltkreises auf einen Hauptchip und die übrigen Blöcke auf darüber liegenden Dünnfilmen, wobei die Komponenten elektrisch, durch eine dazwischen liegende Isolierschicht verbunden sind. Die Schaltkreise können in Silizium auf Isolator(SOI)-Strukturen erzeugt werden und werden unter Verwendung von Epoxyden zusammengefügt. Querverbindungen werden durch ein Epoxyd erzeugt, das elektrisch und thermisch leitfähig ist.
  • Die zwei Wafer werden jedoch mit einer Epoxydschicht zusammengefügt, die Nachteile hinsichtlich elektrischer Isolation und Stabilität verglichen mit Isolationsmaterialien wie Siliziumdioxid aufweist. Darüber hinaus werden die Kontaktlöcher mit einem elektrisch und thermisch leitfähigen Epoxyd gefüllt, das schlechtere Leitfähigkeit verglichen mit einer metallischen Verbindung aufweist. Folglich kann nur ein geringes Aspektverhältnis (Tiefe/Weite) der Kontaktlöcher erreicht werden.
  • Ein anderer Ansatz, um eine vertikale Integration zu erreichen, wird von Ruth DeJule in Semiconductor International im November 1999 beschrieben. Dort wird eine dreidimensionale Silizium-auf-Isolator-Struktur unter Verwendung von epitaxialem seitlichem Überwachsen (epitaxial lateral overgrowth) beschrieben. In diesem Verfahren werden Schichten von Silizium auf Isolator (SOI) durch Erzeugen von Oxidgräben erzeugt, die thermisch zu einer Dicke von ungefähr 300 nm aufgewachsen werden, gefolgt von einem Lithographieschritt um die Inseln zu definieren. Das Oxid wird durch reaktives Ionenätzen geätzt. Unter Verwendung von chemischer Niederdruckdampfabscheidung (CVD) werden epitaxiale Siliziumschichten selektiv aufgewachsen (selektives epitaxiales Wachstum, SEG) eingeimpft durch Oxidfenster, welche die atomare Vorlage von dem Substrat oder von einer SOI-Insel einer vorangegangenen Schicht aufnehmen. An der oberen Kante des Fensters setzt sich das Wachstum seitlich fort, und füllt angrenzende ausgesparte Gräben bis zu einem maximalen Abstand von 20-50 µm bei einer Wachstumsrate von 0,11 µm/min. Der Ort des SEG-Fensters wird lithographisch definiert, wobei der Abstand dazwischen 200 nm aufweist.
  • Der Nachteil dieses Verfahrens ist, dass jede vorangegangene Schicht den Verfahrensbedingungen der Schicht im gegenwärtigen Verfahren ausgesetzt ist. Das bedeutet, dass für die Erzeugung eines Gerätes mit übereinander gestapelten Schichten ein völlig neues Verfahrensschema entwickelt werden muss, das sorgfältig die Wechselwirkung von Verfahrensschritten mit darunter liegenden Schichten vermeidet. Typischerweise können entsprechende Verfahren nicht mit irgendwelchen etablierten Verfahren in einer Chipfabrik kompatibel sein und sind deshalb extrem kostenintensiv.
  • Obwohl der Stand der Technik Verfahren zur vertikalen Integration lehrt, ist es wünschenswert ein Verfahren zum Übereinanderstapeln und miteinander Verbinden von Silizium auf Isolatorschichten bereit zu stellen, die zu verlässlicheren vertikal integrierten Schaltkreisen führen, dabei nur ein Minimum von Verfahrensschritten zum Verschmelzen und miteinander Verbinden der Silizium-auf-Isolator-Schichten erfordern, wobei der Einfluss dieses Verfahrens auf bereits fertiggestellten Schaltkreise in der Silizium-auf- Isolator-Schicht minimiert wird.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird ein Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung bereitgestellt. Das Verfahren umfasst die Bereitstellung eines ersten Vorrichtungselements, worin das erste Vorrichtungselement ein erstes Schaltkreiselement umfasst, das zumindest teilweise in einem ersten Halbleiterfilm hergestellt wird. Der Halbleiterfilm wird als Halbleiterinsel, umgeben von isolierendem Material, einem ersten Kontaktabschnitt und einer ersten ebenen Isolationsschicht aus dielektrischem Material mit einer ersten freien Oberfläche hergestellt. Das Verfahren umfasst weiterhin die Bereitstellung eines zweiten Vorrichtungselements, worin das zweite Vorrichtungselement ein zweites Schaltkreiselement umfasst, das zumindest teilweise in einem zweiten Halbleiterfilm erzeugt wird und eine zweite ebene Isolierschicht aus dielektrischem Material, das auf dem zweiten Halbleiterfilm mit einer zweiten freien Oberfläche erzeugt wird. Zusätzlich umfasst das Verfahren das Übereinanderstapeln des ersten und zweiten Vorrichtungselements übereinander, so dass die erste freie Oberfläche der ersten planaren Isolierschicht der zweiten freien Oberfläche der zweiten planaren Isolierschicht gegenüberliegt. Nacheinander werden die erste planare Isolierschicht und die zweite planare Isolierschicht zusammengebondet; und ein zweiter Kontaktabschnitt wird hergestellt, worin der zweite Kontaktabschnitt durch das zweite Vorrichtungselement, die zweite Halbleiterschicht, die zweite ebene Isolierschicht und die erste ebene Isolierschicht zum ersten Kontaktabschnitt erstreckt.
  • Gemäß einer anderen Ausführungsform der vorliegenden Erfindung wird ein Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung bereitgestellt. Das Verfahren umfasst die Bereitstellung eines ersten Halbleiterschaltkreiselements, worin das erste Halbleiterschaltkreiselement einen ersten Kontaktabschnitt und eine erste ebene Isolierschicht aus dielektrischem Material umfasst, die das erste Halbleiterschaltkreiselement und den ersten Kontaktbereich bedeckt und eine erste freie Oberfläche aufweist. Das Verfahren umfasst weiter die Bereitstellung eines zweiten Halbleiterschaltkreiselements, das auf einer zweiten ebenen Isolierschicht aus dielektrischem Material mit einer zweiten freien Oberfläche erzeugt wird. Zusätzlich umfasst das Verfahren das Übereinanderstapeln des ersten und zweiten Halbleiterschaltkreiselements, so dass die erste freie Oberfläche der ersten ebenen Isolierschicht der zweiten freien Oberfläche der zweiten ebenen Isolierschicht gegenüberliegt. Danach werden die erste ebene Isolierschicht und die zweite ebene Isolierschicht zusammengebondet, und ein zweiter Kontaktbereich wird erzeugt, worin der zweite Kontaktbereich durch das zweite Halbleiterschaltkreiselement, die zweite ebene Isolierschicht und die erste ebene Isolierschicht zu einem ersten Kontaktbereich hindurchreicht, indem ein Kontaktloch mit einem Aspektverhältnis größer als 10 geätzt wird und mit leitfähigem Material gefüllt wird.
  • Gemäß noch einer anderen Ausführungsform der vorliegenden Erfindung wird ein Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung bereitgestellt. Das Verfahren umfasst die Bereitstellung eines ersten Halbleiterbauelements, wobei das erste Halbleiterbauelement mindestens zwei Schaltkreiselemente umfasst, die übereinander gestapelt sind und miteinander verschmolzen sind, einem ersten Kontaktbereich und einer ersten ebenen Isolierschicht aus dielektrischem Material mit einer ersten freien Oberfläche. Das Verfahren umfasst weiterhin die Bereitstellung eines zweiten Halbleiterbauelements, das auf einer zweiten planaren Isolierschicht aus dielektrischem Material mit einer zweiten freien Oberfläche erzeugt wird. Zusätzlich umfasst das Verfahren das Übereinanderstapeln der ersten und zweiten Halbleiterbauelemente, so dass die erste freie Oberfläche der ersten ebenen Isolierschicht der zweiten freien Oberfläche der zweiten ebenen Isolierschicht gegenüberliegt. Danach werden die erste ebene Isolierschicht und die zweite ebene Isolierschicht zusammengebondet und ein zweiter Kontaktbereich wird erzeugt, der durch das zweite Halbleiterbauelement, die zweite ebene Isolierschicht und die erste ebene Isolierschicht zu dem ersten Kontaktbereich hindurchreicht, indem mindestens ein Kontaktloch mit einem Aspektverhältnis größer als 10 geätzt wird und mit leitfähigem Material gefüllt wird.
  • Gemäß noch einer anderen Ausführungsform der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer dreidimensional integrierten Halbleitervorrichtung bereitgestellt. Das Verfahren umfasst die Bereitstellung eines ersten Halbleiterfilms mit einer ersten ebenen Isolierschicht aus dielektrischem Material mit einer ersten freien Oberfläche und die Bereitstellung eines zweiten Halbleiterfilms mit einer zweiten planaren Isolierschicht aus dielektrischem Material mit einer zweiten freien Oberfläche. Zusätzlich umfasst das Verfahren das Übereinanderstapeln des ersten und zweiten Halbleiterfilms, so dass die erste freie Oberfläche der ersten ebenen Isolierschicht der zweiten freien Oberfläche der zweiten ebenen Isolierschicht gegenüberliegt, so dass der erste und der zweite Halbleiterfilm durch die erste und zweite ebene Isolierschicht getrennt sind. Das Verfahren umfasst weiterhin das Zusammenbonden der ersten ebenen Isolierschicht und der zweiten ebenen Isolierschicht. Zusätzlich umfasst das Verfahren die Erzeugung eines Schaltkreiselements zumindest teilweise in jedem der ersten und zweiten Halbleiterfilme und Erzeugen eines Kontaktbereichs, indem ein Kontaktloch mit einem Aspektverhältnis größer als 10 geätzt wird und mit leitfähigem Material gefüllt wird, das das erste Schaltkreiselement des ersten Halbleiterfilms mit dem zweiten Schaltkreiselement des zweiten Halbleiterfilms kontaktiert.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird eine dreidimensional integrierte Halbleitervorrichtung bereitgestellt. Die Vorrichtung umfasst ein erstes Vorrichtungselement, worin das erste Vorrichtungselement ein erstes Schaltkreiselement umfasst, das zumindest teilweise in einem ersten Halbleiterfilm erzeugt wird, worin der Halbleiterfilm als Halbleiterinsel, umgeben von isolierendem Material, einem ersten Kontaktbereich und einer ersten ebenen Isolierschicht aus dielektrischem Material mit einer ersten freien Oberfläche erzeugt wird. Die Vorrichtung umfasst weiterhin ein zweites Vorrichtungselement, worin das zweite Vorrichtungselement ein zweites Schaltkreiselement umfasst, das zumindest teilweise in einem zweiten Halbleiterfilm und einer zweiten ebenen Isolierschicht aus dielektrischem Material, die auf dem zweiten Halbleiterfilm erzeugt wird, mit einer zweiten freien Oberfläche erzeugt wird. Das erste und zweite Vorrichtungselement werden übereinander gestapelt, so dass die erste freie Oberfläche der ersten ebenen Isolierschicht der zweiten freien Oberfläche der zweiten ebenen Isolierschicht gegenüberliegt. Die erste ebene Isolierschicht und die zweite ebene Isolierschicht sind zusammengebondet und ein zweiter Kontaktbereich reicht durch das zweite Vorrichtungselement, die zweite Halbleiterschicht, die zweite ebene Isolierschicht und die erste ebene Isolierschicht zum ersten Kontaktbereich hindurch.
  • Gemäß noch einer anderen Ausführungsform der vorliegenden Erfindung wird eine dreidimensional integrierte Halbleitervorrichtung bereitgestellt. Die Vorrichtung umfasst ein erstes Halbleiterschaltkreiselement, worin das erste Halbleiterschaltkreiselement einen ersten Kontaktbereich und eine erste ebene Isolierschicht aus dielektrischem Material, die das erste Halbleiterschaltkreiselement und den ersten Kontaktbereich bedeckt, und eine erste freie Oberfläche aufweist, umfasst. Die Vorrichtung umfasst weiterhin einen zweiten Halbleiterschaltkreis, der auf einer zweiten ebenen Isolierschicht aus dielektrischem Material mit einer zweiten freien Oberfläche erzeugt wird. Die ersten und zweiten Halbleiterschaltkreiselemente sind übereinander gestapelt, so dass die erste freie Oberfläche der ersten ebenen Isolierschicht der zweiten freien Oberfläche der zweiten ebenen Isolierschicht gegenüberliegt. Die erste ebene Isolierschicht und die zweite ebene Isolierschicht werden zusammengebondet, und ein zweiter Kontaktabschnitt reicht durch das zweite Halbleiterschaltkreiselement, die zweite ebene Isolierschicht und die erste ebene Isolierschicht zu einem ersten Kontaktabschnitt hindurch, wobei der zweite Kontaktabschnitt ein Kontaktloch ist, gefüllt mit Metall und mit einem Aspektverhältnis größer als 10.
  • Gemäß einer anderen Ausführungsform der vorliegenden Erfindung wird eine dreidimensional integrierte Halbleitervorrichtung bereit gestellt. Die Vorrichtung umfasst ein erstes Halbleitervorrichtungselement, worin das erste Halbleitervorrichtungselement mindestens zwei Schaltkreiselemente, die übereinander gestapelt und miteinander verschmolzen sind, und einen ersten Kontaktabschnitt, der durch die zwei verschmolzenen Schaltkreiselemente und einer ersten ebenen Isolierschicht aus dielektrischem Material mit einer ersten freien Oberfläche hindurchreicht, umfasst. Die Vorrichtung umfasst weiterhin ein zweites Halbleitervorrichtungselement, das auf einer zweiten ebenen Isolierschicht aus dielektrischem Material mit einer zweiten freien Oberfläche erzeugt ist. Die ersten und zweiten Halbleitervorrichtungselemente sind übereinander gestapelt, so dass die erste freie Oberfläche der ersten ebenen Isolierschicht der zweiten freien Oberfläche der zweiten ebenen Isolierschicht gegenüberliegt. Die erste ebene Isolierschicht und die zweite ebene Isolierschicht sind zusammengebondet und ein zweiter Kontaktbereich reicht durch das zweite Halbleitervorrichtungselement, die zweite ebene Isolierschicht und die erste ebene Isolierschicht zu einem ersten Kontaktbereich, wobei der zweite Kontaktbereich ein Kontaktloch, gefüllt mit Metall, ist, mit einem Aspektverhältnis größer als 10.
  • Gemäß noch einer anderen Ausführungsform der vorliegenden Erfindung wird eine dreidimensional integrierte Halbleitervorrichtung bereit gestellt. Die Vorrichtung umfasst ein erstes Silizium-auf-Isolator-Schaltkreiselement, das auf einem Substrat erzeugt ist, worin ein zweites Silizium-auf-Isolator-Schaltkreiselement zumindest teilweise in dem Substrat erzeugt ist und worin das erste und das zweite Silizium-auf-Isolator- Schaltkreiselement miteinander verbunden ist.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung werden in den anhängenden Ansprüchen definiert und werden mit der folgenden ausführlichen Beschreibung im Zusammenhang mit den begleitenden Zeichnungen offensichtlicher, in denen:
  • Fig. 1a-1e ein Verfahren für die dreidimensionale Integration von Halbleitervorrichtungen gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung veranschaulichen, wobei zwei Halbleitervorrichtungselemente übereinander gestapelt und miteinander verbunden werden;
  • Fig. 2a-2f eine Silizium-auf-Isolator-Technik veranschaulichen, die auf Waferbonding beruht, die in der vorliegenden Erfindung verwendet werden kann;
  • Fig. 3a-3f eine weitere Silizium-auf-Isolator-Technik veranschaulichen, die auf eine andere Waferbondingtechnik beruht, die in der vorliegenden Erfindung verwendet werden kann;
  • Fig. 4a-4c eine Hilfstechnik zur Bereitstellung einer zweiten Vorrichtung gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung veranschaulichen;
  • Fig. 5a-5e ein Verfahren zur dreidimensionalen Integration von Halbleitervorrichtungen gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung veranschaulichen, wobei mehr als zwei Halbleitervorrichtungselemente übereinander gestapelt und verbunden werden; und
  • Fig. 6a-6d eine beispielhafte Ausführungsform zeigen, in dem die gebondeten Silizium-auf-Isolator-Wafer von beiden Seiten bearbeitet werden.
    • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Während die vorliegende Erfindung in Bezug auf Ausführungsformen, wie sie in der folgenden ausführlichen Beschreibung veranschaulicht werden, und in Bezug auf die Zeichnungen beschrieben wird, sollte man verstehen, dass es nicht die Absicht ist, dass die folgende ausführliche Beschreibung und die Zeichnungen die vorliegende Erfindung auf die offenbarten besonderen beispielhaften Ausführungsformen beschränkt ist, sondern dass die beschriebenen beispielhaften Ausführungsformen nur verschiedene Aspekte der vorliegenden Erfindung, den Rahmen, der durch die anhängenden Ansprüche definiert ist, beispielhaft erläutert.
  • Die vorliegende Erfindung beschreibt ein Verfahren zur dreidimensionalen Integration von Halbleitervorrichtungen und eine sich daraus ergebende Vorrichtung. Das Verfahren kombiniert Niedertemperatur-Waferbondverfahren mit Rückseiten/Substratkontaktierverfahren, vorzugsweise mit Silizium-auf-Isolator-Vorrichtungen.
  • Die vorliegende Erfindung verwendet auf erfinderische Weise Niedrigtemperatur-Bondverfahren, die für gebondete Silizium-auf-Isolator-Wafertechnologie verwendet wird. Diese Weise Niedrigtemperatur-Bondtechnologie wird für das übereinander Stapeln mehrerer Siliziumschichten und zum Erzeugen aktiver Transistoren und anderer Schaltkreiselemente darin verwendet.
  • Die vorliegende Erfindung verwendet weiterhin in erfinderischer Weise eine Verbindungstechnologie, die verwendet wird, um einen innewohnenden Nachteil von Siliziumauf-Isolator-Vorrichtungen zu überbrücken, genauer gesagt, reichern sich in einem Feldeffekttransistor (FET), der auf einem Substrat mit einer Isolierschicht, die darauf ausgebildet ist, Ladungsträger unterhalb des Kanalbereichs des FETs an. Diese angereicherten Ladungsträger haben jedoch einen wesentlichen Einfluss auf die elektrischen Merkmale der Transistorvorrichtung, wie Gateschwellenspannung, und führen zu einer unerwünschten Beeinträchtigung der Signalleistung. Eine Möglichkeit, die angereicherten Ladungsträger zu beseitigen, ist, die Silizium-auf-Isolator-Vorrichtung mit einem Substratkontakt auszustatten, worin ein elektrischer Kontakt zu dem Substrat erzeugt wird. Die Erzeugung eines Kontakts erfordert jedoch das Ätzen von Öffnungen mit großem Längen-Weiten-Verhältnis durch verschiedene Materialien und verlässliches Füllen dieser Öffnungen mit Metall. Die vorliegende Erfindung verwendet diese komplexe Verbindungstechnologie auf eine Weise, dass sie die Erzeugung sowohl einer Verbindung zwischen den Ebenen, als auch einen Substratkontakt erlaubt. Als ein Ergebnis stellt die vorliegende Erfindung eine bemerkenswert erhöhte Transistordichte ohne Erhöhung der Chipfläche bereit. Darüber hinaus erlaubt diese Erfindung das Übereinanderstapeln von Halbleitervorrichtungen unter Verwendung derselben Prozessverfahren wie sie bei der Herstellung einer einzelnen Halbleitervorrichtungsschicht verwendet werden. Weiterhin werden keine zusätzlichen Verfahrensschritte erforderlich, die auf die dreidimensionale Integration von Halbleitern spezialisiert sind.
  • Mit Bezug auf die Fig. 1a bis 1e wird nun eine beispielhafte Ausführungsform gemäß der vorliegenden Erfindung beschrieben.
  • Fig. 1(a) zeigt schematisch eine Querschnittsansicht eines zweiten Vorrichtungselements 100 gemäß der vorliegenden Erfindung. Zweite Schaltkreiselemente 106 sind zumindest teilweise in einem zweiten Halbleiterfilm 103 ausgebildet. Der zweite Halbleiterfilm 103 ist auf einer zweiten ebenen Isolierschicht 101 aus dielektrischem Material mit einer freien Oberfläche 110 ausgebildet. Die zweiten Schaltkreiselemente 106 und der zweite Halbleiterfilm 103 sind mit einer Schutzschicht 104 bedeckt.
  • In dem veranschaulichenden Beispiel von Fig. 1a ist der zweite Halbleiterfilm 103 von isolierendem dielektrischem Material 102/101 umgeben, so dass die zweiten Schaltkreiselemente 106 zumindest teilweise in zweiten Halbleiterinseln ausgebildet sind. Obwohl der zweite Halbleiterfilm 103 nicht auf zweite Halbleiterinseln beschränkt ist, können die gleichen Bezugszeichen für zweite Halbleiterfilme 103 und zweite Halbleiterinseln 103 verwendet werden.
  • Die Schutzschicht 104 kann Siliziumdioxid, Siliziumnitrid, Siliziumcarbid, Saphir oder Ähnliches sein. Das dielektrische Material der zweiten ebenen Isolierschicht 101 kann Siliziumdioxid, Siliziumnitrid, Siliziumcarbid, Saphir und Ähnliches sein und der Halbleiterfilm 103 kann Silizium, Germanium, Galliumarsenid und Ähnliches sein. Vorzugsweise werden Siliziumdioxid verwendet, das in einem Tetraethylorthosilikat-Verfahren (TEOS) bereitgestellt wird. Die zweiten Schaltkreiselemente 106 können aktive oder passive Elemente wie Feldeffekttransistoren (FET), kapazitive Elemente, Verdrahtungselemente und Ähnliches sein.
  • Die oben beschriebene Struktur ist allgemein bekannt als eine Silizium-auf-Isolator- Vorrichtung, wenn der zweite Halbleiterfilm 103 Silizium ist. Silizium-auf-Isolator- Technologie verwendet eine einfache Herstellungsabfolge, verfügt über verminderte Kopplungskapazität zwischen verschiedenen Schaltkreiselementen über den gesamten integrierten Schaltkreischip und eliminiert den Latch-up-Effekt in CMOS-Schaltkreisen. Verglichen mit Standardtechnologie wie lokale Oxidation von Silizium (LOCOS) erlaubt Silizium-auf-Isolator-Technologie kleinere Isolationsbereiche und reduziert deshalb die Chipgröße. Die minimale Trennung von Vorrichtungen wird nur durch Grenzen der Lithographie bestimmt und nicht durch das Abscheideverfahren wie in LOCOS. Weiterhin erlaubt Silizium-auf-Isolator-Technologie eine erhöhte Schaltkreisgeschwindigkeit aufgrund der verminderten parasitären Kapazität und der Chipgröße. Beispiele für Siliziumauf-Isolator-Verfahren werden später beschrieben.
  • Wie bereits vorher erwähnt, ist die vorliegende Erfindung nicht auf Silizium-auf-Isolator- Vorrichtungen beschränkt. Isolationstechniken für Schaltkreiselemente können auch auf Störstellenübergangsisolationstechniken (junction insulation), "lokale Oxidation von Silizium" (LOGOS)-Techniken, Grabenisolationstechniken und Ähnliches basieren.
  • Fig. 1(b) ist eine Querschnittsansicht eines ersten Vorrichtungselements 200. Erste Schaltkreiselemente 206 sind zumindest teilweise in einem ersten Halbleiterfilm 203 ausgebildet. Der erste Halbleiterfilm 203 ist auf einer Isolierschicht 201 ausgebildet. Die ersten Schaltkreiselemente 206 und der erste Halbleiterflim 203 sind mit einer Schutzschicht 204 bedeckt. Das erste Vorrichtungselement 200 umfasst weiterhin erste Kontaktbereiche 205/208, ein Substrat 209 und eine erste ebene Isolierschicht aus dielektrischem Material 207, die die Schutzschicht 204 und die ersten Kontaktbereiche 205/208bedeckt und die eine freie Oberfläche 210 aufweist. Die Schutzschicht 204, das dielektrische Material der ersten ebenen Isolierschicht 201, der erste Halbleiterfilm 203 und die ersten Schaltkreiselemente können dieselben Eigenschaften umfassen wie das zweite Vorrichtungselement 100, wie vorher beschrieben.
  • In der veranschaulichenden Ausführungsform von Fig. 1b ist der erste Halbleiterfilm 203 von isolierendem dielektrischem Material 202/201 umgeben, so dass die ersten Schaltkreiselemente 206 zumindest teilweise in ersten Halbleiterinseln ausgebildet sind. Obwohl der erste Halbleiterfilm 203 nicht auf die ersten Halbleiterinseln beschränkt ist, werden dieselben Bezugszeichen für die ersten Halbleiterfilme 203 und die ersten Halbleiterinseln 203 verwendet.
  • Darüber hinaus zeigt Fig. 1(b) Kontaktbereiche 205/208, die eine elektrische Verbindung zum Substrat 209 oder zu den Halbleiterinseln 203 ermöglichen. Solche Kontaktbereiche 205/208 können verwendet werden, um die Ladungen in dem Bereich zwischen dem Substrat 209 und der Isolierschicht 201 zu beseitigen. Aufgrund der geringen Leitfähigkeit dieser zwei Schichten neigen Ladungen dazu, sich in diesem Bereich anzureichern und die Gerätefunktion einzuschränken. Deshalb kann ein erster Kontaktbereich in Silizium-auf-Isolator-Vorrichtungen als Substratkontakt 208 verwendet werden. Typischerweise weisen Kontaktbereiche 205/208 ein hohes Aspektverhältnis (Tiefe/Weite) auf, vorzugsweise mit einem Aspektverhältnis (Tiefe/Weite) größer als 10 und besonders bevorzugt größer als 15.
  • Die Kontaktbereiche 205/208 können gemäß des folgenden Verfahrensablaufs erzeugt werden. Ein Lithographieschritt wird durchgeführt, um eine Schutzlackmaske für einen nachfolgenden anisotropen Ätzschritt bereit zu stellen, um eine Öffnung für einen Kontaktbereich 205/208 zu erzeugen. Der anisotrope Ätzschritt zur Erzeugung der Öffnung muss keine Selektivität gegenüber irgendeiner Schicht aufweisen, durch die die Öffnung geätzt wird, z. B. die Schutzschicht 204, die Siliziuminsel 203 und die Isolierschicht 201. Größe und Form der Öffnung kann je nach Design oder nach Belieben und Füllfähigkeit verändert werden, d. h., die Öffnung kann einen kreisförmigen, quadratischen oder rechteckigen Querschnitt aufweisen. In einer veranschaulichenden Ausführungsform ist die Öffnung im Allgemeinen eine kreisförmige Öffnung mit einem Durchmesserbereich von ungefähr 300-500 nm und kann eine Tiefe von mehr als 10 µm erreichen. In diesem Fall wäre das Aspektverhältnis (Tiefe/Weite) näherungsweise 20 (10 µm/500 nm).
  • Als nächstes wird die Öffnung durch ein Kontaktierungsmetall wie Wolfram gefüllt. Jedes andere geeignete Kontaktmetall, das im Stand der Technik bekannt ist, wie Aluminium, Kobalt, Titan, Tantal oder Kombinationen davon, können verwendet werden. Das Abscheideverfahren kann chemische Dampfabscheidung (CVD), Sputtern, selektive stromlose Metallabscheidung aus wässriger Lösung oder jedes andere Verfahren, das eine ausreichende Stufenbedeckung erlaubt, sein.
  • Wolfram wird jedoch bevorzugt als Füllmaterial verwendet, weil es ausgezeichneten Widerstand gegenüber Elektromigrationseffekte, Hügelentstehung und feuchtigkeitsverursachter Korrosion aufweist. Weiterhin kann es durch CVD abgeschieden werden und erlaubt deshalb eine viel bessere Stufenbedeckung, als sie durch Sputterabscheidung oder physikalisch aufgedampfte Filme, z. B. Aluminiumfilme, erhalten wird. Folglich können Kontaktöffnungen, allgemein genannt als Vias, die ein sehr hohes Aspektverhältnis (Tiefe/Weite) aufweisen, gefüllt werden, wodurch eine hohe Schaltkreispackungsdichte erreicht wird.
  • In einer besonderen Ausführungsform wird Siliziumdioxid als dielektrisches Material für die erste ebene Isolierschicht 207 verwendet. Siliziumdioxidtechnologie ist sehr bewährt und häufig verwendet. Ein weiterer Vorteil ist, dass Siliziumdioxid als dielektrisches Material für die erste ebene Isolierschicht 207 eine Oberfläche bereitstellt, für die es sehr bewährte Bondverfahren gibt.
  • In einer weiteren Ausführungsform ist das dielektrische Material von mindestens einem der ebenen Isolierschichten 201/207 Siliziudioxid, das durch chemische Dampfabscheidung oder Plasma verstärkte chemische Dampfabscheidung aufgebracht ist. Mit diesen Techniken kann eine bessere Bedeckung von Kanten und Strukturen mit einem hohen Aspektverhältnis (Tiefe/Weite) erreicht werden. Dies ist vorteilhaft, wenn Silizium-auf- Isolator-Technologien mit kleinen Strukturgrößen verwendet werden. Auf diese Weise kann eine bessere Kompatibilität zu Silizium-auf-Isolator-Verfahren erreicht werden.
  • In noch einer anderen veranschaulichenden Ausführungsform wird das dielektrische Material von mindestens einem der ebenen Isolierschichten 201/207 durch Zersetzung von Tetraethylorthosilikat, allgemein bekannt als TEOS, durch chemische Dampfabscheidung oder plasmaverstärkte chemische Dampfabscheidung erzeugt. Mit solch einem Verfahren können Siliziumdioxidfilme von hoher Qualität mit einer ausgezeichneten Stufenbedeckung erreicht werden. Weiterhin ermöglicht diese Methode, Strukturen mit einem hohen Aspektverhältnis (Tiefe/Weite) zu füllen, was wichtig beim Füllen von Gräben mit dielektrischem Material in Silizium-auf-Isolator-Verfahren sein kann.
  • Fig. 1(c) zeigt eine Struktur, die durch Verschmelzung der Vorrichtungselemente von Fig. 1(a) und Fig. 1(b) erzeugt wird. Merkmale, die von vorhergehenden Figuren bekannt sind, behalten ihre Bezugszeichen.
  • Jedes geeignete Bondverfahren, das im Stand der Technik bekannt ist, kann zum Verbinden der Vorrichtungselemente der Fig. 1(a) und 1(b) verwendet werden. In einer Ausführungsform kann ein Niedertemperaturverfahren ausgewählt werden, insbesondere ein Verfahren, das eine Temperatur im Bereich von Raumtemperatur bis zu ungefähr 500°C erfordert und besonders bevorzugt eine Temperatur im Bereich von Raumtemperatur bis ungefähr 300°C erfordert, um Strukturen durch erhöhte Temperaturen nicht nachteilig zu beeinflussen.
  • Das Bonden von Strukturen wie sie in den Fig. 1(a) und 1(b) veranschaulicht sind, kann auf beispielhafte Weise durch den folgenden Verfahrensablauf durchgeführt werden. Ausgehend von den zwei Vorrichtungen mit Siliziumdioxidschichten 207 und 101 werden die Oberflächen 110 und 210, geglättet und poliert, z. B. durch mechanisches/chemisches Polieren. Als nächstes wird die Oberfläche aktiviert durch, z. B., Behandlung mit Schwefelsäure und Wasserstoffperoxid oder durch ein Plasma. Dann werden die polierten Oberflächen 110 und 210 unter geeigneten Verfahrensbedingungen in engen Kontakt gebracht, wobei die Verfahrensbedingungen eine Temperatur wie oben beschrieben und atmosphärische Bedingungen umfassen, die Vakuumbedingungen oder Bedingungen in einem Inertgas einschließen. Druckbedingungen, unter denen die Vorrichtungen zusammengepresst werden, können von keinerlei externer Kraft bis zu mehr als - kN/cm2 reichen.
  • Fig. 1(d) veranschaulicht die Struktur von Fig. 1(c) in einer fortgeschrittenen Herstellungsstufe. Kontaktlöcher 413, 414, 415, 416 werden in die Vorrichtung 400 hinunter bis zu verschiedenen Vorrichtungsebenen, wie den ersten Kontaktbereichen 205, 208 oder zu den Siliziuminseln 103, 203 geätzt. Die Durchmesser der Kontaktlöcher 414 können etwas größer sein als der darunter liegende erste Kontaktbereich 205, um die Positionierung zu erleichtern.
  • Gemäß einer beispielhaften Ausführungsform kann derselbe Ätzprozess wie für die Erzeugung der Substratkontakte, wie vorher beschrieben, verwendet werden. Die Kontaktlöcher 413, 414, 415, 416 können zu einer erwünschten Ebene in jeder der Strukturen wie in den Fig. 1(a) und 1(b) veranschaulicht, hinuntergeätzt werden. Zum Beispiel kann das Kontaktloch zu einem der ersten Schaltkreiselemente 206 in dem ersten Vorrichtungselement 200 hintergeätzt werden, oder hinunter zu einem der zweiten Schaltkreiselemente 106 in dem zweiten Vorrichtungselement 100, oder hinunter zu einem Kontaktbereich 205, 208 in dem ersten Vorrichtungselement 200, und sogar hinunter zum Substrat 209 des ersten Vorrichtungselements 200. Ein anisotropes Ätzverfahren kann verwendet werden, um ein großes Aspektverhältnis (Tiefe/Weite) zu erreichen.
  • Fig. 1(e) ist eine Querschnittsansicht einer dreidimensional integrierten Halbleitervorrichtung 500 in einer weiter fortgeschrittenen Herstellungsstufe. Die Kontaktlöcher 413, 414, 415, 416 aus Fig. 1(d) werden mit leitfähigem Material gefüllt, um das Verfahren zur Erzeugung solcher Kontaktbereiche, die eine Mehrebenenverbindung zwischen übereinander gestapelten Vorrichtungen bereitstellt, zu vervollständigen. Die Kontaktlöcher 413, 414, 415, 416 aus Fig. 1(d) werden durch irgendein geeignetes Kontaktmaterial, das im Stand der Technik bekannt ist, wie Wolfram, Aluminium, Kobalt, Titan, Tantal oder eine Kombination daraus gefüllt. Das Abscheideverfahren kann chemische Dampfabscheidung (CVD), Sputtern, selektive stromlose Metallabscheidung aus flüssigen Lösungen und Ähnlichem sein. Vorzugsweise ist das Verfahren des Füllens der Kontaktlöcher 413, 414, 415, 416 der Fig. 1(d) jedoch das gleiche wie das, das für die Substratkontakte, wie vorher beschrieben, verwendet wurde. In einer Ausführungsform wird die gesamte Struktur mit Kontaktierfeldern 508 ausgestattet.
  • Die Fig. 2 und 3 zeigen veranschaulichende Beispiele für Silizium-auf-Isolator-Waferbond-Verfahren. Es wird berichtet, dass Silizium-auf-Isolator-Waferbond-Verfahren verglichen zu verschiedenen Isolationsansätzen wie dielektrische Isolation (DI) und Trennung durch implantierten Sauerstoff (SYMOX) sehr geringe Leckströme aufweist. Zum Beispiel weist die dielektrische Isolationstechnik unvollständig isolierte Inseln aufgrund von Differenzen des thermischen Ausdehnungskoeffizienten der verwendeten Materialien auf, die zu einem gebogenen Wafer führen. SYMOX erlaubt nur dünne vergrabene Oxidschichten, die Nachteile für Anwendungen bei höheren Spannungen aufweisen. Weiterhin kann gemäß der vorliegenden Erfindung bei Silizium-auf-Isolator-Waferbond- Verfahren das selbe Bondverfahren angewendet werden, wie es zum Bonden der ersten und zweiten Vorrichtungselemente 100 und 200 verwendet wird, um eine dreidimensionale Halbleitervorrichtung zu erzeugen. Deshalb ermöglicht es die vorliegende Erfindung kompatible Verfahren anzuwenden und erlaubt deshalb die Vermeidung gegenseitiger möglicher Verfahrensbeeinflussung.
  • Im Folgenden werden die Verfahrensschritte für ein veranschaulichendes Beispiel eines Silizium-auf-Isolator-Waferbond-Verfahrens mit Bezug auf die begleitenden Fig. 2(a)-2(f) erklärt. Die Fig. 2(a)-2(f) sind Querschnittsansichten einer Silizium-auf-Isolator-Vorrichtung, wobei verschiedene Stufen während des Herstellungsverfahrens veranschaulicht werden. Obwohl jede Art von Silizium-auf-Isolator-Verfahren verwendet werden kann, wendet eine bestimmte veranschaulichende Ausführungsform Silizium-auf-Isolator- Waferbond-Verfahren an.
  • Fig. 2(a) zeigt die Querschnittsansicht von zwei Wafern 621 und 622, wobei der erste Wafer 622 oxidierte Oberflächen 623 und 624 aufweist und dotiertes oder undotiertes Silizium umfassen kann. Der zweite Wafer 621 kann ein dotiertes oder undotiertes Siliziumsubstrat sein, das oxidierte Oberflächen aufweisen kann oder nicht. Um mit den vorher beschriebenen Verfahren kompatibel zu sein, wird jedoch eine oxidierte Oberfläche bevorzugt. Kommerziell erhältliche oxidierte Wafer können als erste und/oder zweite Wafer 621, 622 verwendet werden.
  • Fig. 2(b) zeigt zwei Wafer 621 und 622, die nach dem Bondverfahren miteinander verschmolzen sind. Gemäß einer Ausführungsform wird das Bondverfahren bei einer Temperatur zwischen ungefähr 700°C und ungefähr 1200°C durchgeführt. Das Bondverfahren kann unter Vakuumbedingungen und/oder unter Anlegung einer Spannung ausgeführt werden. Eine besondere Ausführungsform verwendet dieselben Bondverfahrensbedingungen wie vorher unter Fig. 1(c) beschrieben, insbesondere mit denselben Temperaturbedingungen.
  • Fig. 2(c) veranschaulicht einen Verfahrensschritt, worin die bedeckenden Oxidschichten 624 entfernt wurden und Gräben 625 in das Silizium 622 geätzt wurden. Jedes Trockenätz- oder nasschemische Ätzverfahren, das im Stand der Technik bekannt ist, kann verwendet werden, um die bedeckende Oxidschicht 624 zu entfernen. Nach einem vorangegangenen Fotolithographieschritt, wie er im Stand der Technik bekannt ist, können die Gräben 625 geätzt werden. Die Gräben 625 können V-Form, wie in Fig. 2(c) gezeigt wird, aufweisen, oder, besonders bevorzugt, haben vertikale Wände, um eine höhere Integrationsdichte zu erreichen.
  • Fig. 2(d) veranschaulicht eine weiter fortgeschrittene Stufe des SOI-Verfahrens. Die Gräben 625 werden mit dielektrischem Material z. B. Siliziumdioxid 626 gefüllt. Alternativ kann die Oberfläche der Gräben 625 wieder oxidiert werden und ein Polysiliziumfilm wird auf dem Oxid erzeugt, so dass das verbleibende Volumens des Grabens 625 gefüllt wird.
  • Fig. 2(e) veranschaulicht das Ergebnis eines nachfolgenden Verfahrensschrittes. Die Vorrichtung wird geglättet indem vorstehendes dielektrisches Material entfernt wird, so dass Siliziuminseln 630 entstehen. Die Siliziuminseln 630 sind von isolierendem Material 623 und 631 umgeben und sind von benachbarten Siliziuminseln getrennt.
  • Fig. 2(f) zeigt ein veranschaulichendes Beispiel einer Silizium-auf-Isolator-Vorrichtung 600, worin ein Feldeffekttransistor mit Source- und Drain-Elektrode 627, einer Gateisolierung 628 und einer Gateelektrode 629 zumindest teilweise in der Siliziuminsel 630, erzeugt wird.
  • Hinsichtlich der Minimierung von Vorrichtungsstrukturen können die Gräben 625 anisotrop geätzt werden, um ein hohes Aspektverhältnis (Tiefe/Weite) zu erreichen. Dadurch erhalten die Gräben, die im Wesentlichen mit dielektrischem Material gefüllt sind, im Wesentlichen vertikale Wände. Die Verfahren sind deshalb vorzugsweise dieselben wie bereits beschrieben. Dieses Verfahren ist ähnlich zu einem Verfahren zur Erzeugung von vergrabenem Oxid (buried oxide, BOX).
  • Die Fig. 3(a)-3(f) zeigen eine Alternative zu dem vorher genannten Silizium-auf-Isolator- Verfahren. Fig. 3(a) zeigt ein dotiertes oder undotiertes Siliziummaterial 730, in das V- geformte Gräben geätzt wurden und das mit einer Oxidschicht 731 ausgestattet wurde.
  • Fig. 3(b) zeigt den nächsten Verfahrensschritt, worin Polysilizium 732 auf der oxidierten Schicht 731 abgeschieden wird. Fig. 3(c) zeigt eine weiter fortgeschrittene Prozessstufe, worin die Polysiliziumschicht 732 geglättet wurde und mit einer Oxidschicht 733 ausgestattet wurde. Fig. 3(d) veranschaulicht einen nachfolgenden Verfahrensschritt, worin ein Substratwafer 734 auf die Oxidschicht 733 gebondet wird. Wieder sind dieselben Bondverfahren wie vorher beschrieben bevorzugt. Fig. 3(e) veranschaulicht eine weiter verarbeitete Vorrichtung, worin das Siliziummaterial 730 dünner gemacht und poliert wurde bis isolierte Siliziuminseln 735 entstehen.
  • Fig. 3(f) zeigt wieder eine veranschaulichende Ausführungsform einer SOI-Vorrichtung 700 beim abschließenden Schritt der Erzeugung von Schaltkreisen in der Siliziuminsel 734, worin ein Feldeffekttransistor mit einer Source- und einer Drain-Elektrode 737, einer Gateisolation 738 und einer Gateelektrode 739 zumindest teilweise in der Siliziuminsel 735 erzeugt wird.
  • Fig. 4(a)-4(c) veranschaulichen ein Verfahren zur Bereitstellung eines zweiten Vorrichtungselements in einem zweiten Halbleiterfilm wie in Fig. 1(a) veranschaulicht. Da Silizium-auf-Isolator-Vorrichtungen im Allgemeinen mit einem Substrat ausgestattet sind, ist sofortiges Bonden an eine darunter liegende Vorrichtung nicht möglich. Deshalb muss solch ein Substrat entfernt werden. Auf der anderen Seite bedeutet die Entfernung des Substrats eine dramatische Reduzierung der Dicke der Vorrichtung, wobei die mechanische Stabilität verloren geht. Deshalb kann ein unterstützendes Verfahren eingesetzt werden, um die mechanische Stabilität während kritischer Verfahrensschritte, die in den Fig. 4(a)-4(c) veranschaulicht werden, zu verbessern.
  • Fig. 4(a) zeigt eine Querschnittsansicht einer Halbleitervorrichtung 800, die an eine erste Halbleitervorrichtung 200 gemäß Fig. 1(b) gebondet werden soll. Die Halbleitervorrichtung 800 umfasst ein Substrat 843, eine Schutzschicht 845, eine Halbleiterinsel (844), umgeben von isolierendem Material (842). Ein Feldeffekttransistor, der eine Source- und eine Drain-Elektrode 847, eine Gateisolationsschicht 848 und eine Gateelektrode 849umfasst, wird zumindest teilweise in der Siliziuminsel 844 erzeugt und veranschaulicht ein Schaltkreiselement analog zu Schaltkreiselementen 106 und 206, die in Fig. 1 gezeigt sind. Um die Halbleitervorrichtung 800 an die erste Halbleitervorrichtung 200 gemäß der Fig. 1(b) zu bonden, muss das Substrat 843 entfernt werden, wobei die mechanische Stabilität der Halbleitervorrichtung 800 vermindert wird.
  • Die Querschnittsansicht in Fig. 4(b) zeigt eine Hilfsschicht 851, die an die Schutzschicht 845 über eine Verbindungsschicht 850 angebracht wird. Die Hilfsschicht 851 kann aus Silizium, Quarz oder Aluminiumoxid hergestellt sein, wobei das Material gewählt werden kann, um einen hohen Grad an Kompatibilität hinsichtlich thermischer Ausdehnung und mechanische Stabilität zu erreichen. Als Haftschicht 850 kann Wachs oder ein Epoxydharz verwendet werden, so dass die Hilfsschicht 851 leicht entfernt werden kann.
  • Die Querschnittsansicht von Fig. 4(c) veranschaulicht den nächsten Verfahrensschritt. In diesem Schritt wird die Substratschicht 843 durch ein Dünnungsverfahren, das chemisches/mechanisches Polieren umfasst, entfernt. Eine freie Oberfläche des Isolationsmaterials 842 wird erzeugt, die zum Bonden an ein darunter liegendes erstes Vorrichtungselement 200, wie in Fig. 1(c) beschrieben, verwendet werden kann.
  • Bevor dem nächsten Verfahrensschritt gemäß eines Verfahrens, das in der Fig. 1(d) veranschaulicht ist, durchgeführt werden kann, muss die Hilfsschicht 851 und die Haftschicht 850 in einem vorangehenden Schritt entfernt werden. Dies kann z. B. durch Erhitzen des Wachses oberhalb seines Schmelzpunktes erreicht werden, wodurch die Hilfsschicht 851 entfernt wird.
  • Die Fig. 5(a)-5(e) zeigen eine veranschaulichende Ausführungsform, worin die Bildung des dreidimensional integrierten Schaltkreises 1100 mit mehr als zwei Halbleitervorrichtungselementen (I und II und III), die übereinander gestapelt werden, gezeigt wird. Die Fig. 5(a)-5(e) veranschaulichen ein IC bei verschiedenen Herstellungsstufen.
  • Fig. 5(a) zeigt schematisch eine Querschnittsansicht eines zweiten Vorrichtungselements 900 in einem zweiten Halbleiterfilm 903 gemäß der vorliegenden Erfindung. Der zweite Halbleiterfilm 903 ist auf einer zweiten ebenen Isolierschicht aus dielektrischem Material 901 mit einer freien Oberfläche 910 ausgebildet. Schaltkreiselemente 906 sind zumindest teilweise in dem zweiten Halbleiterfilm 903 ausgebildet. Die Schaltkreiselemente 906 und der zweite Halbleiterfilm 903 sind mit einer Schutzschicht 904 bedeckt. Der zweite Halbleiterfilm 903 ist von isolierendem Material 901 und 902 umgeben, wobei eine Halbleiterinsel entsteht.
  • Die Struktur des zweiten Vorrichtungselements 900 in dieser veranschaulichenden Ausführungsform ist analog zu dem zweiten Vorrichtungselement 100 von Fig. 1(a) und alle Eigenschaften, die mit Bezug auf Fig. 1 und entsprechende Ausführungsformen beschrieben sind, gelten für Fig. 5(a).
  • Fig. 5(b) ist eine Querschnittsansicht eines ersten Vorrichtungselements 1000, das auf einem Substrat 1209 ausgebildet ist, wobei das erste Vorrichtungselement 1000 mindestens zwei Schaltkreise II und III, die übereinander gestapelt und miteinander verschmolzen sind, erste Kontaktbereiche 1513, 1514, 1515, 1516, die durch die verschmolzenen Schaltkreise II, III hindurchreichen, und eine erste ebene Isolierschicht 1007 aus dielektrischem Material mit einer ersten freien Oberfläche 1011 umfasst. Der erste Schaltkreis II umfasst Schaltkreiselemente 1106, Halbleiterfilme 1103 und Isolierschichten 1101 und 1102. Der zweite Schaltkreis III umfasst Schaltkreiselemente 1206, Halbleiterfilme 1203 und Isolierschichten 1201 und 1202.
  • Die Struktur des ersten Vorrichtungselements 1000 in dieser veranschaulichenden Ausführungsform ist analog zu der Halbleitervorrichtung 500 von Fig. 1(e), jedoch ohne die Kontaktflächen 508. Deshalb gelten alle Eigenschaften, die hinsichtlich der Fig. 1 und entsprechender Ausführungsformen beschrieben sind, auch für Fig. 5(b).
  • Fig. 5(c) zeigt eine Verfahrensstufe einer Halbleitervorrichtung 1100, worin das zweite Vorrichtungselement 900 auf das erste Vorrichtungselement 1000 gestapelt und mit einem Bondverfahren, das analog zu den Bondverfahren sein kann, die mit Fig. 1(c) beschrieben sind, verschmolzen sind. Deshalb können alle darin beschriebenen Ausführungsformen angewendet werden.
  • Fig. 5(d) veranschaulicht eine Verfahrensstufe einer Halbleitervorrichtung 1200 worin Kontaktlöcher 1115 in die Halbleitervorrichtung 1200 geätzt werden, insbesondere in das zweite Vorrichtungselement 900 bis hinab zu den Kontaktabschnitten 1513, 1514, 1515, 1516 des darunter liegenden ersten Vorrichtungselements 1000. Die Durchmesser der Kontaktlöcher 1115 können etwas größer sein als die darunter liegenden Kontaktbereiche 1513, 1514, 1515, 1516, um eine Ausrichtung zu erleichtern (nicht gezeigt).
  • Fig. 5(e) ist eine Querschnittsansicht der vollständigen dreidimensional integrierten Halbleitervorrichtung 1300. Die Kontaktlöcher 1115 von Fig. 5(d) sind mit leitfähigem Material gefüllt, um die Kontaktbereiche 1613, 1614, 1615, 1616 zu vervollständigen, wobei eine Mehrebenenkontaktierung zwischen den übereinander gestapelten Schaltkreisen I, II und III bereit gestellt wird. Die Kontaktlöcher werden durch irgendein geeignetes Kontaktmetall, das im Stand der Technik bekannt ist, wie Wolfram, Aluminium, Kobalt, Titan, Tantal oder Kombinationen davon gefüllt. Auf der Oberseite der Kontaktabschnitte 1613, 1614, 1615, 1616 können Kontaktflächen 1108 ausgebildet sein. Das Abscheideverfahren kann chemische Dampfabscheidung (CVD), Sputtern, selektive stromlose Metallabscheidung aus wässriger Lösung und Ähnliches sein.
  • Die Fig. 6(a)-6(d) zeigen schematisch ein weiteres Herstellungsverfahren einer integrierten Schaltung 1400 während verschiedener Herstellungsstufen gemäß eines veranschaulichenden Beispiels. Fig. 6(a) zeigt eine Querschnittsansicht eines ersten 1202 und eines zweiten 1205 Wafers, wobei die ersten und zweiten Wafer 1202, 1205 einen dotierten oder undotierten Halbleiterfilm 1202, 1205 umfassen, welche mit Oxidschichten 1201, 1203, 1204 bzw. 1206 ausgestattet sind. Das Halbleitermaterial kann Silizium, Germanium, Galliumarsenid und Ähnliches sein.
  • Fig. 6(b) zeigt die ersten und zweiten Wafer 1202 und 1205, die an den Oxidschichten 1203 und 1204 zusammengebondet sind. Eine Schutzoxidschicht 1206 wird entfernt und Gräben 1207 werden erzeugt, um Halbleiterinseln zu definieren.
  • In Fig. 6(c) wird ein Schaltkreiselement 1210, in diesem Fall durch einen Feldeffekttransistor veranschaulicht, zumindest teilweise in der Siliziuminsel erzeugt. Die Gräben werden mit dielektrischem Material 1208 gefüllt.
  • In Fig. 6(d) wird das Kontaktloch 1207 mit leitfähigem Material 1211 gefüllt. Die Oxidschicht 1201 wird entfernt, Gräben 1212 für Halbleiterinseln werden erzeugt und gefüllt.
  • Ein Schaltkreiselement 1214 wird erzeugt und ein Kontaktloch 1213 wird durch den zweiten Wafer 1202 zu dem Kontaktloch 1211 geätzt und mit leitfähigem Material gefüllt.
  • Die Verfahren zur Erzeugung des dreidimensional integrierten Schaltkreises 1400, wie in Fig. 6(d) dargestellt, sind ähnlich zu denen, die oben beschrieben wurden, und die Beschreibung dafür wurde weg gelassen.
  • In einer weiteren Ausführungsform (nicht gezeigt) kann der dreidimensional integrierte Schaltkreis 1400 als erstes und/oder ein zweites Vorrichtungselement 100, 200, wie in den Fig. 1 beschrieben, verwendet werden, um eine dreidimensional integrierte Vorrichtung zu erzeugen, die drei und mehr Schichten mit Schaltkreiselementen umfasst.
  • Weitere Abwandlungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offensichtlich. Entsprechend ist diese Beschreibung nur als eine Veranschaulichung abgefasst und dient dem Zweck, den Fachleuten die allgemeine Art und Weise zur Ausführung der vorliegenden Erfindung zu lehren. Man muss verstehen, dass die Ausführung der Erfindung, die hierin gezeigt und beschrieben ist, als die gegenwärtigen bevorzugten Ausführungsformen verwendet werden.

Claims (63)

1. Ein Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung, umfassend:
Bereitstellung eines ersten Vorrichtungselements, wobei das erste Vorrichtungselement umfasst: ein erstes Schaltkreiselement, das zumindest teilweise in einem ersten Halbleiterfilm ausgebildet ist, worin der Halbleiterfilm als Halbleiterinsel umgeben von isolierendem Material ausgebildet ist, einem ersten Kontaktbereich, und einer ersten ebenen Isolierschicht aus dielektrischem Material mit einer ersten freien Oberfläche;
Bereitstellung eines zweiten Vorrichtungselements, wobei das zweite Vorrichtungselement ein zweites Schaltkreiselement, das zumindest teilweise in einer zweiten Halbleiterschicht ausgebildet ist, und eine zweite ebene Isolierschicht aus dielektrischem Material, ausgebildet auf der zweiten Halbleiterschicht, mit einer zweiten freien Oberfläche, umfasst;
Übereinanderstapeln der ersten und zweiten Vorrichtungselemente, so dass die erste freie Oberfläche der ersten ebenen Isolierschicht der zweiten freien Oberfläche der zweiten ebenen Isolierschicht gegenüberliegen;
Bonden der ersten ebenen Isolierschicht an die zweite ebene Isolierschicht; und
Erzeugen eines zweiten Kontaktbereichs, der durch das zweite Vorrichtungselement, die zweite Halbleiterschicht, die zweite ebene Isolierschicht und die erste ebene Isolierschicht zu dem ersten Kontaktbereich hindurchreicht.
2. Das Verfahren von Anspruch 1, worin zumindest einer der ersten und zweiten Halbleiterschichten auf einem isolierenden Substrat ausgebildet wird, in dem eine Siliziumschicht auf dem Substrat abgeschieden wird.
3. Das Verfahren von Anspruch 1, worin Siliziumdioxid als dielektrisches Material verwendet wird.
4. Das Verfahren von Anspruch 1, worin das Erzeugen des ersten Kontaktbereichs umfasst:
Ätzen eines Kontaktlochs in das erste Vorrichtungselement durch mindestens zwei verschiedene Materialien; und
Füllen des Kontaktlochs mit leitfähigem Material.
5. Das Verfahren von Anspruch 4, worin der erste Kontaktbereich einen Substratkontakt umfasst, der einen leitfähigen Pfad zu einem Substrat bereit stellt auf dem das erste Vorrichtungselement ausgebildet ist.
6. Das Verfahren von Anspruch 4, worin ein Aspektverhältnis des Kontaktlochs größer als 10 ist.
7. Das Verfahren von Anspruch 4, worin ein Aspektverhältnis des Kontaktlochs größer als 15 ist.
8. Das Verfahren von Anspruch 4, worin ein anisotropes Trockenätzverfahren verwendet wird, um das Kontaktloch in das erste Vorrichtungselement zu ätzen.
9. Das Verfahren von Anspruch 1, worin das Bonden der ersten und zweiten Vorrichtung umfasst:
Polieren der ersten und zweiten freien Oberfläche der ersten und zweiten ebenen Isolierschicht;
Aktivieren der ersten und zweiten freien Oberflächen; und
Zusammenbringen in engen Kontakt der polierten ersten und zweiten freien Oberfläche.
10. Das Verfahren von Anspruch 1, worin die erste und zweite Vorrichtung in einem Temperaturbereich ungefähr zwischen Raumtemperatur und 500°C gebondet werden.
11. Das Verfahren von Anspruch 1, worin die ersten und zweiten Vorrichtungen in einem Temperaturbereich ungefähr zwischen Raumtemperatur und 300°C gebondet werden.
12. Das Verfahren von Anspruch 1, worin das Erzeugen des zweiten Kontaktabschnittes umfasst:
Ätzen eines Kontaktloches, das durch das zweite Vorrichtungselement, die zweite Halbleiterschicht, die zweite ebene Isolierschicht und die erste ebene Isolierschicht zu einem ersten Kontaktabschnitt reicht; und
Füllen des Kontaktlochs mit leitfähigem Material.
13. Das Verfahren von Anspruch 12, worin das Aspektverhältnis des Kontaktlochs größer als 10 ist.
14. Das Verfahren von Anspruch 12, worin das Aspektverhältnis des Kontaktlochs größer als 15 ist.
15. Das Verfahren von Anspruch 12, worin ein anisotropes Trockenätzverfahren für jedes Kontaktloch in das zweite Vorrichtungselement verwendet wird.
16. Das Verfahren von Anspruch 2, worin mindestens eines des ersten und zweiten Vorrichtungselements durch ein Verfahren erzeugt wird, das umfasst
Bonden eines ersten Halbleiterwafers mit einem zweiten Halbleiterwafer, worin mindestens eine Halbleiterwaferoberfläche oxidiert ist und die oxidierte Oberfläche zwischen zwei Halbleiterwafern liegt;
Ätzen von entweder Rillen oder Gräben in eine Seite des gebondeten Wafers hinunter bis auf die oxidierte Oberfläche um Siliziuminseln zu definieren;
Füllen entweder der Rillen oder Gräben mit isolierendem dielektrischem Material; und
Erzeugen von Schaltkreiselementen auf den Siliziuminseln.
17. Das Verfahren von Anspruch 16, worin der erste und zweite Halbleiterwafer in einem Temperaturbereich von ungefähr zwischen 700°C bis 1200°C zusammengebondet werden.
18. Das Verfahren von Anspruch 16, worin der erste und zweite Halbleiterwafer gebondet werden unter Verwendung desselben Bondverfahrens wie zum Bonden der ersten und zweiten ebenen Isolierschichten der ersten und zweiten Vorrichtungselemente.
19. Das Verfahren von Anspruch 1, worin das Bereitstellen des zweiten Halbleitervorrichtungselements weiter umfasst:
Absetzen einer Bondschicht auf die Oberfläche;
Anbringen eines zeitweiligen Substrats, das als Unterstützungsschicht verwendet wird; und
Entfernen eines Substrats, das unter der zweiten ebenen Isolierschicht aus dielektrischem Material liegt.
20. Das Verfahren von Anspruch 19, worin die Unterstützungsschicht gewählt wird, so dass sie hinsichtlich thermischer Ausdehnung kompatibel zu darunter liegenden Strukturen ist.
21. Das Verfahren von Anspruch 19, worin das zeitweilige Substrat entfernt wird, nachdem die zweite ebene Isolierschicht an die erste ebene Isolierschicht gebondet ist.
22. Ein Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung, umfassend:
Bereitstellung eines ersten Halbleiterschaltkreiselements, wobei das erste Halbleiterschaltkreiselement umfasst: einen ersten Kontaktbereich und eine erste ebene Isolierschicht aus dielektrischem Material, das das erste Halbleiterschaltkreiselement und den ersten Kontaktbereich bedeckt und eine erste freie Oberfläche aufweist;
Bereitstellung eines zweiten Halbleiterschaltkreiselements, wobei das zweite Halbleiterschaltkreiselement auf einer zweiten ebenen Isolierschicht aus dielektrischem Material mit einer zweiten freien Oberfläche ausgebildet ist;
Übereinanderstapeln des ersten und zweiten Halbleiterschaltkreiselements, so dass die erste freie Oberfläche der ersten ebenen Isolierschicht der zweiten freien Oberfläche der zweiten ebenen Isolierschicht gegenüberliegen;
Bonden der ersten ebenen Isolierschicht an die zweite ebene Isolierschicht; und
Erzeugen eines zweiten Kontaktbereichs, der durch das zweite Halbleiterschaltkreiselement, die zweite ebene Isolierschicht und die erste ebene Isolierschicht zu dem ersten Kontaktbereich hindurchreicht, indem ein Kontaktloch mit einem Längen/Weitenverhältnis größer als 10 geätzt und mit leitfähigem Material gefüllt wird.
23. Das Verfahren von Anspruch 22, worin das Längen/Weitenverhältnis des Kontaktlochs größer als 15 ist.
24. Das Verfahren von Anspruch 22, worin zumindest einer der ersten und zweiten Halbleiterschaltkreiselemente auf und in einer Siliziumschicht, die auf einem isolierenden Substrat abgeschieden ist, ausgebildet ist.
25. Das Verfahren von Anspruch 22, worin Siliziumdioxid als dielektrisches Material verwendet wird.
26. Das Verfahren von Anspruch 22, worin das Erzeugen des ersten Kontaktbereichs umfasst:
Ätzen eines Kontaktlochs in das erste Vorrichtungselement durch mindestens zwei verschiedene Materialien; und
Füllen des Kontaktlochs mit leitfähigem Material.
27. Das Verfahren von Anspruch 26, worin der erste Kontaktbereich einen Substratkontakt umfasst, der einen leitfähigen Pfad zu einem Substrat bereit stellt, auf dem das erste Halbleiterschaltkreiselement ausgebildet ist.
28. Das Verfahren von Anspruch 26, worin ein Längen/Weitenverhältnis des Kontaktlochs größer als 10 ist.
29. Das Verfahren von Anspruch 26, worin ein Längen/Weitenverhältnis des Kontaktlochs größer als 15 ist.
30. Das Verfahren von Anspruch 26, worin ein anisotropes Trockenätzverfahren verwendet wird, um das Kontaktloch in die erste Vorrichtung zu ätzen.
31. Das Verfahren von Anspruch 22, worin das Bonden der ersten und zweiten Vorrichtung umfasst:
Polieren der ersten und zweiten freien Oberflächen der ersten und zweiten ebenen Isolierschichten;
Aktivieren der ersten und zweiten freien Oberflächen; und
Zusammenbringen der polierten ersten und zweiten freien Oberfläche in engen Kontakt.
32. Das Verfahren von Anspruch 22, worin die erste und zweite Vorrichtung in einem Temperaturbereich ungefähr zwischen Raumtemperatur und 500°C gebondet werden.
33. Das Verfahren von Anspruch 31, worin die erste und zweite Vorrichtung in einem Temperaturbereich ungefähr zwischen Raumtemperatur und 300°C gebondet werden.
34. Das Verfahren von Anspruch 24, worin mindestens eines des ersten und zweiten Halbleiterschaltkreiselements durch ein Verfahren erzeugt wird, das umfasst
Bonden eines ersten Halbleiterwafers mit einem zweiten Halbleiterwafer, worin mindestens eine Halbleiterwaferoberfläche oxidiert ist und die oxidierte Oberfläche zwischen zwei Halbleiterwafern liegt;
Ätzen von entweder Rillen oder Gräben in eine Seite des gebondeten Wafers hinunter bis auf die oxidierte Oberfläche um Siliziuminseln zu definieren;
Füllen entweder der Rillen oder Gräben mit isolierendem dielektrischem Material; und
Erzeugen von Schaltkreiselementen auf den Siliziuminseln.
35. Das Verfahren von Anspruch 34, worin der erste und zweite Halbleiterwafer in einem Temperaturbereich von ungefähr zwischen 700°C bis 1200°C zusammengebondet werden.
36. Das Verfahren von Anspruch 34, worin der erste und zweite Halbleiterwafer gebondet werden unter Verwendung desselben Bondverfahrens wie zum Bonden der ersten und zweiten ebenen Isolierschichten der ersten und zweiten Halbleiterschaltkreiselemente
37. Das Verfahren von Anspruch 22, worin das Bereitstellen des zweiten Halbleiterschaltkreiselements weiter umfasst:
Absetzen einer Bondschicht auf die Oberfläche;
Anbringen eines zeitweiligen Substrats, das als Unterstützungsschicht verwendet wird; und
Entfernen eines Substrats, das unter der zweiten ebenen Isolierschicht aus dielektrischem Material liegt.
38. Das Verfahren von Anspruch 37, worin die Unterstützungsschicht so gewählt wird, dass sie hinsichtlich thermischer Ausdehnung kompatibel zu darunter liegenden Strukturen ist.
39. Das Verfahren von Anspruch 38, worin das zeitweilige Substrat entfernt wird, nachdem die zweite ebene Isolierschicht an die erste ebene Isolierschicht gebondet ist.
40. Ein Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung, umfassend:
Bereitstellung eines ersten Halbleitervorrichtungselements, wobei das erste Halbleitervorrichtungselement umfasst: mindestens zwei Schaltkreiselemente, die übereinandergestapelt und miteinander verschmolzen sind, einen ersten Kontaktbereich und eine erste ebene Isolierschicht aus dielektrischem Material mit einer ersten freien Oberfläche;
Bereitstellung eines zweiten Halbleitervorrichtungselements, wobei das zweite Halbleiterschaltkreiselement auf einer zweiten ebenen Isolierschicht aus dielektrischem Material mit einer zweiten freien Oberfläche ausgebildet ist;
Übereinanderstapeln des ersten und zweiten Halbleitervorrichtungselements, so dass die erste freie Oberfläche der ersten ebenen Isolierschicht der zweiten freien Oberfläche der zweiten ebenen Isolierschicht gegenüberliegen;
Bonden der ersten ebenen Isolierschicht an die zweite ebene Isolierschicht; und
Erzeugen eines zweiten Kontaktbereichs, der durch das zweite Halbleitervorrichtungselement, die zweite ebene Isolierschicht und die erste ebene Isolierschicht zu dem ersten Kontaktbereich hindurchreicht, indem mindestens ein Kontaktloch mit einem Längen/Weitenverhältnis größer als 10 geätzt und mit leitfähigem Material gefüllt wird.
41. Das Verfahren von Anspruch 40, worin zumindest eines der Schaltkreiselemente in und auf einer Siliziumschicht, die auf einem isolierenden Substrat abgeschieden ist, ausgebildet ist.
42. Das Verfahren von Anspruch 40, worin zumindest eines der ersten und zweiten Halbleitervorrichtungselemente in und auf einer Siliziumschicht, die auf einem isolierenden Substrat abgeschieden ist, ausgebildet ist.
43. Das Verfahren von Anspruch 40, worin Siliziumdioxid als dielektrisches Material verwendet wird.
44. Das Verfahren von Anspruch 40, worin das Erzeugen eines des ersten und zweiten Kontaktbereichs umfasst:
Ätzen eines Kontaktlochs durch mindestens zwei verschiedene Materialien; und
Füllen des Kontaktlochs mit leitfähigem Material.
45. Das Verfahren von Anspruch 44, worin einer des ersten und zweiten Kontaktbereichs einen Substratkontakt umfasst, der einen leitfähigen Pfad zu einem Substrat bereit stellt, auf dem einer des ersten und zweiten Halbleiterschaltkreiselements ausgebildet ist.
46. Das Verfahren von Anspruch 44, worin ein Längen/Weitenverhältnis des Kontaktlochs größer als 15 ist.
47. Das Verfahren von Anspruch 40, worin das Bonden der ersten und zweiten Vorrichtung umfasst:
Polieren der ersten und zweiten freien Oberflächen der ersten und zweiten ebenen Isolierschichten;
Aktivieren der ersten und zweiten freien Oberflächen; und
Zusammenbringen der polierten ersten und zweiten freien Oberfläche in engen Kontakt.
48. Das Verfahren von Anspruch 47, worin die erste und zweite Vorrichtung in einem Temperaturbereich ungefähr zwischen Raumtemperatur und 500°C gebondet werden.
49. Das Verfahren von Anspruch 47, worin die erste und zweite Vorrichtung in einem Temperaturbereich ungefähr zwischen Raumtemperatur und 300°C gebondet werden.
50. Ein Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung, umfassend:
Bereitstellung eines ersten Halbleiterfilms mit einer ersten ebenen Isolierschicht aus dielektrischem Material mit einer ersten freien Oberfläche;
Bereitstellung eines zweiten Halbleiterfilms mit einer zweiten ebenen Isolierschicht aus dielektrischem Material mit einer zweiten freien Oberfläche;
Übereinanderstapeln des ersten und zweiten Halbleiterfilms, so dass die erste freie Oberfläche der ersten ebenen Isolierschicht der zweiten freien Oberfläche der zweiten ebenen Isolierschicht gegenüberliegen und so dass der erste und zweite Halbleiterfilm durch die erste und zweite ebene Isolierschicht getrennt sind;
Bonden der ersten ebenen Isolierschicht an die zweite ebene Isolierschicht;
Erzeugen eines Schaltkreiselements zumindest teilweise in jedem des ersten und zweiten Halbleiterfilms; und
Erzeugen eines Kontaktbereichs, indem ein Kontaktloch mit einem Längen/Weitenverhältnis größer als 10 geätzt und mit leitfähigem Material gefüllt wird.
51. Das Verfahren von Anspruch 50, worin zumindest eines der Schaltkreiselemente in und auf einer Siliziumschicht, die auf einem isolierenden Substrat abgeschieden ist, ausgebildet ist.
52. Das Verfahren von Anspruch 50, worin Siliziumdioxid als dielektrisches Material verwendet wird.
53. Das Verfahren von Anspruch 50, worin das Erzeugen des Kontaktbereichs umfasst:
Ätzen eines Kontaktlochs durch mindestens zwei verschiedene Materialien; und
Füllen des Kontaktlochs mit leitfähigem Material.
54. Das Verfahren von Anspruch 53, worin der Kontaktbereich einen Substratkontakt umfasst, der einen leitfähigen Pfad zu einem Substrat bereitstellt, auf dem das Schaltkreiselement ausgebildet ist.
55. Das Verfahren von Anspruch 53, worin der Kontaktbereich eine Verbindung zwischen ersten und zweiten Schaltkreiselementen der ersten und zweiten Halbleiterfilme bereitstellt.
56. Das Verfahren von Anspruch 53, worin ein Längen/Weitenverhältnis des Kontaktlochs größer als 15 ist.
57. Das Verfahren von Anspruch 50, worin das Bonden der ersten und zweiten ebenen Isolierschicht umfasst:
Polieren der ersten und zweiten freien Oberflächen der ersten und zweiten ebenen Isolierschichten;
Aktivieren der ersten und zweiten freien Oberflächen; und
Zusammenbringen der polierten ersten und zweiten freien Oberfläche in engen Kontakt.
58. Das Verfahren von Anspruch 57, worin die erste und zweite Vorrichtung in einem Temperaturbereich ungefähr zwischen Raumtemperatur und 500°C gebondet werden.
59. Das Verfahren von Anspruch 57, worin die erste und zweite Vorrichtung in einem Temperaturbereich ungefähr zwischen Raumtemperatur und 300°C gebondet werden.
60. Eine dreidimensional integrierte Halbleitervorrichtung, umfassend:
ein erstes Vorrichtungselements, wobei das erste Vorrichtungselement umfasst: ein erstes Schaltkreiselement, das zumindest teilweise in einem ersten Halbleiterfilm ausgebildet ist, worin der Halbleiterfilm als Halbleiterinsel umgeben von isolierendem Material ausgebildet ist, einem ersten Kontaktbereich, und einer ersten ebenen Isolierschicht aus dielektrischem Material mit einer ersten freien Oberfläche;
ein zweites Vorrichtungselements, wobei das zweite Vorrichtungselement ein zweites Schaltkreiselement, das zumindest teilweise in einer zweiten Halbleiterschicht ausgebildet ist, und eine zweite ebene Isolierschicht aus dielektrischem Material, ausgebildet auf der zweiten Halbleiterschicht, mit einer zweiten freien Oberfläche, umfasst;
wobei die ersten und zweiten Vorrichtungselemente übereinandergestapelt sind, so dass die erste freie Oberfläche der ersten ebenen Isolierschicht der zweiten freien Oberfläche der zweiten ebenen Isolierschicht gegenüberliegen und die erste ebene Isolierschicht an die zweite ebene Isolierschicht gebondet ist; und
wobei ein zweiter Kontaktbereich, der durch das zweite Vorrichtungselement, die zweite Halbleiterschicht, die zweite ebene Isolierschicht und die erste ebene Isolierschicht zu dem ersten Kontaktbereich hindurchreicht, ausgebildet ist.
61. Eine dreidimensional integrierte Halbleitervorrichtung, umfassend:
ein erstes Halbleiterschaltkreiselement, wobei das erste Halbleiterschaltkreiselement umfasst: einen ersten Kontaktbereich und eine erste ebene Isolierschicht aus dielektrischem Material, das das erste Halbleiterschaltkreiselement und den ersten Kontaktbereich bedeckt und eine erste freie Oberfläche aufweist;
ein zweites Halbleiterschaltkreiselement, wobei das zweite Halbleiterschaltkreiselement auf einer zweiten ebenen Isolierschicht aus dielektrischem Material mit einer zweiten freien Oberfläche ausgebildet ist;
wobei die ersten und zweiten Halbleiterschaltkreiselemente übereinandergestapelt sind, so dass die erste freie Oberfläche der ersten ebenen Isolierschicht der zweiten freien Oberfläche der zweiten ebenen Isolierschicht gegenüberliegen und die erste ebene Isolierschicht an die zweite ebene Isolierschicht zusammengebondet sind; und
ein zweiter Kontaktbereich, der durch das zweite Halbleiterschaltkreiselement, die zweite ebene Isolierschicht und die erste ebene Isolierschicht zu dem ersten Kontaktbereich hindurchreicht, worin der zweite Kontaktbereich ein Kontaktloch mit einem Längen/Weitenverhältnis größer als 10 ist.
62. Eine dreidimensional integrierte Halbleitervorrichtung, umfassend:
ein erstes Halbleitervorrichtungselement, wobei das erste Halbleitervorrichtungselement umfasst: mindestens zwei Schaltkreiselemente, die übereinandergestapelt und miteinander verschmolzen sind, einen ersten Kontaktbereich und eine erste ebene Isolierschicht aus dielektrischem Material mit einer ersten freien Oberfläche;
ein zweites Halbleitervorrichtungselement, wobei das zweite Halbleiterschaltkreiselement auf einer zweiten ebenen Isolierschicht aus dielektrischem Material mit einer zweiten freien Oberfläche ausgebildet ist;
worin die ersten und zweiten Halbleitervorrichtungselemente übereinandergestapelt sind, so dass die erste freie Oberfläche der ersten ebenen Isolierschicht der zweiten freien Oberfläche der zweiten ebenen Isolierschicht gegenüberliegen und die erste ebene Isolierschicht mit de zweiten ebenen Isolierschicht zusammengebondet sind; und
wobei ein zweiter Kontaktbereich, der durch das zweite Halbleitervorrichtungselement, die zweite ebene Isolierschicht und die erste ebene Isolierschicht zu dem ersten Kontaktbereich hindurchreicht, ein Kontaktloch gefüllt mit leitfähigem Material und mit einem Längen/Weitenverhältnis größer als 10 ist.
63. Eine dreidimensional integrierte Halbleitervorrichtung, umfassend:
ein erstes Silizium-auf-Isolator Schaltkreiselement, das auf einem Substrat ausgebildet ist, worin ein zweites Silizium-auf-Isolator Schaltkreiselement zumindest teilweise in dem Substart ausgebildet ist und die ersten und zweiten Silizium-auf-Isolator Schaltkreiselemente miteinander verbunden sind.
DE10200399A 2002-01-08 2002-01-08 Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung Expired - Lifetime DE10200399B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10200399A DE10200399B4 (de) 2002-01-08 2002-01-08 Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung
US10/260,840 US6943067B2 (en) 2002-01-08 2002-09-30 Three-dimensional integrated semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10200399A DE10200399B4 (de) 2002-01-08 2002-01-08 Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung

Publications (2)

Publication Number Publication Date
DE10200399A1 true DE10200399A1 (de) 2003-07-24
DE10200399B4 DE10200399B4 (de) 2008-03-27

Family

ID=7711652

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10200399A Expired - Lifetime DE10200399B4 (de) 2002-01-08 2002-01-08 Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung

Country Status (2)

Country Link
US (1) US6943067B2 (de)
DE (1) DE10200399B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008033395B3 (de) * 2008-07-16 2010-02-04 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement

Families Citing this family (369)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888764B2 (en) * 2003-06-24 2011-02-15 Sang-Yun Lee Three-dimensional integrated circuit structure
US8058142B2 (en) 1996-11-04 2011-11-15 Besang Inc. Bonded semiconductor structure and method of making the same
US8018058B2 (en) * 2004-06-21 2011-09-13 Besang Inc. Semiconductor memory device
US7052941B2 (en) * 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
US20060249753A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes
US7799675B2 (en) * 2003-06-24 2010-09-21 Sang-Yun Lee Bonded semiconductor structure and method of fabricating the same
US20100133695A1 (en) * 2003-01-12 2010-06-03 Sang-Yun Lee Electronic circuit with embedded memory
US7863748B2 (en) * 2003-06-24 2011-01-04 Oh Choonsik Semiconductor circuit and method of fabricating the same
US20100190334A1 (en) * 2003-06-24 2010-07-29 Sang-Yun Lee Three-dimensional semiconductor structure and method of manufacturing the same
US7867822B2 (en) 2003-06-24 2011-01-11 Sang-Yun Lee Semiconductor memory device
US8471263B2 (en) * 2003-06-24 2013-06-25 Sang-Yun Lee Information storage system which includes a bonded semiconductor structure
US7632738B2 (en) * 2003-06-24 2009-12-15 Sang-Yun Lee Wafer bonding method
US8071438B2 (en) * 2003-06-24 2011-12-06 Besang Inc. Semiconductor circuit
JP4380264B2 (ja) * 2003-08-25 2009-12-09 カシオ計算機株式会社 接合基板及び基板の接合方法
US6821826B1 (en) * 2003-09-30 2004-11-23 International Business Machines Corporation Three dimensional CMOS integrated circuits having device layers built on different crystal oriented wafers
KR100574957B1 (ko) * 2003-11-21 2006-04-28 삼성전자주식회사 수직으로 적층된 다기판 집적 회로 장치 및 그 제조방법
US7378702B2 (en) * 2004-06-21 2008-05-27 Sang-Yun Lee Vertical memory device structures
US7312487B2 (en) * 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
KR100684875B1 (ko) * 2004-11-24 2007-02-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
US7518251B2 (en) * 2004-12-03 2009-04-14 General Electric Company Stacked electronics for sensors
US8115093B2 (en) * 2005-02-15 2012-02-14 General Electric Company Layer-to-layer interconnects for photoelectric devices and methods of fabricating the same
US20060188659A1 (en) * 2005-02-23 2006-08-24 Enthone Inc. Cobalt self-initiated electroless via fill for stacked memory cells
US8367524B2 (en) * 2005-03-29 2013-02-05 Sang-Yun Lee Three-dimensional integrated circuit structure
US20110143506A1 (en) * 2009-12-10 2011-06-16 Sang-Yun Lee Method for fabricating a semiconductor memory device
US8455978B2 (en) 2010-05-27 2013-06-04 Sang-Yun Lee Semiconductor circuit structure and method of making the same
KR100663360B1 (ko) * 2005-04-20 2007-01-02 삼성전자주식회사 박막 트랜지스터를 갖는 반도체 소자들 및 그 제조방법들
US7526739B2 (en) * 2005-07-26 2009-04-28 R3 Logic, Inc. Methods and systems for computer aided design of 3D integrated circuits
US8810031B2 (en) * 2005-10-26 2014-08-19 Industrial Technology Research Institute Wafer-to-wafer stack with supporting pedestal
TWI285419B (en) * 2005-10-26 2007-08-11 Ind Tech Res Inst Wafer-to-wafer stacking with supporting pedestals
KR100681262B1 (ko) * 2006-01-24 2007-02-09 삼성전자주식회사 스택형 반도체 장치의 제조 방법
US8013342B2 (en) * 2007-11-14 2011-09-06 International Business Machines Corporation Double-sided integrated circuit chips
US7670927B2 (en) 2006-05-16 2010-03-02 International Business Machines Corporation Double-sided integrated circuit chips
US20080113505A1 (en) * 2006-11-13 2008-05-15 Sparks Terry G Method of forming a through-substrate via
US7544605B2 (en) * 2006-11-21 2009-06-09 Freescale Semiconductor, Inc. Method of making a contact on a backside of a die
US8232183B2 (en) * 2007-05-04 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Process and apparatus for wafer-level flip-chip assembly
US20080288720A1 (en) * 2007-05-18 2008-11-20 International Business Machines Corporation Multi-wafer 3d cam cell
US7858513B2 (en) * 2007-06-18 2010-12-28 Organicid, Inc. Fabrication of self-aligned via holes in polymer thin films
JP5298470B2 (ja) * 2007-07-11 2013-09-25 三菱電機株式会社 半導体装置、半導体装置の製造方法
US7723851B2 (en) * 2007-09-11 2010-05-25 International Business Machines Corporation Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias
US7704869B2 (en) * 2007-09-11 2010-04-27 International Business Machines Corporation Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias
WO2009033837A2 (en) * 2007-09-11 2009-03-19 International Business Machines Corporation Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias
US8492263B2 (en) * 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
US8421128B2 (en) * 2007-12-19 2013-04-16 International Business Machines Corporation Semiconductor device heat dissipation structure
WO2009090780A1 (ja) * 2008-01-15 2009-07-23 Sharp Kabushiki Kaisha 半導体装置、その製造方法及び表示装置
US8017451B2 (en) 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
US8273603B2 (en) 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
US8334170B2 (en) * 2008-06-27 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stacking devices
KR100991220B1 (ko) 2008-07-21 2010-11-04 삼성전자주식회사 접착된 계면을 갖는 기판 내의 콘택 구조체, 이를 구비하는반도체 소자 및 이를 제조하는 방법들
US7851346B2 (en) * 2008-07-21 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding metallurgy for three-dimensional interconnect
US8932906B2 (en) 2008-08-19 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via bonding structure
US9524945B2 (en) 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
US7943421B2 (en) * 2008-12-05 2011-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Component stacking using pre-formed adhesive films
KR101061264B1 (ko) * 2009-02-27 2011-08-31 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US9117828B2 (en) * 2009-03-27 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of handling a thin wafer
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8377816B2 (en) * 2009-07-30 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming electrical connections
US8841766B2 (en) 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8324738B2 (en) 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8803332B2 (en) * 2009-09-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Delamination resistance of stacked dies in die saw
TWI406380B (zh) * 2009-09-23 2013-08-21 Advanced Semiconductor Eng 具有穿導孔之半導體元件及其製造方法及具有穿導孔之半導體元件之封裝結構
US8159247B2 (en) 2009-10-06 2012-04-17 International Business Machines Corporation Yield enhancement for stacked chips through rotationally-connecting-interposer
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8148728B2 (en) 2009-10-12 2012-04-03 Monolithic 3D, Inc. Method for fabrication of a semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US8659155B2 (en) 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US8970000B2 (en) * 2010-01-18 2015-03-03 Infineon Technologies Austria Ag Signal transmission arrangement
US8299616B2 (en) * 2010-01-29 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. T-shaped post for semiconductor devices
US10297550B2 (en) * 2010-02-05 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC architecture with interposer and interconnect structure for bonding dies
US8610270B2 (en) * 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US8318596B2 (en) 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8803319B2 (en) 2010-02-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
TWI787503B (zh) * 2010-02-16 2022-12-21 凡 歐貝克 製造３ｄ半導體晶圓的方法
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8519537B2 (en) * 2010-02-26 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US9385095B2 (en) 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8378480B2 (en) * 2010-03-04 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy wafers in 3DIC package assemblies
US8455995B2 (en) 2010-04-16 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. TSVs with different sizes in interposers for bonding dies
US8441124B2 (en) 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8735902B2 (en) * 2010-05-10 2014-05-27 Micron Technology, Inc. Memories with memory arrays extending in opposite directions from a semiconductor and their formation
US8716867B2 (en) 2010-05-12 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Forming interconnect structures using pre-ink-printed sheets
US8674513B2 (en) 2010-05-13 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for substrate
US8723335B2 (en) 2010-05-20 2014-05-13 Sang-Yun Lee Semiconductor circuit structure and method of forming the same using a capping layer
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US8901736B2 (en) 2010-05-28 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Strength of micro-bump joints
US9018758B2 (en) 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
US8426961B2 (en) 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
KR101134819B1 (ko) 2010-07-02 2012-04-13 이상윤 반도체 메모리 장치의 제조 방법
US8241963B2 (en) 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
US8581418B2 (en) 2010-07-21 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die stacking using bumps with different sizes
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US8629568B2 (en) 2010-07-30 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device cover mark
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8540506B2 (en) 2010-08-16 2013-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor molding chamber
US8546254B2 (en) 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
US9343436B2 (en) 2010-09-09 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked package and method of manufacturing the same
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8936966B2 (en) 2012-02-08 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices
US8105875B1 (en) 2010-10-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for bonding dies onto interposers
US8338945B2 (en) 2010-10-26 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Molded chip interposer structure and methods
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US8421193B2 (en) * 2010-11-18 2013-04-16 Nanya Technology Corporation Integrated circuit device having through via and method for preparing the same
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US20120168935A1 (en) * 2011-01-03 2012-07-05 Nanya Technology Corp. Integrated circuit device and method for preparing the same
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8338294B2 (en) 2011-03-31 2012-12-25 Soitec Methods of forming bonded semiconductor structures including two or more processed semiconductor structures carried by a common substrate, and semiconductor structures formed by such methods
FR2973938A1 (fr) * 2011-04-08 2012-10-12 Soitec Silicon On Insulator Procédés de formation de structures semi-conductrices collées, et structures semi-conductrices formées par ces procédés
US20120248621A1 (en) * 2011-03-31 2012-10-04 S.O.I.Tec Silicon On Insulator Technologies Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
US8664760B2 (en) 2011-05-30 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Connector design for packaging integrated circuits
US8610285B2 (en) 2011-05-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC packaging structures and methods with a metal pillar
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8501590B2 (en) 2011-07-05 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for dicing interposer assembly
US8580683B2 (en) 2011-09-27 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for molding die on wafer interposers
US8476770B2 (en) 2011-07-07 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for forming through vias
US8647796B2 (en) 2011-07-27 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Photoactive compound gradient photoresist
US20130040423A1 (en) 2011-08-10 2013-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Multi-Chip Wafer Level Packaging
US8754514B2 (en) 2011-08-10 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip wafer level package
US8557684B2 (en) 2011-08-23 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit (3DIC) formation process
US8569086B2 (en) 2011-08-24 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of dicing semiconductor devices
US8963334B2 (en) 2011-08-30 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Die-to-die gap control for semiconductor structure and method
US9390060B2 (en) 2011-09-02 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods, material dispensing methods and apparatuses, and automated measurement systems
US9530761B2 (en) 2011-09-02 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems including passive electrical components
US8531032B2 (en) 2011-09-02 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally enhanced structure for multi-chip device
US9418876B2 (en) 2011-09-02 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of three dimensional integrated circuit assembly
US9245773B2 (en) 2011-09-02 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packaging methods and structures thereof
US9219016B2 (en) 2011-09-28 2015-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Structure design for 3DIC testing
US8872312B2 (en) 2011-09-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. EMI package and method for making same
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US10475759B2 (en) 2011-10-11 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure having dies with connectors of different sizes
US8878182B2 (en) 2011-10-12 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Probe pad design for 3DIC package yield analysis
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8518753B2 (en) 2011-11-15 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Assembly method for three dimensional integrated circuit
US8772929B2 (en) 2011-11-16 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package for three dimensional integrated circuit
US8629043B2 (en) 2011-11-16 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for de-bonding carriers
US8759118B2 (en) 2011-11-16 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Plating process and structure
US8779599B2 (en) 2011-11-16 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages including active dies and dummy dies and methods for forming the same
US8779588B2 (en) 2011-11-29 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for multi-chip packaging
US8653658B2 (en) 2011-11-30 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Planarized bumps for underfill control
US8643148B2 (en) 2011-11-30 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-Wafer structures and methods for forming the same
US8557631B2 (en) 2011-12-01 2013-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer wafer bonding method and apparatus
US8536573B2 (en) 2011-12-02 2013-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Plating process and structure
US8558229B2 (en) 2011-12-07 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation layer for packaged chip
US8828848B2 (en) 2011-12-16 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Die structure and method of fabrication thereof
US8871568B2 (en) 2012-01-06 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Packages and method of forming the same
US8518796B2 (en) 2012-01-09 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die connection system and method
US8691706B2 (en) 2012-01-12 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing substrate warpage in semiconductor processing
US9620430B2 (en) 2012-01-23 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Sawing underfill in packaging processes
US8698308B2 (en) 2012-01-31 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structural designs to minimize package defects
US9406500B2 (en) 2012-02-08 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Flux residue cleaning system and method
US9230932B2 (en) 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
US8975183B2 (en) 2012-02-10 2015-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Process for forming semiconductor structure
US8900922B2 (en) 2012-02-16 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Fine-pitch package-on-package structures and methods for forming the same
US8816495B2 (en) 2012-02-16 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structures and formation methods of packages with heat sinks
US9646942B2 (en) 2012-02-23 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for controlling bump height variation
US8953336B2 (en) 2012-03-06 2015-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Surface metal wiring structure for an IC substrate
US8962392B2 (en) 2012-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill curing method using carrier
US9362267B2 (en) * 2012-03-15 2016-06-07 Infineon Technologies Americas Corp. Group III-V and group IV composite switch
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US9006004B2 (en) 2012-03-23 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Probing chips during package formation
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9034695B2 (en) 2012-04-11 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated thermal solutions for packaging integrated circuits
US9391000B2 (en) 2012-04-11 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming silicon-based hermetic thermal solutions
US8923048B2 (en) * 2012-04-13 2014-12-30 Sandisk Technologies Inc. 3D non-volatile storage with transistor decoding structure
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9515036B2 (en) 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
US8741691B2 (en) 2012-04-20 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating three dimensional integrated circuit
US9576830B2 (en) 2012-05-18 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for adjusting wafer warpage
US9583365B2 (en) 2012-05-25 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming interconnects for three dimensional integrated circuit
US8970035B2 (en) 2012-08-31 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US8628990B1 (en) 2012-09-27 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Image device and methods of forming the same
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US9646894B2 (en) 2013-03-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
US9070644B2 (en) 2013-03-15 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US9704880B2 (en) * 2013-11-06 2017-07-11 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for a semiconductor structure having multiple semiconductor-device layers
US10163897B2 (en) 2013-11-15 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Inter-level connection for multi-layer structures
JP2014090186A (ja) * 2013-12-04 2014-05-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US9935090B2 (en) 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10056267B2 (en) 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US9768090B2 (en) 2014-02-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10026671B2 (en) 2014-02-14 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9412736B2 (en) * 2014-06-05 2016-08-09 Globalfoundries Inc. Embedding semiconductor devices in silicon-on-insulator wafers connected using through silicon vias
FR3031835B1 (fr) * 2015-01-16 2017-12-22 Commissariat Energie Atomique Procede de realisation d'un circuit electronique integre tridimensionnel
US9564416B2 (en) 2015-02-13 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US9613931B2 (en) 2015-04-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) having dummy dies and methods of making the same
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
DE112016004265T5 (de) 2015-09-21 2018-06-07 Monolithic 3D Inc. 3d halbleitervorrichtung und -struktur
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US10790271B2 (en) * 2018-04-17 2020-09-29 International Business Machines Corporation Perpendicular stacked field-effect transistor device
US11742346B2 (en) * 2018-06-29 2023-08-29 Intel Corporation Interconnect techniques for electrically connecting source/drain regions of stacked transistors
US10418368B1 (en) 2018-07-10 2019-09-17 Globalfoundries Inc. Buried local interconnect in source/drain region
US20200098737A1 (en) * 2018-09-25 2020-03-26 Intel Corporation Stacked-substrate fpga semiconductor devices
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11189604B2 (en) * 2019-10-15 2021-11-30 Advanced Semiconductor Engineering, Inc. Device assembly structure and method of manufacturing the same
CN112864127B (zh) * 2019-11-28 2024-03-08 扬智科技股份有限公司 集成电路的导线互连结构

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0374971A2 (de) * 1988-12-23 1990-06-27 Matsushita Electric Industrial Co., Ltd. Dreidimensionale gestapelte LSI
DE3586732T2 (de) * 1984-07-20 1993-04-22 Nec Corp Verfahren zum herstellen einer dreidimentionaler halbleiteranordung.
WO1993016491A1 (en) * 1992-02-13 1993-08-19 Kopin Corporation High density electronic circuit modules
DE4427516A1 (de) * 1994-08-03 1996-02-15 Siemens Ag Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
EP0703619A1 (de) * 1994-09-22 1996-03-27 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten
US5563084A (en) * 1994-09-22 1996-10-08 Fraunhofer-Gesellschaft zur F orderung der angewandten Forschung e.V. Method of making a three-dimensional integrated circuit
DE19543540C1 (de) * 1995-11-22 1996-11-21 Siemens Ag Vertikal integriertes Halbleiterbauelement mit zwei miteinander verbundenen Substraten und Herstellungsverfahren dafür
DE19849586C1 (de) * 1998-10-27 2000-05-11 Fraunhofer Ges Forschung Verfahren zum Herstellen dreidimensionaler Schaltungen
JP2001160612A (ja) * 1999-12-01 2001-06-12 Takehide Shirato 半導体装置及びその製造方法
JP2001237370A (ja) * 2000-01-03 2001-08-31 Internatl Business Mach Corp <Ibm> 多層３次元高密度半導体素子及び形成方法
JP2001326326A (ja) * 2000-05-16 2001-11-22 Seiko Epson Corp 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4489478A (en) * 1981-09-29 1984-12-25 Fujitsu Limited Process for producing a three-dimensional semiconductor device
US5128732A (en) * 1987-05-30 1992-07-07 Kozo Iizuka, Director General, Agency Of Industrial Science & Technology Stacked semiconductor device
JP2617798B2 (ja) * 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
JPH09503622A (ja) * 1993-09-30 1997-04-08 コピン・コーポレーシヨン 転写薄膜回路を使用した３次元プロセッサー
US5872029A (en) * 1996-11-07 1999-02-16 Advanced Micro Devices, Inc. Method for forming an ultra high density inverter using a stacked transistor arrangement
US5834350A (en) * 1997-06-11 1998-11-10 Advanced Micro Devices, Inc. Elevated transistor fabrication technique

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3586732T2 (de) * 1984-07-20 1993-04-22 Nec Corp Verfahren zum herstellen einer dreidimentionaler halbleiteranordung.
EP0374971A2 (de) * 1988-12-23 1990-06-27 Matsushita Electric Industrial Co., Ltd. Dreidimensionale gestapelte LSI
WO1993016491A1 (en) * 1992-02-13 1993-08-19 Kopin Corporation High density electronic circuit modules
DE4427516A1 (de) * 1994-08-03 1996-02-15 Siemens Ag Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
EP0703619A1 (de) * 1994-09-22 1996-03-27 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten
US5563084A (en) * 1994-09-22 1996-10-08 Fraunhofer-Gesellschaft zur F orderung der angewandten Forschung e.V. Method of making a three-dimensional integrated circuit
DE19543540C1 (de) * 1995-11-22 1996-11-21 Siemens Ag Vertikal integriertes Halbleiterbauelement mit zwei miteinander verbundenen Substraten und Herstellungsverfahren dafür
DE19849586C1 (de) * 1998-10-27 2000-05-11 Fraunhofer Ges Forschung Verfahren zum Herstellen dreidimensionaler Schaltungen
JP2001160612A (ja) * 1999-12-01 2001-06-12 Takehide Shirato 半導体装置及びその製造方法
JP2001237370A (ja) * 2000-01-03 2001-08-31 Internatl Business Mach Corp <Ibm> 多層３次元高密度半導体素子及び形成方法
JP2001326326A (ja) * 2000-05-16 2001-11-22 Seiko Epson Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008033395B3 (de) * 2008-07-16 2010-02-04 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
US8658534B2 (en) 2008-07-16 2014-02-25 Ams Ag Method for producing a semiconductor component, and semiconductor component

Also Published As

Publication number Publication date
US20030129829A1 (en) 2003-07-10
US6943067B2 (en) 2005-09-13
DE10200399B4 (de) 2008-03-27

Similar Documents

Publication Publication Date Title
DE10200399B4 (de) Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung
DE102014117338B4 (de) Verfahren zum ausbilden einer verbindungsstruktur für eine halbleitervorrichtung
DE10209989B4 (de) Verfahren zur Herstellung von DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie
DE102013220852B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE102011088581B4 (de) Verfahren zur Herstellung von Gehäuseverbindungen und damit hergestelltes Bauelement
DE102016119018A1 (de) Zwischenverbindungsaufbau und -verfahren
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102015211087B4 (de) Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE19808168A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE102019206143B4 (de) Verfahren zum erhöhen der effektiven gatehöhe
DE19906030A1 (de) Grabenisolationsstruktur eines Halbleiterbauteils und Verfahren zum Herstellen einer Grabenisolationsstruktur mit Polysiliziumkontakt
DE112005003123T5 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren gestapelten Schichten mit Hybridorientierung
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102017124072B4 (de) Zusammenschaltungsstruktur für halbleitervorrichtung und verfahren zu ihrer herstellung
DE102008007002A1 (de) Substratkontakt für moderne SOI-Bauelemente auf der Grundlage einer tiefen Grabenkondensatorkonfiguration
DE102010002411B4 (de) Verfahren zur Herstellung von Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement
DE102015114796B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung aufweisend ein Halbleitersubstrat mit vergrabenen Hohlräumen und dielektrischen Trägerstrukturen
DE102013103976A1 (de) Halbleiterbauelement mit selbstausgerichteten Verbindungen und Sperrabschnitten
DE10229653A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Harstellung
DE10349185A1 (de) Halbleiterbaugruppe
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE10107012A1 (de) Verfahren zur Herstellung eines Polysilicium-Kondensators unter Verwendung von FET- und bipolaren Basis-Polysiliciumschichten
EP0698293B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte
DE10205077B4 (de) Halbleiterspeicherzelle mit einem Graben und einem planaren Auswahltransistor und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right