DE102008033395B3 - Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement - Google Patents
Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement Download PDFInfo
- Publication number
- DE102008033395B3 DE102008033395B3 DE102008033395A DE102008033395A DE102008033395B3 DE 102008033395 B3 DE102008033395 B3 DE 102008033395B3 DE 102008033395 A DE102008033395 A DE 102008033395A DE 102008033395 A DE102008033395 A DE 102008033395A DE 102008033395 B3 DE102008033395 B3 DE 102008033395B3
- Authority
- DE
- Germany
- Prior art keywords
- layer
- opening
- connection pad
- substrate
- metallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
In der Isolationsschicht (2) eines SOI-Substrates (1) wird ein Anschlusspad (7) angeordnet. Eine Kontaktlochöffnung (9) über dem Anschlusspad wird an Seitenwänden und auf dem Anschlusspad mit einer Metallisation (11) versehen, die oberseitig mit einem Top-Metall (12) kontaktiert wird.
Description
- Die vorliegende Erfindung betrifft die Herstellung von Durchkontaktierungen durch Halbleitersubstrate. Elektrisch leitende Verbindungen zwischen der Oberseite und der Unterseite eines Halbleitersubstrates werden bei der vertikalen Integration von Halbleiterbauelementen verwendet.
- Zur Verbindung mehrerer Halbleiterbauelemente können Halbleiterchips nebeneinander angeordnet und durch Drähte miteinander elektrisch leitend verbunden werden oder mehrere Halbleiterchips vertikal übereinander gestapelt angeordnet werden und durch elektrische Anschlusskontakte auf den Oberseiten und Unterseiten miteinander verbunden werden. Wenn die Halbleiterchips gestapelt werden, müssen elektrisch leitende Verbindungen von der jeweiligen Oberseite eines Chips zu der Unterseite durch das Substrat hindurch hergestellt werden. Hierzu werden üblicherweise Löcher in das Substrat geätzt, die anschließend mit einem elektrisch leitfähigen Material, üblicherweise einem Metall, gefüllt werden. Falls der elektrische Leiter, der so hergestellt wird, nicht bis auf die Rückseite des Substrates reicht, wird das Substrat von der Rückseite her durch Abschleifen gedünnt, bis das leitfähige Material der Kontaktlochfüllung freigelegt und so die Durchkontaktierung hergestellt wird. Auf die Oberflächen des Substrates können als Anschlussmetallisierung Metallschichten aufgebracht und entsprechend den vorgesehenen Anschlüssen strukturiert werden. Beim Stapeln der Chips werden die einander zugeordneten Anschlusskontaktflächen übereinander angeordnet und zum Beispiel mittels eines Lotes elektrisch leitend dauerhaft miteinander verbunden. (J. Vardaman, „3-D Through-Silicon Vias Become a Reality”, Semiconductor International, 6/1/2007)
- Übliche Ansätze erzeugen Durchkontaktierungen mit Durchmessern von 10 μm bis 50 μm, wobei die Kontaktlöcher mit Kupfer (T. Rowbotham et al., „Back side exposure of variable size through silicon vias”, J. Vac. Sci. Techn. B24(5), 2006) oder polykristallinem Silizium (E. M. Chow et al., „Process compatible polysilicon-based electrical through-wafer interconnects in silicon substrates”, J. of Micromechanical Systems, Vol. 11, No. 6, 2002; J. H. Wu et al., „Through-Wafer Interconnect in Silicon for RFICs”, IEEE Trans. on El. Dev. 51, No. 11, 2004) gefüllt werden oder mit organischem Material bedeckt werden (N. Lietaer et al., „Development of cost-effective high-density through-wafer interconnects for 3D microsystems”, J. of Micromechanics and Microengineering 16, S29–S34, 2006).
- Größer dimensionierte Durchkontaktierungen in Halbleiterwafern werden zum Beispiel durch Ätzen größerer Ausnehmungen mit schrägen Seitenwänden, zum Beispiel unter Verwendung von KOH, hergestellt. Eine in der Ausnehmung aufgebrachte Metallschicht wird von der gegenüberliegenden Oberseite des Wafers her freigelegt und dort mit einem Kontakt versehen. Bisher übliche Verfahren sind beschrieben in
US 2005/156330 A1 US 2005/090096 A1 US 6 323 546 B2 ,US 6 483 147 B1 ,US 6 159 833 A ,JP 2001 116768 A US 6 352 923 B1 ,US 6 252 300 B1 ,US 6 110 825 A ,US 5 511 428 A undCA 1 057 411 A . -
DE 199 04 571 C1 beschreibt ein Verfahren zur Herstellung einer integrierten Schaltungsanordnung aus zwei Substraten. Eine erste Struktur der Schaltungsanordnung und eine erste Justierstruktur werden im Bereich einer Oberfläche eines ersten Substrats erzeugt. In einer Oxidschicht werden hierzu Vertiefungen erzeugt, die die Oxidschicht nicht durchtrennen. Die Vertiefungen werden mit Wolframsilizid gefüllt und mit einer weiteren Oxidschicht verkapselt. Ein zweites Substrat wird mit dem ersten Substrat verbunden und mit Kontaktlöchern versehen, die bis auf das Wolframsilizid in einer der Vertiefungen reichen und mit Seitenwandspacern versehen werden. -
US 5 426 072 A beschreibt ein Verfahren zur Herstellung eines dreidimensionalen IC mittels gestapelter SOI-Substrate. Auf der teilweise freigelegten Isolationsschicht eines SOI-Substrates wird ein Pad aus dotiertem Polysilizium angeordnet und mit einer Metallisierung versehen. - Aufgabe der vorliegenden Erfindung ist es, verbesserte Verfahren und Strukturen für die kostengünstige Herstellung von Durchkontaktierungen durch Halbleitersubstrate anzugeben, die insbesondere auch bei dickeren Wafern von typisch mehreren 100 μm Dicke angewendet werden können. Ein zugehöriges Herstellungsverfahren soll mit Verfahrensschritten eines Standard-CMOS-Prozesses ausgeführt werden können.
- Diese Aufgabe wird mit dem Verfahren zur Herstellung eines Halbleiterbauelementes mit den Merkmalen des Anspruches 1 beziehungsweise mit dem Halbleiterbauelement mit den Merkmalen des Anspruches 12 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
- Bei den erfindungsgemäßen Durchkontaktierungen ist vorgesehen, nur die Seitenwände und den Boden eines Kontaktloches mit elektrisch leitfähigem Material zu beschichten. Bei bevorzugten Ausführungsformen werden eine Dielektrikumschicht, eine Metallisation und eine Passivierung aufgebracht. Mit Ausnahme der Kontaktlochätzung gehören die eingesetzten Verfahrensschritte zu Standard-CMOS-Prozessen. Es können zum Beispiel Durchkontaktierungen mit typischen Durchmessern von 100 μm in einem Substrat mit einer typischen Dicke von etwa 250 μm realisiert werden.
- Es folgt eine genauere Beschreibung von Beispielen des Halbleiterbauelementes und des Herstellungsverfahrens anhand der beigefügten Figuren.
-
1 zeigt einen Querschnitt durch ein erstes Zwischenprodukt eines Ausführungsbeispiels des Verfahrens. -
2 zeigt einen Querschnitt gemäß der1 nach dem Ätzen einer Öffnung für die Durchkontaktierung. -
3 zeigt einen Querschnitt gemäß der2 nach dem Aufbringen einer Dielektrikumschicht. -
4 zeigt einen Querschnitt gemäß der3 nach dem teilweisen Rückätzen der Dielektrikumschicht. -
5 zeigt einen Querschnitt gemäß der4 nach dem Aufbringen einer Metallisation. -
6 zeigt einen Querschnitt gemäß der5 nach einem teilweisen Rückätzen der Metallisation. -
7 zeigt einen Querschnitt gemäß der6 nach dem Aufbringen eines Top-Metalls. -
8 zeigt einen Querschnitt gemäß der7 nach dem Aufbringen einer Passivierung. - Ein bevorzugtes Ausführungsbeispiel des Halbleiterbauelementes wird nun anhand eines bevorzugten Herstellungsverfahrens beschrieben. Bei diesem Ausführungsbeispiel ist angenommen, dass das Halbleiterbauelement eine CMOS-Schaltung umfasst. Die CMOS-Schaltung ist in einem Substrat integriert, das die Struktur eines SOI-Substrates aufweist. Das Halbleitermaterial des Substrates ist vorzugsweise Silizium. In einer dünnen monokristallinen Siliziumschicht, üblicherweise als Body-Siliziumschicht bezeichnet, die auf einer Isolationsschicht angeordnet ist, sind die CMOS-Bauelemente integriert. Von der Oberseite der Body-Siliziumschicht soll eine Durchkontaktierung zur Rückseite des Substrates hergestellt werden.
- In dem Querschnitt der
1 ist ein Zwischenprodukt eines Ausführungsbeispiels mit einer CMOS-Schaltung einschließlich der zugehörigen Verdrahtung dargestellt. Die Verdrahtung ist in einer üblichen Weise durch mehrere Metallebenen5 ausgebildet, die durch ein Zwischenmetalldielektrikum4 voneinander getrennt sind. Für die elektrische Verbindung zwischen Leiterbahnen verschiedener Metallebenen sind Durchkontaktierungen durch das Zwischenmetalldielektrikum vorgesehen. Das ist in der1 im Schema dargestellt. Die Oberseite der Verdrahtung ist in dem dargestellten Ausführungsbeispiel mit einem Liner6 bedeckt, der zum Beispiel aus Ti/TiN gebildet sein kann und vorzugsweise auch einen mit integrierten Komponenten, zum Beispiel einer CMOS-Schaltung, versehenen Oberseitenbereich bedeckt. Der Liner6 kann zwar weggelassen werden; eine Ausführungsform mit einem Liner6 hat aber den Vorteil, dass der Liner6 als Ätzstoppschicht verwendet werden kann. - Das Substrat
1 weist eine Isolationsschicht2 auf, die das Substrat1 in eine oberseitige Halbleiterschicht3 und einen üblicherweise als Bulk bezeichneten Anteil trennt. Im Fall eines Siliziumsubstrates wird die Halbleiterschicht3 als Body-Siliziumschicht bezeichnet. Innerhalb der Isolationsschicht2 ist erfindungsgemäß ein Anschlusspad7 aus einem elektrisch leitfähigen Material, vorzugsweise einem Metall, angeordnet. Der Anschlusspad7 kann, wie in der1 dargestellt ist, seitlich auf den für die Durchkontaktierung vorgesehenen Bereich begrenzt sein oder statt dessen auch weiter ausgedehnt sein und gegebenenfalls mit einem elektrischen Anschluss an integrierte Komponenten versehen sein, die zum Beispiel in der Nähe der Isolationsschicht2 oder in dem Bulk-Anteil des Substrates angeordnet sein können. Der Anschlusspad7 kann auf diese Weise versehen sein mit einer innerhalb der Isolationsschicht2 angeordneten elektrischen Zuleitung14 (in der1 als weiteres Ausführungsbeispiel gestrichelt eingezeichnet), die eine elektrische Verbindung zu einer zum Beispiel in dem unteren Anteil des Substrates, insbesondere einer Bulk-Siliziumschicht, integrierten Komponente herstellt. Der Anschlusspad7 ermöglicht eine besonders einfache Herstellung der erfindungsgemäßen Durchkontaktierung. - Die dargestellte Anordnung lässt sich zum Beispiel durch einen an sich bekannten Prozess des Wafer-Bonding herstellen. Bei diesem Prozess werden zwei Halbleitersubstrate oder Wafer verwendet. Die Oberseite des einen Substrates wird mit der Isolationsschicht
2 versehen. Dann wird die Isolationsschicht2 auf einer Oberseite des anderen Substrates dauerhaft befestigt. Dadurch entsteht die in der1 im Querschnitt dargestellte Schichtfolge, bei der die Isolationsschicht2 oberseitig und unterseitig im Halbleitermaterial eingebettet ist. Bei diesem Herstellungsverfahren wird der Anschlusspad7 auf einer der beiden zusammenzufügenden Oberseiten hergestellt und strukturiert, sodass nach dem Wafer-Bonding der Anschlusspad7 in der in der1 dargestellten Weise vergraben ist. - Auf der Oberseite des Bauelementes wird eine Maske
8 aufgebracht und strukturiert. Diese Maske ist zum Beispiel eine Fotolackmaske, die relativ dick ausgebildet wird. Unter Verwendung der Maske8 wird die Öffnung9 in die Schichten des Liners6 und des zwischen den Metallebenen5 vorhandenen Zwischenmetalldielektrikums4 geätzt. - Die
2 zeigt einen Querschnitt durch ein weiteres Zwischenprodukt nach dem Ätzen des Halbleitermateriales bis herab auf die Isolationsschicht2 . Dieser Ätzschritt kann durch RIE (reactive ion etching), vorzugsweise durch DRIE (deep reactive ion etching), ausgeführt werden. Die Isolationsschicht2 fungiert hierbei als Ätzstoppschicht. Die Öffnung9 ist damit entsprechend dem Querschnitt der2 bis auf die Isolationsschicht2 herab ausgebildet. Das Ätzen kann vorwiegend senkrecht zu der Oberseite des Substrates, also stark anisotrop, durchgeführt werden, um möglichst steile Seitenwände der geätzten Öffnung9 auszubilden und die laterale Ausdehnung der Öffnung9 somit auf den für die Durchkontaktierung notwendigen Durchmesser zu begrenzen. - Die
3 zeigt einen Querschnitt gemäß der2 für ein weiteres Zwischenprodukt nach dem Aufbringen einer Dielektrikumschicht10 . Die Dielektrikumschicht10 wird in der dargestellten Weise zunächst ganzflächig aufgebracht und kann zum Beispiel ein Oxid des Halbleitermateriales, insbesondere Siliziumdioxid, sein. Zum Aufbringen der Dielektrikumschicht10 ist das Verfahren des CVD (chemical vapor deposition), insbesondere des SACVD (sub-atmospheric chemical vapor deposition) geeignet. Dieses Verfahren ist aus der Halbleitertechnik an sich bekannt. - Die Dielektrikumschicht
10 wird auf der Oberseite, das heißt, auf dem Liner6 , und am Boden der Öffnung9 entfernt, wie das in der4 im Querschnitt gezeigt ist. Die Dielektrikumschicht10 befindet sich daher nur noch auf den Seitenwänden der Öffnung9 . In den3 und4 sind jeweils trennende Konturen zwischen der Isolationsschicht2 und der Dielektrikumschicht10 weggelassen, um anzudeuten, dass beide Schichten aus Oxid gebildet sein können. An dem Boden der Öffnung9 ist jetzt der Anschlusspad7 freigelegt. Das teilweise Entfernen der Dielektrikumschicht10 kann zum Beispiel mittels RIE erfolgen. Die Dielektrikumschicht10 wird dadurch auch insbesondere von der Oberseite der mit der CMOS-Schaltung versehenen Bereiche des Bauelementes entfernt. Der Liner6 , insbesondere ein Liner aus Ti/TiN, dient hierbei als Ätzstoppschicht. Das ist insbesondere vorteilhaft, wenn als Zwischenmetalldielektrikum4 ebenfalls ein Oxid des Halbleitermateriales verwendet wird. Das anisotrop ausgeführte Ätzen ermöglicht es, die Dielektrikumschicht10 auf den horizontalen Oberflächen vollständig zu entfernen, während die Dielektrikumschicht10 auf den Seitenwänden innerhalb der Öffnung9 in einer für eine Isolation ausreichenden Dicke stehen bleibt. Der Anschlusspad7 dient ebenfalls als Ätzstoppschicht. - Die
5 zeigt einen weiteren Querschnitt gemäß der4 nach dem Aufbringen einer Metallisation11 , die wie die Dielektrikumschicht10 zunächst ganzflächig hergestellt wird. Die Metallisation11 kann zum Beispiel durch isotrope MOCVD (metal-organic chemical vapor deposition) hergestellt werden und ist zum Beispiel Wolfram. Die zunächst ganzflächig vorhandene Metallisation11 kann dann ohne Verwendung einer Maske rückgeätzt werden. Der Prozess wird dabei so geführt, dass die Ätzrate auf der Oberseite höher ist als am Boden der Öffnung9 und an den Seitenwänden. Damit wird erreicht, dass genügend Metall auf dem Boden und den Seitenwänden der Öffnung9 stehen bleibt, wenn der Bereich der CMOS-Schaltung vollständig von der Metallisation11 befreit worden ist. - Die
6 zeigt einen Querschnitt gemäß der5 nach dem oberseitigen Entfernen der Metallisation11 , von der jetzt nur noch ein Anteil auf dem Boden und an den Seitenwänden innerhalb der Öffnung9 vorhanden ist. Da der Anschlusspad7 von der Dielektrikumschicht10 freigelegt worden war, befindet sich am Boden der Öffnung9 jetzt ein elektrischer Kontakt zwischen der Metallisation11 und dem Anschlusspad7 . - Die Metallisation
11 kann dann an der Oberseite durch Aufbringen einer oberseitigen Anschlussmetallisierung, im Folgenden als Top-Metall bezeichnet, kontaktiert werden. Dafür ist jedes für Leiterbahnen üblicherweise verwendete Metall geeignet, insbesondere zum Beispiel Aluminium. - Die
7 zeigt einen Querschnitt gemäß der6 nach dem Aufbringen einer Schicht eines Top-Metalls12 , das an der oberen Kante, die durch den Rand der Öffnung9 gebildet wird, einen Wulst aufweist, der auch größer oder kleiner ausgebildet sein kann als in der7 dargestellt. Auf diese Weise wird sichergestellt, dass eine elektrisch leitende Verbindung zwischen dem verbliebenen Anteil der Metallisation11 und dem Top-Metall12 hergestellt wird. Die elektrische Verbindung zwischen der Metallisation11 und dem Top-Metall12 wird folglich bereits in situ beim Aufbringen des Top-Metalls12 ausgebildet. Das Top-Metall12 wird dann entsprechend den vorgesehenen elektrischen Verbindungen strukturiert. Da die Oberseite des Bauelementes wegen der Öffnung9 nicht planar ist, wird für die Strukturierung vorzugsweise eine Lackmaske verwendet, die durch eine Sprühbelackung, insbesondere durch ein als Nanospray bekanntes Verfahren, hergestellt wird, um auch im Bereich der Kanten eine ausreichend gleichmäßige Maskenschicht zu erhalten. Die Erzeugung einer geeigneten Maskenschicht kann gegebenenfalls dadurch unterstützt werden, dass der Lack ausreichend dick aufgebracht wird. - Die
8 zeigt einen Querschnitt gemäß der7 nach dem ganzflächigen Aufbringen einer Passivierung13 . Die Passivierung13 ist in dem dargestellten Ausführungsbeispiel relativ dünn und füllt die Öffnung9 nicht. Die Passivierung13 kann einlagig oder mehrlagig sein und beispielsweise mit einer Oxidschicht, insbesondere einer Siliziumoxidschicht, und einer darauf aufgebrachten Nitridschicht, insbesondere einer Siliziumnitridschicht, gebildet sein. Die Passivierung13 kann mittels eines Standard-PECVD-Prozesses (plasma-enhanced chemical vapor deposition) oder auch mittels eines SACVD-Prozesses (sub-atmospheric chemical vapor deposition) aufgebracht werden. Schichten einer mehrlagigen Passivierung13 können auch teils durch PECVD und teils durch SACVD aufgebracht werden. Auch die Passivierung13 kann unter Verwendung einer Lackmaske strukturiert werden. - Bei Ausführungsbeispielen mit mehrlagiger Passivierung
13 sind gegebenenfalls die für Temperschritte wichtigen Eigenschaften der betreffenden Materialien, beispielsweise die thermischen Ausdehnungskoeffizienten, im Ablauf des Gesamtprozesses zu berücksichtigen. Andernfalls kann es vorkommen, dass in der Passivierung13 Brüche auftreten oder die Passivierung13 sich von der Unterlage abschält, was hauptsächlich auf der Metallisation11 im Bereich der Seitenwand der Öffnung9 auftreten kann. Das muss vermieden werden, wenn Temperschritte durchgeführt werden, in denen das Bauelement auf eine Temperatur von typisch 400°C bis 500°C erhitzt wird, zum Beispiel, um so genannte „dangling bonds” des Siliziums im Bereich integrierter Komponenten abzusättigen, was unter Formiergasatmosphäre (zum Beispiel unter einem Gemisch von Wasserstoff und Stickstoff) geschieht und als „forming gas alloy” bezeichnet wird. Bei solchen Ausführungsbeispielen wird der Temperschritt vorzugsweise bereits durchgeführt, bevor die Passivierung aufgebracht wird, oder jedenfalls, bevor auf eine Schicht der Passivierung13 eine weitere Schicht aus unterschiedlichem Material, also in dem beschriebenen Beispiel die Nitridschicht auf eine Oxidschicht, oder eine mit einem unterschiedlichen Verfahren (zum Beispiel SACVD statt PECVD) hergestellte weitere Schicht aufgebracht wird. Der Temperschritt wird also bei Ausführungsbeispielen mit Schichten unterschiedlicher thermischer Eigenschaften vorzugsweise ausgeführt, bevor die Passivierung13 aufgebracht wird oder vollständig aufgebracht worden ist, somit in jedem Fall, bevor die letzte Schicht der Passivierung13 hergestellt wird. - Ausgehend von der in der
8 im Querschnitt dargestellten Struktur lässt sich die Durchkontaktierung auf einfache Weise vervollständigen, indem von der Rückseite eine Ausnehmung im Bereich des Anschlusspads7 hergestellt wird, mit der die Rückseite des Anschlusspads7 freigelegt wird. Dort kann eine weitere Metallisation aufgebracht werden, die eine durchgehende elektrisch leitende Verbindung zwischen dem Top-Metall12 und der Rückseite des Substrates1 herstellt. Das beschriebene Verfahren ist, was die zur Strukturierung der vorderseitigen und rückseitigen Metallkontakte der Durchkontaktierung erforderlichen Masken betrifft, gegenüber dem Stand der Technik erheblich vereinfacht. - Im Vergleich zu einem Standard-CMOS-Prozess wird bei dem beschriebenen Verfahren mit Ausnahme des Ätzschrittes zur Herstellung der Öffnung
9 keine zusätzliche Maske benötigt. Das Verfahren eignet sich daher besonders für die Herstellung von CMOS-Bauelementen mit Durchkontaktierung durch das Substrat. Die Struktur des Bauelementes ist durch die leitende Verbindung der Durchkontaktierung, die die Öffnung9 nicht auffüllt, sondern nur an den Seitenwänden vorhanden ist, sowie durch den vergrabenen Anschlusspad7 gekennzeichnet. Diese Struktur hat die besonderen Vorteile, dass der ohmsche Widerstand der Durchkontaktierung wegen der vergleichsweise sehr großen Fläche der Seitenwand der hierfür verwendeten Öffnung besonders gering ist und dass die Passivierung13 mittels eines Standard-PECVD-Prozesses und gegebenenfalls eines SACVD-Prozesses aufgebracht werden kann. -
- 1
- Substrat
- 2
- Isolationsschicht
- 3
- Halbleiterschicht
- 4
- Zwischenmetalldielektrikum
- 5
- Metallebene
- 6
- Liner
- 7
- Anschlusspad
- 8
- Maske
- 9
- Öffnung
- 10
- Dielektrikumschicht
- 11
- Metallisation
- 12
- Top-Metall
- 13
- Passivierung
Claims (17)
- Verfahren zur Herstellung eines Halbleiterbauelementes, bei dem – ein Substrat (
1 ) aus einem Halbleitermaterial mit einer vergrabenen Isolationsschicht (2 ) und einem in der Isolationsschicht (2 ) angeordneten Anschlusspad (7 ) aus elektrisch leitfähigem Material bereitgestellt wird, – von einer Oberseite des Substrates (1 ) eine bis auf die Isolationsschicht (2 ) reichende Öffnung (9 ) über dem Anschlusspad (7 ) hergestellt wird, – eine Dielektrikumschicht (10 ) aufgebracht wird, – die Dielektrikumschicht (10 ) und die Isolationsschicht (2 ) innerhalb der Öffnung (9 ) soweit entfernt werden, dass eine Oberseite des Anschlusspads (7 ) freigelegt wird, – eine Metallisation (11 ) aufgebracht wird, die den Anschlusspad (7 ) kontaktiert, und – von einer der Öffnung (9 ) gegenüberliegenden Rückseite des Substrates (1 ) eine bis zu dem Anschlusspad (7 ) reichende Durchkontaktierung hergestellt wird. - Verfahren nach Anspruch 1, bei dem die Öffnung (
9 ) durch einen anisotropen Ätzprozess mit einer senkrechten Seitenwand ausgebildet wird. - Verfahren nach Anspruch 1 oder 2, bei dem – die Metallisation (
11 ) außerhalb der Öffnung (9 ) entfernt wird und – ein Top-Metall (12 ) aufgebracht wird derart, dass das Top-Metall (12 ) obere Ränder der Metallisation (11 ) kontaktiert. - Verfahren nach einem der Ansprüche 1 bis 3, bei dem die Metallisation (
11 ) zunächst ganzflächig hergestellt und dann rückgeätzt wird mit einer Ätzrate, die auf der Oberseite höher ist als am Boden und an den Seitenwänden der Öffnung (9 ), so dass ein Anteil der Metallisation (11 ) am Boden der Öffnung (9 ) stehen bleibt. - Verfahren nach einem der Ansprüche 1 bis 4, bei dem – die Oberseite des Substrates (
1 ) vor dem Ätzen der Öffnung (9 ) mit einem Zwischenmetalldielektrikum (4 ) und Metallebenen (5 ) einer Verdrahtung versehen wird, – die Oberseite des Zwischenmetalldielektrikums (4 ) mit einem Liner (6 ) bedeckt wird und – das Material des Liners (6 ) so gewählt wird, dass der Liner (6 ) bei dem teilweisen Entfernen der Dielektrikumschicht (10 ) als Ätzstoppschicht fungiert. - Verfahren nach einem der Ansprüche 1 bis 5, bei dem – das Substrat (
1 ) hergestellt wird, indem ein erster Halbleiterkörper auf einer Oberseite mit einer Isolationsschicht (2 ) versehen wird, – auf der Isolationsschicht (2 ) ein zweiter Halbleiterkörper befestigt wird und – vor dem Verbinden der Halbleiterkörper ein Anschlusspad (7 ) auf der Isolationsschicht (2 ) oder auf der mit der Isolationsschicht (2 ) zu verbindenden Oberseite des zweiten Halbleiterkörpers aufgebracht wird. - Verfahren nach einem der Ansprüche 1 bis 6, bei dem auf der Metallisierung (
11 ) eine Passivierung (13 ) hergestellt wird. - Verfahren nach Anspruch 7, bei dem die Passivierung (
13 ) aus mindestens zwei Schichten unterschiedlicher Materialien hergestellt wird. - Verfahren nach Anspruch 7, bei dem die Passivierung (
13 ) hergestellt wird, indem zunächst eine Oxidschicht aufgebracht wird und auf die Oxidschicht eine Nitridschicht aufgebracht wird. - Verfahren nach einem der Ansprüche 7 bis 9, bei dem ein Temperschritt nur ausgeführt wird, bevor die Passivierung (
13 ) aufgebracht wird. - Verfahren nach Anspruch 8 oder 9, bei dem ein Temperschritt nur ausgeführt wird, bevor die letzte Schicht der Passivierung (
13 ) aufgebracht worden ist. - Halbleiterbauelement mit einer Durchkontaktierung, bei dem – ein Substrat (
1 ) mit einer vergrabenen Isolationsschicht (2 ) und einem in der Isolationsschicht (2 ) angeordneten elektrisch leitfähigen Anschlusspad (7 ) vorhanden ist, – eine Metallisation (11 ) vorhanden ist, die mit dem Anschlusspad (7 ) elektrisch leitend verbunden ist und eine Seitenwand einer in dem Substrat vorhandenen Öffnung (9 ) bedeckt, und – auf einer der Öffnung (9 ) gegenüberliegenden Rückseite des Substrates (1 ) eine bis zu dem Anschlusspad (7 ) reichende Durchkontaktierung vorhanden ist. - Halbleiterbauelement nach Anspruch 12, bei dem ein Anteil der Metallisation (
11 ) eine Oberfläche des Anschlusspads (7 ) bedeckt. - Halbleiterbauelement nach Anspruch 12 oder 13, bei dem die Metallisation (
11 ) an einer Oberseite des Bauelementes mit einem Top-Metall (12 ) elektrisch leitend verbunden ist. - Halbleiterbauelement nach einem der Ansprüche 12 bis 14, bei dem die Metallisation (
11 ) mit einer Passivierung (13 ) bedeckt ist, die die Öffnung (9 ) nur teilweise füllt. - Halbleiterbauelement nach Anspruch 15, bei dem die Passivierung (
13 ) eine Oxidschicht und eine Nitridschicht umfasst. - Halbleiterbauelement nach einem der Ansprüche 12 bis 16, bei dem der Anschlusspad (
7 ) versehen ist mit einer innerhalb der Isolationsschicht (2 ) angeordneten elektrischen Zuleitung (14 ) an eine integrierte Komponente, die auf der der Öffnung (9 ) gegenüberliegenden Seite der Isolationsschicht (2 ) angeordnet ist.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102008033395A DE102008033395B3 (de) | 2008-07-16 | 2008-07-16 | Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement |
PCT/EP2009/058001 WO2010006916A1 (de) | 2008-07-16 | 2009-06-25 | Verfahren zur herstellung eines halbleiterbauelementes und halbleiterbauelement |
JP2011517083A JP5497756B2 (ja) | 2008-07-16 | 2009-06-25 | 半導体素子の製造方法および半導体素子 |
US13/054,614 US8658534B2 (en) | 2008-07-16 | 2009-06-25 | Method for producing a semiconductor component, and semiconductor component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102008033395A DE102008033395B3 (de) | 2008-07-16 | 2008-07-16 | Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102008033395B3 true DE102008033395B3 (de) | 2010-02-04 |
Family
ID=41051152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102008033395A Active DE102008033395B3 (de) | 2008-07-16 | 2008-07-16 | Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement |
Country Status (4)
Country | Link |
---|---|
US (1) | US8658534B2 (de) |
JP (1) | JP5497756B2 (de) |
DE (1) | DE102008033395B3 (de) |
WO (1) | WO2010006916A1 (de) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009004725A1 (de) | 2009-01-15 | 2010-07-29 | Austriamicrosystems Ag | Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen |
WO2012031845A1 (de) | 2010-09-10 | 2012-03-15 | Austriamicrosystems Ag | Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung |
DE102011080774A1 (de) * | 2011-08-10 | 2013-02-14 | Hahn-Schickard-Gesellschaft für angewandte Forschung e.V. | Verfahren zum herstellen einer halbleiterstruktur und halbleiterstruktur |
US8531041B2 (en) | 2009-10-13 | 2013-09-10 | Ams Ag | Semiconductor component having a plated through-hole and method for the production thereof |
EP2693467A1 (de) | 2012-08-01 | 2014-02-05 | ams AG | Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Verbindung durch ein Substrat |
US11107848B2 (en) | 2013-03-01 | 2021-08-31 | Ams Ag | Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation |
US11764109B2 (en) | 2018-04-04 | 2023-09-19 | Ams Ag | Method of forming a through-substrate via and a semiconductor device comprising a through-substrate via |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9559001B2 (en) * | 2010-02-09 | 2017-01-31 | Xintec Inc. | Chip package and method for forming the same |
JP2012033894A (ja) * | 2010-06-30 | 2012-02-16 | Canon Inc | 固体撮像装置 |
JP6342033B2 (ja) * | 2010-06-30 | 2018-06-13 | キヤノン株式会社 | 固体撮像装置 |
US8697569B2 (en) * | 2010-07-23 | 2014-04-15 | Tessera, Inc. | Non-lithographic formation of three-dimensional conductive elements |
US8847233B2 (en) * | 2011-05-12 | 2014-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film |
DE102011104305A1 (de) * | 2011-06-16 | 2012-12-20 | Austriamicrosystems Ag | Herstellungsverfahren für ein Halbleiterbauelement mit einer Leiterschicht im Halbleiterkörper und Halbleiterbauelement |
EP2741322B1 (de) | 2012-12-10 | 2016-04-27 | ams AG | Halbleitervorrichtung mit integrierter Heizplatte und vertieftem Substrat sowie Herstellungsverfahren |
EP2774891B1 (de) | 2013-03-05 | 2019-10-23 | ams AG | Halbleitervorrichtung mit kapazitivem Sensor und integrierter Schaltung |
EP2775275B1 (de) | 2013-03-08 | 2015-12-16 | Ams Ag | UV-Sensor-Halbleitervorrichtung und Verfahren zum Messen ultravioletter Strahlung |
EP2790211B1 (de) | 2013-04-10 | 2018-06-20 | Ams Ag | Verfahren zum Herstellen eines Durchkontaktierungssubstratwegs in einer Halbleitervorrichtung und Halbleitervorrichtung mit dem Durchkontaktierungssubstratweg |
EP2899760B1 (de) | 2014-01-27 | 2018-08-29 | ams AG | Halbleitervorrichtung für optische Anwendungen und Verfahren zur Herstellung solch einer Halbleitervorrichtung |
EP3312874A1 (de) | 2016-10-20 | 2018-04-25 | ams AG | Verfahren zur formung eines substratdurchgangs und halbleiterbauelement mit solch einem substratdurchgang |
US20210255370A1 (en) * | 2018-05-21 | 2021-08-19 | Corning Incorporated | Liquid lenses and methods of manufacturing liquid lenses |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4400985C1 (de) * | 1994-01-14 | 1995-05-11 | Siemens Ag | Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung |
US5426072A (en) * | 1993-01-21 | 1995-06-20 | Hughes Aircraft Company | Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate |
DE4433846C2 (de) * | 1994-09-22 | 1999-06-02 | Fraunhofer Ges Forschung | Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur |
DE19904571C1 (de) * | 1999-02-04 | 2000-04-20 | Siemens Ag | Verfahren zur Herstellung einer integrierten Schaltungsanordnung aus zwei Substraten, wobei die Schaltungsstrukturen des Substrate exakt gegeneinander ausgerichtet sind |
DE10200399A1 (de) * | 2002-01-08 | 2003-07-24 | Advanced Micro Devices Inc | Dreidimensional integrierte Halbleitervorrichtung |
DE10351201B3 (de) * | 2003-11-03 | 2005-07-14 | Infineon Technologies Ag | Sensorvorrichtung mit Waferbondverbindungsaufbau und Herstellungsverfahren derselben |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3986196A (en) | 1975-06-30 | 1976-10-12 | Varian Associates | Through-substrate source contact for microwave FET |
EP0316799B1 (de) * | 1987-11-13 | 1994-07-27 | Nissan Motor Co., Ltd. | Halbleitervorrichtung |
JPH0821675B2 (ja) * | 1987-11-13 | 1996-03-04 | 日産自動車株式会社 | 半導体装置 |
JPH04304663A (ja) * | 1991-04-02 | 1992-10-28 | Nissan Motor Co Ltd | 半導体デバイス |
US5322816A (en) * | 1993-01-19 | 1994-06-21 | Hughes Aircraft Company | Method for forming deep conductive feedthroughs |
US5511428A (en) | 1994-06-10 | 1996-04-30 | Massachusetts Institute Of Technology | Backside contact of sensor microstructures |
JP3177436B2 (ja) | 1996-03-21 | 2001-06-18 | 株式会社日立製作所 | 半導体集積回路装置 |
JP3056689B2 (ja) | 1996-07-09 | 2000-06-26 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
EP0926723B1 (de) | 1997-11-26 | 2007-01-17 | STMicroelectronics S.r.l. | Herstellungsverfahren für einen Vorder-Hinterseiten-Durchkontakt in mikro-integrierten Schaltungen |
DE19813239C1 (de) * | 1998-03-26 | 1999-12-23 | Fraunhofer Ges Forschung | Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur |
TW442873B (en) | 1999-01-14 | 2001-06-23 | United Microelectronics Corp | Three-dimension stack-type chip structure and its manufacturing method |
US6352923B1 (en) | 1999-03-01 | 2002-03-05 | United Microelectronics Corp. | Method of fabricating direct contact through hole type |
US6159833A (en) | 1999-09-08 | 2000-12-12 | United Microelectronics Corp. | Method of forming a contact hole in a semiconductor wafer |
JP2001116768A (ja) | 1999-10-20 | 2001-04-27 | Shin Etsu Polymer Co Ltd | 半導体ウェハーまたは半導体チップ用コンタクト |
US6483147B1 (en) | 1999-10-25 | 2002-11-19 | Advanced Micro Devices, Inc. | Through wafer backside contact to improve SOI heat dissipation |
US6818464B2 (en) * | 2001-10-17 | 2004-11-16 | Hymite A/S | Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes |
JP2004349513A (ja) * | 2003-05-22 | 2004-12-09 | Seiko Epson Corp | 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器 |
JP4819320B2 (ja) * | 2003-05-28 | 2011-11-24 | 株式会社オクテック | 半導体装置の製造方法 |
JP2005116623A (ja) | 2003-10-03 | 2005-04-28 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US6930040B2 (en) | 2003-10-22 | 2005-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a contact on a silicon-on-insulator wafer |
US20050156330A1 (en) | 2004-01-21 | 2005-07-21 | Harris James M. | Through-wafer contact to bonding pad |
JP4443379B2 (ja) * | 2004-10-26 | 2010-03-31 | 三洋電機株式会社 | 半導体装置の製造方法 |
US7553695B2 (en) | 2005-03-17 | 2009-06-30 | Hymite A/S | Method of fabricating a package for a micro component |
DE102005026242B4 (de) * | 2005-06-07 | 2007-05-03 | Austriamicrosystems Ag | Photodiode mit integrierter Halbleiterschaltung und Verfahren zur Herstellung |
JP2007242676A (ja) * | 2006-03-06 | 2007-09-20 | Sanyo Electric Co Ltd | 半導体装置製造方法 |
JP2007305960A (ja) | 2006-04-14 | 2007-11-22 | Sharp Corp | 半導体装置およびその製造方法 |
JP5117698B2 (ja) * | 2006-09-27 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR100844997B1 (ko) * | 2006-12-29 | 2008-07-09 | 삼성전자주식회사 | 반도체 패키지, 반도체 스택 패키지, 패키지들을 제조하는방법 |
US7923840B2 (en) | 2007-01-10 | 2011-04-12 | International Business Machines Corporation | Electrically conductive path forming below barrier oxide layer and integrated circuit |
-
2008
- 2008-07-16 DE DE102008033395A patent/DE102008033395B3/de active Active
-
2009
- 2009-06-25 WO PCT/EP2009/058001 patent/WO2010006916A1/de active Application Filing
- 2009-06-25 US US13/054,614 patent/US8658534B2/en active Active
- 2009-06-25 JP JP2011517083A patent/JP5497756B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5426072A (en) * | 1993-01-21 | 1995-06-20 | Hughes Aircraft Company | Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate |
DE4400985C1 (de) * | 1994-01-14 | 1995-05-11 | Siemens Ag | Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung |
DE4433846C2 (de) * | 1994-09-22 | 1999-06-02 | Fraunhofer Ges Forschung | Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur |
DE19904571C1 (de) * | 1999-02-04 | 2000-04-20 | Siemens Ag | Verfahren zur Herstellung einer integrierten Schaltungsanordnung aus zwei Substraten, wobei die Schaltungsstrukturen des Substrate exakt gegeneinander ausgerichtet sind |
DE10200399A1 (de) * | 2002-01-08 | 2003-07-24 | Advanced Micro Devices Inc | Dreidimensional integrierte Halbleitervorrichtung |
DE10351201B3 (de) * | 2003-11-03 | 2005-07-14 | Infineon Technologies Ag | Sensorvorrichtung mit Waferbondverbindungsaufbau und Herstellungsverfahren derselben |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009004725A1 (de) | 2009-01-15 | 2010-07-29 | Austriamicrosystems Ag | Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen |
US8531041B2 (en) | 2009-10-13 | 2013-09-10 | Ams Ag | Semiconductor component having a plated through-hole and method for the production thereof |
WO2012031845A1 (de) | 2010-09-10 | 2012-03-15 | Austriamicrosystems Ag | Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung |
DE102010045055A1 (de) | 2010-09-10 | 2012-03-15 | Austriamicrosystems Ag | Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung und Halbleiterbauelement mit Durchkontaktierung |
US8884442B2 (en) | 2010-09-10 | 2014-11-11 | Ams Ag | Method for producing a semiconductor component with a through-contact and semiconductor component with through-contact |
DE102010045055B4 (de) | 2010-09-10 | 2019-03-28 | Austriamicrosystems Ag | Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung |
DE102011080774A1 (de) * | 2011-08-10 | 2013-02-14 | Hahn-Schickard-Gesellschaft für angewandte Forschung e.V. | Verfahren zum herstellen einer halbleiterstruktur und halbleiterstruktur |
DE102011080774B4 (de) * | 2011-08-10 | 2015-02-19 | Hahn-Schickard-Gesellschaft für angewandte Forschung e.V. | Verfahren zum herstellen einer halbleiterstruktur und halbleiterstruktur |
EP2693467A1 (de) | 2012-08-01 | 2014-02-05 | ams AG | Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Verbindung durch ein Substrat |
US8969193B2 (en) | 2012-08-01 | 2015-03-03 | Ams Ag | Method of producing a semiconductor device having an interconnect through the substrate |
US11107848B2 (en) | 2013-03-01 | 2021-08-31 | Ams Ag | Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation |
US11764109B2 (en) | 2018-04-04 | 2023-09-19 | Ams Ag | Method of forming a through-substrate via and a semiconductor device comprising a through-substrate via |
Also Published As
Publication number | Publication date |
---|---|
JP5497756B2 (ja) | 2014-05-21 |
US20110260284A1 (en) | 2011-10-27 |
JP2011527512A (ja) | 2011-10-27 |
US8658534B2 (en) | 2014-02-25 |
WO2010006916A1 (de) | 2010-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008033395B3 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement | |
DE102016100270B4 (de) | Bondstrukturen und verfahren zu ihrer herstellung | |
DE102017127227B4 (de) | Verbindungsstruktur und Verfahren | |
DE10253938B4 (de) | Verfahren zur gleichzeitigen Herstellung einer Bonding-Pad-Struktur und eines Stapelkondensators in einer Halbleitervorrichtung | |
DE10205026C1 (de) | Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration | |
DE102012210480B4 (de) | Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung | |
DE102011088581B4 (de) | Verfahren zur Herstellung von Gehäuseverbindungen und damit hergestelltes Bauelement | |
DE102016100012B4 (de) | Verfahren zur herstellung von bondstrukturen | |
DE102009012594A1 (de) | Durch-Substrat-Via-Halbleiterkomponenten | |
DE102011087279A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102008058001A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement | |
WO2010081603A1 (de) | Halbleiterschaltung mit durchkontaktierung und verfahren zur herstellung vertikal integrierter schaltungen | |
EP1419534A2 (de) | Verfahren zum kontaktieren und gehäusen von integrierten schaltungen | |
EP1171912A1 (de) | Verfahren zur vertikalen integration von elektrischen bauelementen mittels rückseitenkontaktierung | |
DE102010045055B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung | |
DE102011081460A1 (de) | Verfahren zum bilden einer durchkontaktierung in einem halbleiterelement und halbleiterelement, das dieselbe aufweist | |
DE10244570B4 (de) | Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten | |
DE102010030759B4 (de) | Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse | |
DE102004021261B4 (de) | Halbleiterbauelement mit einem Hybrid-Metallisierungsschichtstapel für eine verbesserte mechanische Festigkeit während und nach dem Einbringen in ein Gehäuse | |
DE102012219769B4 (de) | Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat | |
DE102014210899A1 (de) | Halbleiter-Bauelement mit mindestens einem Durchkontakt im Trägersubstrat und Verfahren zum Erzeugen eines solchen Durchkontakts | |
DE10244077B4 (de) | Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung | |
DE102011010362A1 (de) | Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren | |
DE102009036033B4 (de) | Durchkontaktierung für Halbleiterwafer und Herstellungsverfahren | |
DE10323394B4 (de) | Verfahren zum Erzeugen einer elektrischen Kontaktierung zwischen zwei Halbleiterstücken und Verfahren zum Herstellen einer Anordnung von Halbleiterstücken |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |