JP3056689B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3056689B2
JP3056689B2 JP8179235A JP17923596A JP3056689B2 JP 3056689 B2 JP3056689 B2 JP 3056689B2 JP 8179235 A JP8179235 A JP 8179235A JP 17923596 A JP17923596 A JP 17923596A JP 3056689 B2 JP3056689 B2 JP 3056689B2
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
insulating film
silicon oxide
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8179235A
Other languages
English (en)
Other versions
JPH1027793A (ja
Inventor
聡 上田
哲也 上田
周一 真弓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP8179235A priority Critical patent/JP3056689B2/ja
Priority to US08/889,833 priority patent/US5962920A/en
Priority to KR1019970031458A priority patent/KR100395029B1/ko
Publication of JPH1027793A publication Critical patent/JPH1027793A/ja
Application granted granted Critical
Publication of JP3056689B2 publication Critical patent/JP3056689B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＶＬＳＩ等の半導体
装置におけるパッシベーション膜の構造及びその製造方
法に関する。
【０００２】
【従来の技術】従来のＶＬＳＩ等の半導体装置において
は、層間絶縁膜の上にトランジスタ等の半導体素子及び
金属配線が形成され、該金属配線の上に、金属配線及び
絶縁膜に水分、重金属又はアルカリ金属等の不純物が侵
入することを防止するためにパッシベーション膜が形成
される。
【０００３】以下、従来の半導体装置について、図１７
を参照しながら説明する。図１７に示すように、半導体
基板１１の上に酸化シリコンよりなる層間絶縁膜１２が
形成され、該層間絶縁膜１２の上にアルミニウム若しく
はアルミニウムを主成分とするアルミニウム合金よりな
る金属配線１３及び金属電極１４がそれぞれ形成されて
いる。尚、層間絶縁膜１２の上にはトランジスタ等の半
導体素子が形成されているが、半導体素子については図
示の都合上省略している。
【０００４】金属配線１３及び金属電極１４の上には、
例えばＣＶＤ法により酸化シリコン膜１５及び窒化シリ
コン膜１６が形成されており、酸化シリコン膜１５と窒
化シリコン膜１６とによってパッシベーション膜１７が
構成されている。尚、金属電極１４上面のパッシベーシ
ョン膜１７におけるワイヤボンディングを行なう領域に
は開口部１７ａが形成されている。
【０００５】
【発明が解決しようとする課題】ところで、従来のＶＬ
ＳＩ等の半導体装置においては、ＶＬＳＩ等の微細化に
伴って、金属配線１３同士及び金属配線１３と金属電極
１４との間隔が小さくなるので、以下に説明するような
問題が発生する。
【０００６】パッシベーション膜１７をＣＶＤ法により
堆積すると、金属配線１３及び金属電極１４における上
側の隅部においては、他の部分に比べてパッシベーショ
ン膜１７が厚く堆積されてオーバーハング状になる。こ
のため、層間絶縁膜１２の上面における金属配線１３同
士の間及び金属配線１３と金属電極１４との間の領域に
おいては、パッシベーション膜１７の膜厚が薄くなって
しまったり、ピンホールができてしまったりする。
【０００７】パッシベーション膜１７の膜厚が薄くなっ
たり、パッシベーション膜１７にピンホールができたり
すると、該パッシベーション膜１７の形成後に行なわれ
る熱処理等のストレスにより、パッシベーション膜１７
における金属配線１３又は金属電極１４と層間絶縁膜１
２との接合部の近傍においてクラック１８が発生するこ
とがある。パッシベーション膜１７にクラック１８が発
生すると、該クラック１８から不純物又は水分が侵入す
るので、金属配線１３及び金属電極１４が腐食したり、
層間絶縁膜１２の比誘電率が大きくなったり、層間絶縁
膜１２の絶縁性が低下したりして、半導体装置の特性及
び信頼性が劣化するという問題がある。
【０００８】また、パッシベーション膜１７における金
属配線１３又は金属電極１４と層間絶縁膜１２との接合
部の近傍においては、層間絶縁膜１２の上面に堆積され
る膜と、金属配線１３及び金属電極１４の側面に堆積さ
れる膜との界面になるので、他の部分に比べて密度が低
下する。このため、パッシベーション膜１７における金
属配線１３又は金属電極１４と層間絶縁膜１２との接合
部の近傍つまり密度の小さい部分を通って、金属配線１
３及び金属電極１４に不純物又は水分が侵入するので、
半導体装置の特性及び信頼性が劣化するという問題が発
生する。
【０００９】これらの問題に対して、現在のところ、パ
ッシベーション膜１７を構成する窒化シリコン膜１６の
膜厚を厚くすることによって対処しているが、金属配線
１３及び金属電極１４における上側の隅部に形成される
パッシベーション膜１７のオーバーハング部同士が接触
してしまうため、パッシベーション膜１７における金属
配線１３又は金属電極１４と層間絶縁膜１２との接合部
における膜厚はあまり厚くならないという問題が残ると
共に、パッシベーション膜１７の膜厚を厚くすると静電
容量が大きくなるという新たな問題も発生する。
【００１０】前記に鑑み、本発明は、層間絶縁膜に不純
物又は水分が侵入することを阻止し、これにより、金属
配線又は金属電極の腐食、層間絶縁膜の比誘電率の上昇
及び絶縁膜の絶縁性の低下に伴う半導体装置の特性の劣
化を防止すると共に信頼性を向上させることを目的とす
る。
【００１１】
【課題を解決するための手段】本発明に係る第１の半導
体装置は、半導体基板上に形成された層間絶縁膜と、層
間絶縁膜の上に形成された金属配線と、金属配線を覆う
ように順次形成された酸化シリコン膜及び窒化シリコン
膜よりなるパッシベーション膜と、酸化シリコン膜にお
ける金属配線の側面と層間絶縁膜の上面との接合部の近
傍の領域に選択的に形成された酸窒化シリコン層とを備
えている。
【００１２】パッシベーション膜の酸化シリコン膜にお
ける金属配線の側面と層間絶縁膜の上面との接合部の近
傍の領域は一般にクラックが発生し易いと共に低密度で
あるため、酸化シリコン膜の下の層間絶縁膜には不純物
又は水分が侵入し易いけれども、第１の半導体装置によ
ると、酸化シリコン膜における金属配線の側面と層間絶
縁膜の上面との接合部の近傍の領域に酸窒化シリコン層
が形成されており、該酸窒化シリコン層は層間絶縁膜に
不純物又は水分が侵入することを阻止する。
【００１３】本発明に係る第２の半導体装置は、半導体
基板上に形成された酸化シリコン膜よりなる層間絶縁膜
と、層間絶縁膜の上に形成された金属配線と、金属配線
を覆うように形成されたパッシベーション膜と、層間絶
縁膜における金属配線の側面との接合部の近傍の領域に
選択的に形成された酸窒化シリコン層とを備えている。
【００１４】パッシベーション膜における金属配線の側
面と層間絶縁膜の上面との接合部の近傍の領域は一般に
クラックが発生し易いと共に低密度であるため、パッシ
ベーション膜下の層間絶縁膜には不純物又は水分が侵入
し易いけれども、第２の半導体装置によると、層間絶縁
膜における金属配線の側面との接合部の近傍の領域に酸
窒化シリコン層が形成されており、該酸窒化シリコン層
は層間絶縁膜に不純物又は水分が侵入することを阻止す
る。
【００１５】本発明に係る第３の半導体装置は、半導体
基板上に形成された酸化シリコン膜よりなる層間絶縁膜
と、層間絶縁膜の上に形成された金属配線と、金属配線
及び層間絶縁膜を覆うように形成されたパッシベーショ
ン膜と、層間絶縁膜の表面部における金属配線同士の間
の領域に選択的に形成された酸窒化シリコン層とを備え
ている。
【００１６】パッシベーション膜における金属配線同士
の間の領域は一般に膜厚が薄いので、パッシベーション
膜の下の層間絶縁膜には不純物又は水分が侵入し易いけ
れども、第３の半導体装置によると、層間絶縁膜の表面
部における金属配線同士の間の領域に酸窒化シリコン層
が形成されており、該酸窒化シリコン層は層間絶縁膜に
不純物又は水分が侵入することを阻止する。
【００１７】本発明に係る第４の半導体装置は、半導体
基板上に形成された金属電極と、金属電極を覆うように
順次形成された酸化シリコン膜及び窒化シリコン膜より
なり金属電極の上に開口部を有するパッシベーション膜
と、酸化シリコン膜における開口部に露出した領域に選
択的に形成された酸窒化シリコン層とを備えている。
【００１８】パッシベーション膜の酸化シリコン膜にお
ける金属電極上の開口部に露出した領域には一般に不純
物又は水分が侵入し易いけれども、酸化シリコン膜にお
ける開口部に露出した領域に酸窒化シリコン層が形成さ
れており、該酸窒化シリコン層は酸化シリコン膜におけ
る開口部に露出した領域に不純物又は水分が侵入するこ
とを阻止する。
【００１９】本発明に係る第５の半導体装置は、半導体
基板上に形成された層間絶縁膜と、層間絶縁膜の上に形
成された金属配線及び金属電極と、金属配線及び金属電
極を覆うように順次形成された酸化シリコン膜及び窒化
シリコン膜よりなり金属電極の上に開口部を有するパッ
シベーション膜と、酸化シリコン膜における金属配線の
側面と層間絶縁膜の上面との接合部の近傍の領域及び酸
化シリコン膜における開口部に露出した領域に選択的に
形成された酸窒化シリコン層とを備えている。
【００２０】パッシベーション膜の酸化シリコン膜の下
の層間絶縁膜、及びパッシベーション膜の酸化シリコン
膜における金属電極上の開口部に露出した領域には一般
に不純物又は水分が侵入し易いけれども、第５の半導体
装置によると、酸化シリコン膜における金属配線の側面
と層間絶縁膜の上面との接合部の近傍の領域及び酸化シ
リコン膜における開口部に露出した領域に酸窒化シリコ
ン層が形成されており、該酸窒化シリコン層は層間絶縁
膜及び酸化シリコン膜における開口部に露出した領域に
不純物又は水分が侵入することを阻止する。
【００２１】本発明に係る第１の半導体装置の製造方法
は、半導体基板上に層間絶縁膜を形成する工程と、層間
絶縁膜の上に金属配線を形成する工程と、金属配線の上
に酸化シリコン膜及び窒化シリコン膜を順次堆積してパ
ッシベーション膜を形成する工程と、パッシベーション
膜に対して窒化処理を行なうことにより、酸化シリコン
膜における金属配線の側面と層間絶縁膜の上面との接合
部の近傍の領域に酸窒化シリコン層を自己整合的に形成
する工程とを備えている。
【００２２】第１の半導体装置の製造方法によると、金
属配線の上に形成された酸化シリコン膜及び窒化シリコ
ン膜よりなるパッシベーション膜に対して窒化処理を行
なうため、酸化シリコン膜における金属配線の側面と層
間絶縁膜の上面との接合部の近傍の領域、すなわち酸化
シリコン膜におけるクラックの発生し易い領域又は密度
の低い領域に自己整合的に酸窒化シリコン層が形成され
る。
【００２３】本発明に係る第２の半導体装置の製造方法
は、半導体基板上に酸化シリコン膜よりなる層間絶縁膜
を形成する工程と、層間絶縁膜の上に金属配線を形成す
る工程と、金属配線及び層間絶縁膜の上にパッシベーシ
ョン膜を形成する工程と、層間絶縁膜に対して窒化処理
を行なうことにより、層間絶縁膜における金属配線の側
面との接合部の近傍の領域に酸窒化シリコン層を自己整
合的に形成する工程とを備えている。
【００２４】第２の半導体装置に製造方法によると、金
属配線及び層間絶縁膜の上にパッシベーション膜を形成
した後に、層間絶縁膜に対して窒化処理を行なうため、
層間絶縁膜における金属配線の側面との接合部の近傍の
領域、すなわち不純物又は水分の侵入し易い領域に酸窒
化シリコン層が自己整合的に形成される。
【００２５】本発明に係る第３の半導体装置の製造方法
は、半導体基板上に酸化シリコン膜よりなる層間絶縁膜
を形成する工程と、層間絶縁膜の上に金属配線を形成す
る工程と、層間絶縁膜に対して窒化処理を行なうことに
より、層間絶縁膜の表面部における金属配線同士の間の
領域に酸窒化シリコン層を自己整合的に形成する工程
と、金属配線及び層間絶縁膜の上にパッシベーション膜
を形成する工程とを備えている。
【００２６】第３の半導体装置の製造方法によると、層
間絶縁膜の上に金属配線を形成した後に、該層間絶縁膜
に対して窒化処理を行なうため、層間絶縁膜の表面部に
おける金属配線同士の間の領域、すなわち不純物又は水
分の侵入し易い領域に酸窒化シリコン層が自己整合的に
形成される。
【００２７】本発明に係る第４の半導体装置の製造方法
は、半導体基板上に層間絶縁膜を形成する工程と、層間
絶縁膜の上に金属配線を形成する工程と、金属配線及び
層間絶縁膜の上に酸化シリコン膜を堆積する工程と、酸
化シリコン膜に対して窒化処理を行なうことにより、酸
化シリコン膜の表面部に酸窒化シリコン層を形成する工
程と、酸窒化シリコン層の上に窒化シリコン膜を堆積し
て、酸化シリコン膜、酸窒化シリコン層及び窒化シリコ
ン膜よりなるパッシベーション膜を形成する工程とを備
えている。
【００２８】第４の半導体装置の製造方法によると、酸
化シリコン膜に対して窒化処理を行なって表面部に酸窒
化シリコン層を形成した後、窒化シリコン膜を堆積する
ため、酸化シリコン膜、酸窒化シリコン層及び窒化シリ
コン膜よりなる３層のパッシベーション膜が形成され
る。
【００２９】本発明に係る第５の半導体装置の製造方法
は、半導体基板上に金属電極を形成する工程と、金属電
極の上に酸化シリコン膜及び窒化シリコン膜を順次堆積
して、酸化シリコン膜及び窒化シリコン膜よりなるパッ
シベーション膜を形成する工程と、パッシベーション膜
における金属電極の上に開口部を形成する工程と、パッ
シベーション膜に対して窒化処理を行なうことにより、
酸化シリコン膜における開口部に露出した領域に酸窒化
シリコン層を自己整合的に形成する工程とを備えてい
る。
【００３０】第５の半導体装置の製造方法によると、金
属電極上のパッシベーション膜に対して窒化処理を行な
うため、パッシベーション膜の酸化シリコン膜における
金属電極上の開口部に露出した領域、すなわち不純物又
は水分の侵入し易い領域に自己整合的に酸窒化シリコン
層が形成される。
【００３１】本発明に係る第６の半導体装置の製造方法
は、半導体基板上に層間絶縁膜を形成する工程と、層間
絶縁膜の上に金属配線及び金属電極を形成する工程と、
金属配線及び金属電極の上に酸化シリコン膜及び窒化シ
リコン膜を順次堆積して、酸化シリコン膜及び窒化シリ
コン膜よりなるパッシベーション膜を形成する工程と、
パッシベーション膜における金属電極の上に開口部を形
成する工程と、パッシベーション膜に対して窒化処理を
行なうことにより、酸化シリコン膜における金属配線の
側面と層間絶縁膜の上面との接合部の近傍の領域及び酸
化シリコン膜における開口部に露出した領域に酸窒化シ
リコン層を自己整合的に形成する工程と備えている。
【００３２】第６の半導体装置の製造方法によると、金
属配線及び金属電極の上に形成された酸化シリコン膜及
び窒化シリコン膜よりなるパッシベーション膜に対して
窒化処理を行なうため、酸化シリコン膜における金属配
線の側面と層間絶縁膜の上面との接合部の近傍の領域、
すなわち酸化シリコン膜におけるクラックの発生し易い
領域又は密度の低い領域、及び酸化シリコン膜における
金属電極上の開口部に露出した領域、すなわち不純物又
は水分の侵入し易い領域に、自己整合的に酸窒化シリコ
ン層が形成される。
【００３３】第１〜第６の半導体装置の製造方法におい
て、窒化処理は、亜酸化窒素プラズマ処理、窒素プラズ
マ処理又はアンモニアプラズマ処理のいずれかであるこ
とが好ましい。
【００３４】
【発明の実施の形態】以下、本発明の各実施形態に係る
半導体装置及びその製造方法について、図面を参照しな
がら説明する。
【００３５】（第１の実施形態） 図１は本発明の第１の実施形態に係る半導体装置の断面
構造を示しており、図１に示すように、半導体基板１０
１の上には全面に亘って酸化シリコン膜よりなる層間絶
縁膜１０２が形成されている。半導体基板１０１上に
は、例えばＭＯＳトランジスタやＭＯＳダイオード等の
半導体素子が形成されており、層間絶縁膜１０２には半
導体素子と層間絶縁膜１０２上に形成される金属配線１
０３との電気的接続をとるための開口部が形成されてい
るが、図１においては、半導体素子及び開口部は省略し
て示している。
【００３６】層間絶縁膜１０２の上には、アルミニウム
合金よりなり、半導体基板１０１に形成された半導体素
子と電気的に接続される金属配線１０３及びワイヤボン
ディングを行なうための金属電極１０４が形成されてい
る。金属配線１０３及び金属電極１０４の上には全面に
亘って酸化シリコン膜１０５及び窒化シリコン膜１０６
が順次形成されており、該酸化シリコン膜１０５及び窒
化シリコン膜１０６によってパッシベーション膜１０７
が構成されている。尚、パッシベーション膜１０７にお
けるワイヤボンディングを行なう領域には開口部１０７
ａが形成されている。
【００３７】第１の実施形態の特徴として、パッシベー
ション膜１０７を構成する酸化シリコン膜１０５におけ
る、金属配線１０３又は金属電極１０４と層間絶縁膜１
０２との接合部の近傍の領域には、酸化シリコン膜１０
５が窒化されてなる酸窒化シリコン層１０８が形成され
ている。
【００３８】図１６（ａ）は酸化シリコン膜１０５の分
子構造を示し、図１６（ｂ）は酸窒化シリコン層１０８
の分子構造を示している。酸化シリコン膜１０５、特に
シランガスを用いて行なう低温のＣＶＤにより形成され
た酸化シリコン膜１０５においては、Ｓｉ原子の結合手
のうち、Ｈ原子が結合していたり又はいずれの原子も結
合していない未結合手が存在する。ところが、酸窒化シ
リコン層１０８においては、Ｈ原子がＮ原子に置き変わ
ったり、又はＳｉ原子における未結合手にＮ原子が結合
したりする。これにより、酸窒化シリコン層１０８は酸
化シリコン膜１０５に比べて密度が大きくなるため、不
純物又は水分は酸窒化シリコン層１０８に阻止されて、
層間絶縁膜１０２における金属配線１０３又は金属電極
１０４の側面との接合部の近傍に侵入しない。このた
め、金属配線１０３や金属電極１０４の腐食の防止、層
間絶縁膜１０２の比誘電率の上昇及び層間絶縁膜１０２
の絶縁性の低下を防止できるので、半導体装置の特性の
劣化を防止できると共に半導体装置の信頼性を向上させ
ることができる。
【００３９】以下、本発明の第１の実施形態に係る半導
体装置の製造方法の各工程について説明する。
【００４０】まず、図２（ａ）に示すように、例えばＭ
ＯＳトランジスタやＭＯＳダイオード等の半導体素子が
形成されている半導体基板１０１の上に全面に亘ってＣ
ＶＤ法により酸化シリコン膜よりなる層間絶縁膜１０２
を堆積した後、図示は省略しているが、層間絶縁膜１０
２に、半導体素子と層間絶縁膜１０２上に形成される金
属配線１０３との電気的接続をとるための開口部を周知
のリソグラフィー工程及びドライエッチング工程により
形成する。その後、層間絶縁膜１０２の上にアルミニウ
ム合金よりなる金属配線１０３及び金属電極１０４を、
周知のスパッタリング工程、リソグラフィー工程及びド
ライエッチング工程により形成する。
【００４１】次に、図２（ｂ）に示すように、金属配線
１０３及び金属電極１０４の上に酸化シリコン膜１０５
をＣＶＤ法により全面に亘って堆積した後、図２（ｃ）
に示すように、酸化シリコン膜１０５の上に窒化シリコ
ン膜１０６をＣＶＤ法により全面に亘って堆積する。こ
れにより、酸化シリコン膜１０５及び窒化シリコン膜１
０６よりなるパッシベーション膜１０７が形成される。
【００４２】次に、窒化シリコン膜１０６の上から酸化
シリコン膜１０５に対して窒化処理を行なって、図３
（ａ）に示すように、酸化シリコン膜１０５における、
金属配線１０３又は金属電極１０４と層間絶縁膜１０２
との接合部の近傍の領域に、酸化シリコン膜１０５が窒
化されてなる酸窒化シリコン層１０８を形成する。酸窒
化シリコン層１０８を形成する窒化処理としては、例え
ば、亜酸化窒素（以下、Ｎ2 Ｏと記す）ガスを、ガス流
量：９５００ｓｃｃｍ、温度：４００℃、ＲＦパワー：
１１００Ｗ、圧力：２．４Ｔｏｒｒの条件で供給して、
Ｎ2 Ｏのプラズマ処理を行なう。
【００４３】次に、図３（ｂ）に示すように、パッシベ
ーション膜１０７における金属電極１０４にワイヤボン
ディングを行なう領域に、周知のリソグラフィー工程及
びドライエッチング工程により、開口部１０７ａを形成
する。
【００４４】図４は、酸化シリコン膜１０５に対してＮ
2 Ｏのプラズマ処理を行なった場合と行なわなかった場
合とにおけるＮ濃度の深さ方向の分布を示しており、図
４において、細い実線はＮ2 Ｏのプラズマ処理を行なわ
ない場合を示し、太い実線は酸化シリコン膜１０５にお
ける低密度の領域、例えば酸化シリコン膜１０５におけ
る金属配線１０３又は金属電極１０４と層間絶縁膜１０
２との接合部の近傍の領域を示し、破線は酸化シリコン
膜１０５における高密度の領域、例えば酸化シリコン膜
１０５における金属配線１０３又は金属電極１０４の上
側の領域を示している。図４から分かるように、酸化シ
リコン膜１０５における低密度の領域においては、表面
から０．５μｍよりも深い領域にまでほぼ均一にＮ原子
が分布している。
【００４５】図５は、酸化シリコン膜１０５に対してＮ
2 Ｏのプラズマ処理を行なった場合と行なわなかった場
合とにおけるＨ濃度の深さ方向の分布を示しており、図
５において、破線はＮ2 Ｏのプラズマ処理を行なった場
合を示し、実線はＮ2 Ｏのプラズマ処理を行なわなかっ
た場合を示している。図５から分かるように、Ｎ2 Ｏの
プラズマ処理を行なった場合は、行なわなかった場合に
比べて、表面から０．５μｍよりも深い領域に亘ってＨ
原子の濃度が低い。これは、Ｓｉ原子の結合手に付着し
ているのがＨ原子からＮ原子に置き変わったためと考え
られる。
【００４６】第１の実施形態に係る半導体装置の製造方
法によると、酸化シリコン膜１０５における水分の侵入
し易い部分すなわち酸化シリコン膜１０５における密度
の小さい部分やストレスによりパッシベーション膜１０
７にクラックが発生した部分に自己整合的に酸窒化シリ
コン層１０８を形成することができる。
【００４７】尚、第１の実施形態においては、金属配線
１０３及び金属電極１０４を構成する金属として、アル
ミニウム合金を用いたが、これに代えて、アルミニウ
ム、銅、銅合金等の金属を適宜用いることができる。
【００４８】また、第１の実施形態においては、層間絶
縁膜１０２及びパッシベーション膜１０７を構成する酸
化シリコン膜１０５として、不純物が添加されていない
酸化シリコン膜を用いたが、これに代えて、燐、ホウ
素、弗素等の不純物が添加された酸化シリコン膜を用い
てもよい。
【００４９】また、第１の実施形態に係る半導体装置の
製造方法においては、窒化処理として、Ｎ2 Ｏプラズマ
処理を用いたが、これに代えて、窒素プラズマ処理、ア
ンモニアプラズマ処理等を適宜用いることができる。
【００５０】（第２の実施の形態） 図６は本発明の第２の実施形態に係る半導体装置の断面
構造を示しており、図６に示すように、半導体基板２０
１の上には全面に亘って酸化シリコン膜よりなる層間絶
縁膜２０２が形成されている。半導体基板２０１上には
半導体素子が形成されており、層間絶縁膜２０２には半
導体素子と層間絶縁膜２０２上に形成される金属配線２
０３との電気的接続をとるための開口部が形成されてい
るが、図６においては、半導体素子及び開口部は省略し
て示している。
【００５１】層間絶縁膜２０２の上には、半導体基板２
０１に形成された半導体素子と電気的に接続される金属
配線２０３及びワイヤボンディングを行なうための金属
電極２０４が形成され、金属配線２０３及び金属電極２
０４の上には全面に亘って窒化シリコン膜２０６よりな
るパッシベーション膜２０７が形成されている。尚、パ
ッシベーション膜２０７における金属電極２０４に対し
てワイヤボンディングを行なう領域には開口部２０７ａ
が形成されている。
【００５２】第２の実施形態の特徴として、層間絶縁膜
２０２における金属配線２０３又は金属電極２０４との
接合部の近傍の領域には、層間絶縁膜２０２を構成する
酸化シリコン膜が窒化されてなる酸窒化シリコン層２０
８が形成されている。
【００５３】第１の実施形態と同様、酸窒化シリコン層
２０８は酸化シリコン膜に比べて密度が大きいため、不
純物又は水分は酸窒化シリコン層２０８に阻止されて層
間絶縁膜２０２における金属配線２０３又は金属電極２
０４の側面との接合部の近傍には侵入しない。このた
め、金属配線２０３や金属電極２０４の腐食の防止、層
間絶縁膜２０２の比誘電率の上昇及び層間絶縁膜２０２
の絶縁性の低下を防止できるので、半導体装置の特性の
劣化を防止できると共に半導体装置の信頼性を向上させ
ることができる。
【００５４】尚、第２の実施形態においては、金属配線
２０３及び金属電極２０４を構成する金属として、アル
ミニウム合金を用いたが、これに代えて、アルミニウ
ム、銅、銅合金等の金属を適宜用いることができる。
【００５５】また、第２の実施形態においては、層間絶
縁膜２０２を構成する酸化シリコン膜として、不純物が
添加されていない酸化シリコン膜を用いたが、これに代
えて、燐、ホウ素、弗素等の不純物が添加された酸化シ
リコン膜を用いてもよい。
【００５６】（第３の実施形態） 図７は本発明の第３の実施形態に係る半導体装置の断面
構造を示しており、図７に示すように、半導体基板３０
１の上には全面に亘って酸化シリコン膜よりなる層間絶
縁膜３０２が形成されている。半導体基板３０１上には
半導体素子が形成され、層間絶縁膜３０２には半導体素
子と層間絶縁膜３０２上に形成される金属配線３０３と
の電気的接続をとるための開口部が形成されているが、
図７においては、半導体素子及び開口部は省略して示し
ている。
【００５７】層間絶縁膜３０２の上には、アルミニウム
合金よりなり、半導体基板３０１に形成された半導体素
子と電気的に接続される金属配線３０３及びワイヤボン
ディングを行なうための金属電極３０４が形成されてい
る。金属配線３０３及び金属電極３０４の上には全面に
亘って酸化シリコン膜３０５及び窒化シリコン膜３０６
が順次形成されており、該酸化シリコン膜３０５及び窒
化シリコン膜３０６によってパッシベーション膜３０７
が構成されている。尚、パッシベーション膜３０７にお
けるワイヤボンディングを行なう領域には開口部３０７
ａが形成されている。
【００５８】第３の実施形態の特徴として、パッシベー
ション膜３０７を構成する酸化シリコン膜３０５におけ
る、金属配線３０３又は金属電極３０４と層間絶縁膜３
０２との接合部の近傍の領域及び開口部３０７ａに露出
した領域には、酸化シリコン膜３０５が窒化されてなる
酸窒化シリコン層３０８が形成されている。
【００５９】第１の実施形態と同様、酸窒化シリコン層
３０８は酸化シリコン膜３０５に比べて密度が大きいた
め、不純物又は水分は酸窒化シリコン層３０８に阻止さ
れて層間絶縁膜３０２における金属配線３０３又は金属
電極３０４の側面との接合部の近傍の領域並びに開口部
３０８ａに露出した領域には侵入しない。このため、金
属配線３０３や金属電極３０４の腐食の防止、層間絶縁
膜３０２の比誘電率の上昇及び層間絶縁膜３０２の絶縁
性の低下を防止できるので、半導体装置の特性の劣化を
防止できると共に半導体装置の信頼性を向上させること
ができる。
【００６０】以下、本発明の第３の実施形態に係る半導
体装置の製造方法の各工程について説明する。
【００６１】まず、図８（ａ）に示すように、半導体素
子が形成されている半導体基板３０１の上に全面に亘っ
てＣＶＤ法により酸化シリコン膜よりなる層間絶縁膜３
０２を堆積した後、図示は省略しているが、層間絶縁膜
３０２に、半導体素子と層間絶縁膜３０２上に形成され
る金属配線３０３との電気的接続をとるための開口部を
周知のリソグラフィー工程及びドライエッチング工程に
より形成する。その後、層間絶縁膜３０２の上にアルミ
ニウム合金よりなる金属配線３０３及び金属電極３０４
を、周知のスパッタリング工程、リソグラフィー工程及
びドライエッチング工程により形成する。
【００６２】次に、図８（ｂ）に示すように、金属配線
３０３及び金属電極３０４の上に酸化シリコン膜３０５
をＣＶＤ法により全面に亘って堆積した後、図８（ｃ）
に示すように、酸化シリコン膜３０５の上に窒化シリコ
ン膜３０６をＣＶＤ法により全面に亘って堆積する。こ
れにより、酸化シリコン膜３０５及び窒化シリコン膜３
０６よりなるパッシベーション膜３０７が形成される。
【００６３】次に、図９（ａ）に示すように、パッシベ
ーション膜３０７における金属電極３０４にワイヤボン
ディングを行なう領域に、周知のリソグラフィー工程及
びドライエッチング工程により、開口部３０７ａを形成
する。
【００６４】次に、窒化シリコン膜３０６の上から酸化
シリコン膜３０５に対して窒化処理を行なって、図９
（ｂ）に示すように、酸化シリコン膜３０５における、
金属配線３０３又は金属電極３０４と層間絶縁膜３０２
との接合部の近傍の領域及び開口部３０７ａに露出した
領域に、酸化シリコン膜３０５が窒化されてなる酸窒化
シリコン層３０８を形成する。酸窒化シリコン層３０８
を形成する窒化処理としては、例えば、Ｎ2 Ｏガスを、
ガス流量：９５００ｓｃｃｍ、温度：４００℃、ＲＦパ
ワー：１１００Ｗ、圧力：２．４Ｔｏｒｒの条件で供給
して、Ｎ2 Ｏのプラズマ処理を行なう。
【００６５】第３の実施形態に係る半導体装置の製造方
法によると、酸化シリコン膜３０５における水分の侵入
し易い部分、すなわち酸化シリコン膜３０５における密
度の小さい部分、ストレスによりパッシベーション膜３
０７にクラックが発生した部分及び開口部３０７ａに露
出している部分に自己整合的に酸窒化シリコン層３０８
を形成することができる。
【００６６】尚、第３の実施形態においては、金属配線
３０３及び金属電極３０４を構成する金属として、アル
ミニウム合金を用いたが、これに代えて、アルミニウ
ム、銅、銅合金等の金属を適宜用いることができる。
【００６７】また、第３の実施形態においては、層間絶
縁膜３０２及びパッシベーション膜３０７を構成する酸
化シリコン膜３０５として、不純物が添加されていない
酸化シリコン膜を用いたが、これに代えて、燐、ホウ
素、弗素等の不純物が添加された酸化シリコン膜を用い
てもよい。
【００６８】また、第３の実施形態に係る半導体装置の
製造方法においては、窒化処理として、Ｎ2 Ｏプラズマ
処理を用いたが、これに代えて、窒素プラズマ処理、ア
ンモニアプラズマ処理等を適宜用いることができる。
【００６９】（第４の実施形態） 図１０は本発明の第４の実施形態に係る半導体装置の断
面構造を示しており、図１０に示すように、半導体基板
４０１の上には全面に亘って酸化シリコン膜よりなる層
間絶縁膜４０２が形成されている。半導体基板４０１上
には半導体素子が形成され、層間絶縁膜４０２には半導
体素子と層間絶縁膜４０２上に形成される金属配線４０
３との電気的接続をとるための開口部が形成されている
が、図１０においては、半導体素子及び開口部は省略し
て示している。
【００７０】層間絶縁膜４０２の上には、アルミニウム
合金よりなり、半導体基板４０１に形成された半導体素
子と電気的に接続される金属配線４０３及びワイヤボン
ディングを行なうための金属電極４０４が形成されてい
る。金属配線４０３及び金属電極４０４の上には全面に
亘って窒化シリコン膜４０６よりなるパッシベーション
膜４０７が形成されている。尚、パッシベーション膜４
０７におけるワイヤボンディングを行なう領域には開口
部４０７ａが形成されている。
【００７１】第４の実施形態の特徴として、層間絶縁膜
４０２における金属配線４０３同士の間の領域及び金属
配線４０３と金属電極４０４との間の領域には、層間絶
縁膜４０２を構成する酸化シリコン膜が窒化されてなる
酸窒化シリコン層４０８が形成されている。
【００７２】第１の実施形態と同様、酸窒化シリコン層
４０８は酸化シリコン膜に比べて密度が大きいため、不
純物又は水分は酸窒化シリコン層４０８に阻止されて層
間絶縁膜４０２には侵入しない。この場合、層間絶縁膜
４０２における表面部の全面に亘って酸窒化シリコン層
を形成することも可能であるが、酸窒化シリコン層は酸
化シリコン膜に比べて比誘電率が高いので、層間絶縁膜
４０２の比誘電率が上昇するという弊害がある。これに
対して、第４の実施形態のように、層間絶縁膜４０２に
おける金属配線４０３同士の間の領域及び金属配線４０
３と金属電極４０４との間の領域にのみ酸窒化シリコン
層４０８を形成すると、比誘電率の上昇を抑制しつつ層
間絶縁膜４０２に水分が侵入する事態を防止できる。
【００７３】以下、本発明の第４の実施形態に係る半導
体装置の製造方法の各工程について説明する。
【００７４】まず、図１１（ａ）に示すように、半導体
素子が形成されている半導体基板４０１の上に全面に亘
ってＣＶＤ法により酸化シリコン膜よりなる層間絶縁膜
４０２を堆積した後、図示は省略しているが、層間絶縁
膜４０２に、半導体素子と層間絶縁膜４０２上に形成さ
れる金属配線４０３との電気的接続をとるための開口部
を周知のリソグラフィー工程及びドライエッチング工程
により形成する。その後、層間絶縁膜４０２の上にアル
ミニウム合金よりなる金属配線４０３及び金属電極４０
４を、周知のスパッタリング工程、リソグラフィー工程
及びドライエッチング工程により形成する。
【００７５】次に、層間絶縁膜４０２を構成する酸化シ
リコン膜に対して窒化処理を行なって、図１１（ｂ）に
示すように、層間絶縁膜４０２における金属配線４０３
同士の間の領域及び金属配線４０３と金属電極４０４と
の間の領域に、酸化シリコン膜が窒化されてなる酸窒化
シリコン層４０８を形成する。酸窒化シリコン層４０８
を形成する窒化処理としては、例えば、Ｎ2 Ｏガスを、
ガス流量：９５００ｓｃｃｍ、温度：４００℃、ＲＦパ
ワー：１１００Ｗ、圧力：２．４Ｔｏｒｒの条件で供給
して、Ｎ2 Ｏのプラズマ処理を行なう。
【００７６】次に、図１２（ａ）に示すように、金属配
線４０３及び金属電極４０４の上に窒化シリコン膜４０
６をＣＶＤ法により全面に亘って堆積する。これによ
り、窒化シリコン膜４０６よりなるパッシベーション膜
４０７が形成される。
【００７７】次に、図１２（ｂ）に示すように、パッシ
ベーション膜４０７における金属電極４０４にワイヤボ
ンディングを行なう領域に、周知のリソグラフィー工程
及びドライエッチング工程により、開口部４０７ａを形
成する。
【００７８】第４の実施形態に係る半導体装置の製造方
法によると、層間絶縁膜４０２における水分の侵入し易
い部分、すなわち層間絶縁膜４０２におけるパッシベー
ション膜４０７に接している部分に自己整合的に酸窒化
シリコン層４０８を形成することができる。
【００７９】尚、第４の実施形態においては、金属配線
４０３及び金属電極４０４を構成する金属として、アル
ミニウム合金を用いたが、これに代えて、アルミニウ
ム、銅、銅合金等の金属を適宜用いることができる。
【００８０】また、第４の実施形態においては、層間絶
縁膜４０２を構成する酸化シリコン膜として、不純物が
添加されていない酸化シリコン膜を用いたが、これに代
えて、燐、ホウ素、弗素等の不純物が添加された酸化シ
リコン膜を用いてもよい。
【００８１】また、第４の実施形態に係る半導体装置の
製造方法においては、窒化処理として、Ｎ2 Ｏプラズマ
処理を用いたが、これに代えて、窒素プラズマ処理、ア
ンモニアプラズマ処理等を適宜用いることができる。
【００８２】（第５の実施形態） 図１３は本発明の第５の実施形態に係る半導体装置の断
面構造を示しており、図１３に示すように、半導体基板
５０１の上には全面に亘って酸化シリコン膜よりなる層
間絶縁膜５０２が形成されている。半導体基板５０１上
には半導体素子が形成され、層間絶縁膜５０２には半導
体素子と層間絶縁膜５０２上に形成される金属配線５０
３との電気的接続をとるための開口部が形成されている
が、図１３においては、半導体素子及び開口部は省略し
て示している。
【００８３】層間絶縁膜５０２の上には、アルミニウム
合金よりなり、半導体基板５０１に形成された半導体素
子と電気的に接続される金属配線５０３及びワイヤボン
ディングを行なうための金属電極５０４が形成されてい
る。金属配線５０３及び金属電極５０４の上には全面に
亘って酸化シリコン膜５０５、酸窒化シリコン膜５０８
及び窒化シリコン膜５０６が形成されており、該酸化シ
リコン膜５０５、酸窒化シリコン膜５０８及び窒化シリ
コン膜５０６によってパッシベーション膜５０７が構成
されている。尚、パッシベーション膜５０７における金
属電極５０４に対してワイヤボンディングを行なう領域
には開口部５０７ａが形成されている。
【００８４】第５の実施形態の特徴として、酸化シリコ
ン膜５０５と窒化シリコン膜５０６との間に酸窒化シリ
コン膜５０８が形成されており、該酸窒化シリコン膜５
０８は酸化シリコン膜５０５に比べて密度が大きいの
で、不純物又は水分は酸窒化シリコン膜５０８に阻止さ
れて酸化シリコン膜５０５ひいては層間絶縁膜５０２に
は侵入しない。このため、金属配線５０３や金属電極５
０４の腐食の防止、層間絶縁膜５０２の比誘電率の上昇
及び層間絶縁膜５０２の絶縁性の低下を防止でき、これ
により、半導体装置の特性の劣化を防止できると共に信
頼性を向上させることができる。
【００８５】以下、本発明の第５の実施形態に係る半導
体装置の製造方法の各工程について説明する。
【００８６】まず、図１４（ａ）に示すように、半導体
素子が形成されている半導体基板５０１の上に全面に亘
ってＣＶＤ法により酸化シリコン膜よりなる層間絶縁膜
５０２を堆積した後、図示は省略しているが、層間絶縁
膜５０２に、半導体素子と層間絶縁膜５０２上に形成さ
れる金属配線５０３との電気的接続をとるための開口部
を周知のリソグラフィー工程及びドライエッチング工程
により形成する。その後、層間絶縁膜５０２の上にアル
ミニウム合金よりなる金属配線５０３及び金属電極５０
４を、周知のスパッタリング工程、リソグラフィー工程
及びドライエッチング工程により形成する。
【００８７】次に、図１４（ｂ）に示すように、金属配
線５０３及び金属電極５０４の上に酸化シリコン膜５０
５をＣＶＤ法により全面に亘って堆積する。
【００８８】次に、酸化シリコン膜５０５に対して窒化
処理を行なって、図１４（ｃ）に示すように、酸化シリ
コン膜５０５の表面部に、該酸化シリコン膜５０５が窒
化されてなる酸窒化シリコン膜５０８を形成する。酸窒
化シリコン膜５０８を形成する窒化処理としては、例え
ば、Ｎ2 Ｏガスを、ガス流量：９５００ｓｃｃｍ、温
度：４００℃、ＲＦパワー：１１００Ｗ、圧力：２．４
Ｔｏｒｒの条件で供給して、Ｎ2 Ｏのプラズマ処理を行
なう。
【００８９】次に、図１５（ａ）に示すように、酸窒化
シリコン膜５０８の上に窒化シリコン膜５０６を全面に
亘ってＣＶＤ法により形成する。
【００９０】次に、図１５（ｂ）に示すように、パッシ
ベーション膜５０７における金属電極５０４に対してワ
イヤボンディングを行なう領域に、周知のリソグラフィ
ー工程及びドライエッチング工程により、開口部５０７
ａを形成する。
【００９１】第５の実施形態に係る半導体装置の製造方
法によると、酸化シリコン膜５０５に対して窒化処理を
行なうことにより、酸化シリコン膜５０５の表面部に酸
窒化シリコン膜５０８を形成することができる。
【００９２】また、酸化シリコン膜５０５を形成する際
に万一ピンホールが発生していても、窒化処理によりピ
ンホールが修復されるために、半導体装置の歩留りの向
上に寄与することができる。
【００９３】尚、第５の実施形態においては、金属配線
５０３及び金属電極５０４を構成する金属として、アル
ミニウム合金を用いたが、これに代えて、アルミニウ
ム、銅、銅合金等の金属を適宜用いることができる。
【００９４】また、第５の実施形態においては、層間絶
縁膜５０２を構成する酸化シリコン膜及び酸化シリコン
膜５０５として、不純物が添加されていない酸化シリコ
ン膜を用いたが、これに代えて、燐、ホウ素、弗素等の
不純物が添加された酸化シリコン膜を用いてもよい。
【００９５】また、第５の実施形態に係る半導体装置の
製造方法においては、窒化処理として、Ｎ2 Ｏプラズマ
処理を用いたが、これに代えて、窒素プラズマ処理、ア
ンモニアプラズマ処理等を適宜用いることができる。
【００９６】
【発明の効果】第１の半導体装置によると、パッシベー
ション膜を構成する酸化シリコン膜における金属配線の
側面と層間絶縁膜の上面との接合部の近傍の領域に酸窒
化シリコン層が形成されているため、層間絶縁膜におけ
る金属配線との接合部に不純物又は水分が侵入すること
を阻止できるので、金属配線の腐食、層間絶縁膜の比誘
電率の上昇及び絶縁膜の絶縁性の低下を防止することが
できる。これによって、半導体装置の特性の劣化を防止
できると共に半導体装置の信頼性を向上させることがで
きる。
【００９７】第２の半導体装置によると、層間絶縁膜に
おける金属配線の側面との接合部の近傍の領域に酸窒化
シリコン層が形成されているため、層間絶縁膜における
金属配線との接合部に不純物又は水分が侵入することを
阻止できるので、金属配線の腐食、層間絶縁膜の比誘電
率の上昇及び絶縁膜の絶縁性の低下を防止することがで
きる。これによって、半導体装置の特性の劣化を防止で
きると共に半導体装置の信頼性を向上させることができ
る。
【００９８】第３の半導体装置によると、層間絶縁膜の
表面部における金属配線同士の間の領域にのみ選択的に
酸窒化シリコン層が形成されているため、比誘電率の上
昇を抑制しつつ層間絶縁膜に不純物又は水分が侵入する
ことを防止できる。これによって、半導体装置の特性の
劣化を防止できると共に半導体装置の信頼性を向上させ
ることができる。
【００９９】第４の半導体装置によると、パッシベーシ
ョン膜を構成する酸化シリコン膜における金属電極上の
開口部に露出した領域に酸窒化シリコン層が形成されて
いるため、酸化シリコン膜における開口部に露出した領
域に不純物又は水分が侵入することを阻止できるので、
金属電極の腐食を防止することができる。これによっ
て、半導体装置の特性の劣化を防止できると共に半導体
装置の信頼性を向上させることができる。
【０１００】第５の半導体装置によると、パッシベーシ
ョン膜を構成する酸化シリコン膜における金属配線の側
面と層間絶縁膜の上面との接合部の近傍の領域及び酸化
シリコン膜における開口部に露出した領域に酸窒化シリ
コン層が形成されているため、層間絶縁膜、及び酸化シ
リコン膜における開口部に露出した領域に不純物又は水
分が侵入することを阻止できるので、金属配線及び金属
電極の腐食、層間絶縁膜の比誘電率の上昇及び絶縁膜の
絶縁性の低下を防止することができる。これによって、
半導体装置の特性の劣化を防止できると共に半導体装置
の信頼性を向上させることができる。
【０１０１】第１の半導体装置の製造方法によると、パ
ッシベーション膜を構成する酸化シリコン膜におけるク
ラックが発生し易い領域又は密度の低い領域に自己整合
的に酸窒化シリコン層を形成することができるので、第
１の半導体装置を確実に製造することができる。
【０１０２】第２の半導体装置の製造方法によると、パ
ッシベーション膜の下側の層間絶縁膜における不純物又
は水分の侵入し易い領域に自己整合的に酸窒化シリコン
層を形成することができるので、第２の半導体装置を確
実に製造することができる。
【０１０３】第３の半導体装置の製造方法によると、パ
ッシベーション膜の下側の層間絶縁膜における金属配線
同士の間の領域にのみ自己整合的に酸窒化シリコン層を
形成することができるので、第３の半導体装置を確実に
製造することができる。
【０１０４】第４の半導体装置の製造方法によると、酸
化シリコン膜と窒化シリコン膜との間に酸窒化シリコン
層を形成することができるので、不純物又は水分が酸窒
化シリコン層に阻止されて酸化シリコン膜ひいては該酸
化シリコン膜の下側の層間絶縁膜に侵入しない半導体装
置を製造することができる。
【０１０５】第５の半導体装置の製造方法によると、パ
ッシベーション膜を構成する酸化シリコンにおける金属
電極上の開口部に露出した領域に自己整合的に酸窒化シ
リコン層を形成することができるので、第４の半導体装
置を確実に製造することができる。
【０１０６】第６の半導体装置の製造方法によると、パ
ッシベーション膜を構成する酸化シリコン膜における金
属配線の側面と層間絶縁膜の上面との接合部の近傍の領
域、及び酸化シリコン膜における金属電極上の開口部に
露出した領域に自己整合的に酸窒化シリコン層を形成す
ることができるので、第５の半導体装置を確実に製造す
ることができる。
【０１０７】第１〜第６の半導体装置の製造方法におい
て、窒化処理として亜酸化窒素プラズマ処理、窒素プラ
ズマ処理又はアンモニアプラズマ処理のいずれかを用い
ると、窒化処理を確実に行なうことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の構
造を示す断面図である。
【図２】（ａ）〜（ｃ）は前記第１の実施形態に係る半
導体装置の製造方法の各工程を示す断面図である。
【図３】（ａ）、（ｂ）は前記第１の実施形態に係る半
導体装置の製造方法の各工程を示す断面図である。
【図４】前記第１の実施形態に係る半導体装置の製造方
法において使用する窒化処理を説明する図である。
【図５】前記第１の実施形態に係る半導体装置の製造方
法において使用する窒化処理を説明する図である。
【図６】本発明の第２の実施形態に係る半導体装置の構
造を示す断面図である。
【図７】本発明の第３の実施形態に係る半導体装置の構
造を示す断面図である。
【図８】（ａ）〜（ｃ）は前記第３の実施形態に係る半
導体装置の製造方法の各工程を示す断面図である。
【図９】（ａ）、（ｂ）は前記第３の実施形態に係る半
導体装置の製造方法の各工程を示す断面図である。
【図１０】本発明の第４の実施形態に係る半導体装置の
構造を示す断面図である。
【図１１】（ａ）、（ｂ）は前記第４の実施形態に係る
半導体装置の製造方法の各工程を示す断面図である。
【図１２】（ａ）、（ｂ）は前記第４の実施形態に係る
半導体装置の製造方法の各工程を示す断面図である。
【図１３】本発明の第５の実施形態に係る半導体装置の
構造を示す断面図である。
【図１４】（ａ）〜（ｃ）は前記第５の実施形態に係る
半導体装置の製造方法の各工程を示す断面図である。
【図１５】（ａ）、（ｂ）は前記第５の実施形態に係る
半導体装置の製造方法の各工程を示す断面図である。
【図１６】（ａ）、（ｂ）は前記第１の実施形態に係る
半導体装置の製造方法において使用する窒化処理を説明
する図である。
【図１７】従来の半導体装置の構造を示す断面図であ
る。
【符号の説明】
１０１ 半導体基板 １０２ 層間絶縁膜 １０３ 金属配線 １０４ 金属電極 １０５ 酸化シリコン膜 １０６ 窒化シリコン膜 １０７ パッシベーション膜 １０７ａ 開口部 １０８ 酸窒化シリコン層 ２０１ 半導体基板 ２０２ 層間絶縁膜 ２０３ 金属配線 ２０４ 金属電極 ２０６ 窒化シリコン膜 ２０７ パッシベーション膜 ２０７ａ 開口部 ２０８ 酸窒化シリコン層 ３０１ 半導体基板 ３０２ 層間絶縁膜 ３０３ 金属配線 ３０４ 金属電極 ３０５ 酸化シリコン膜 ３０６ 窒化シリコン膜 ３０７ パッシベーション膜 ３０７ａ 開口部 ３０８ 酸窒化シリコン層 ４０１ 半導体基板 ４０２ 層間絶縁膜 ４０３ 金属配線 ４０４ 金属電極 ４０６ 窒化シリコン膜 ４０７ パッシベーション膜 ４０７ａ 開口部 ４０８ 酸窒化シリコン層 ５０１ 半導体基板 ５０２ 層間絶縁膜 ５０３ 金属配線 ５０４ 金属電極 ５０５ 酸化シリコン膜 ５０６ 窒化シリコン膜 ５０７ パッシベーション膜 ５０７ａ 開口部 ５０８ 酸窒化シリコン膜
フロントページの続き (56)参考文献 特開 平５−109707（ＪＰ，Ａ) 特開 平１−228135（ＪＰ，Ａ) 特開 平６−45320（ＪＰ，Ａ) 特開 昭57−157519（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316 H01L 21/318

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成された層間絶縁膜
    と、前記層間絶縁膜の上に形成された金属配線と、前記
    金属配線を覆うように順次形成された酸化シリコン膜及
    び窒化シリコン膜よりなるパッシベーション膜と、前記
    酸化シリコン膜における前記金属配線の側面と前記層間
    絶縁膜の上面との接合部の近傍の領域に選択的に形成さ
    れた酸窒化シリコン層とを備えていることを特徴とする
    半導体装置。
  2. 【請求項２】 半導体基板上に形成された酸化シリコン
    膜よりなる層間絶縁膜と、前記層間絶縁膜の上に形成さ
    れた金属配線と、前記金属配線を覆うように形成された
    パッシベーション膜と、前記層間絶縁膜における前記金
    属配線の側面との接合部の近傍の領域に選択的に形成さ
    れた酸窒化シリコン層とを備えていることを特徴とする
    半導体装置。
  3. 【請求項３】 半導体基板上に形成された酸化シリコン
    膜よりなる層間絶縁膜と、前記層間絶縁膜の上に形成さ
    れた金属配線と、前記金属配線及び層間絶縁膜を覆うよ
    うに形成されたパッシベーション膜と、前記層間絶縁膜
    の表面部における前記金属配線同士の間の領域に選択的
    に形成された酸窒化シリコン層とを備えていることを特
    徴とする半導体装置。
  4. 【請求項４】 半導体基板上に形成された金属電極と、
    前記金属電極を覆うように順次形成された酸化シリコン
    膜及び窒化シリコン膜よりなり前記金属電極の上に開口
    部を有するパッシベーション膜と、前記酸化シリコン膜
    における前記開口部に露出した領域に選択的に形成され
    た酸窒化シリコン層とを備えていることを特徴とする半
    導体装置。
  5. 【請求項５】 半導体基板上に形成された層間絶縁膜
    と、前記層間絶縁膜の上に形成された金属配線及び金属
    電極と、前記金属配線及び金属電極を覆うように順次形
    成された酸化シリコン膜及び窒化シリコン膜よりなり前
    記金属電極の上に開口部を有するパッシベーション膜
    と、前記酸化シリコン膜における前記金属配線の側面と
    前記層間絶縁膜の上面との接合部の近傍の領域及び前記
    酸化シリコン 膜における前記開口部に露出した領域に選
    択的に形成された酸窒化シリコン層とを備えていること
    を特徴とする半導体装置。
  6. 【請求項６】 半導体基板上に層間絶縁膜を形成する工
    程と、 前記層間絶縁膜の上に金属配線を形成する工程と、 前記金属配線の上に酸化シリコン膜及び窒化シリコン膜
    を順次堆積してパッシベーション膜を形成する工程と、 前記パッシベーション膜に対して窒化処理を行なうこと
    により、前記酸化シリコン膜における前記金属配線の側
    面と前記層間絶縁膜の上面との接合部の近傍の領域に酸
    窒化シリコン層を自己整合的に形成する工程とを備えて
    いることを特徴とする半導体装置の製造方法。
  7. 【請求項７】 半導体基板上に酸化シリコン膜よりなる
    層間絶縁膜を形成する工程と、 前記層間絶縁膜の上に金属配線を形成する工程と、 前記金属配線及び層間絶縁膜の上にパッシベーション膜
    を形成する工程と、 前記層間絶縁膜に対して窒化処理を行なうことにより、
    前記層間絶縁膜における前記金属配線の側面との接合部
    の近傍の領域に酸窒化シリコン層を自己整合的に形成す
    る工程とを備えていることを特徴とする半導体装置の製
    造方法。
  8. 【請求項８】 半導体基板上に酸化シリコン膜よりなる
    層間絶縁膜を形成する工程と、 前記層間絶縁膜の上に金属配線を形成する工程と、 前記層間絶縁膜に対して窒化処理を行なうことにより、
    前記層間絶縁膜の表面部における前記金属配線同士の間
    の領域に酸窒化シリコン層を自己整合的に形成する工程
    と、 前記金属配線及び層間絶縁膜の上にパッシベーション膜
    を形成する工程とを備えていることを特徴とする半導体
    装置の製造方法。
  9. 【請求項９】 半導体基板上に層間絶縁膜を形成する工
    程と、 前記層間絶縁膜の上に金属配線を形成する工程と、 前記金属配線及び層間絶縁膜の上に酸化シリコン膜を堆
    積する工程と、 前記酸化シリコン膜に対して窒化処理を行なうことによ
    り、前記酸化シリコン膜の表面部に酸窒化シリコン層を
    形成する工程と、 前記酸窒化シリコン層の上に窒化シリコン膜を堆積し
    て、前記酸化シリコン膜、酸窒化シリコン層及び窒化シ
    リコン膜よりなるパッシベーション膜を形成する工程と
    を備えていることを特徴とする半導体装置の製造方法。
  10. 【請求項１０】 半導体基板上に金属電極を形成する工
    程と、 前記金属電極の上に酸化シリコン膜及び窒化シリコン膜
    を順次堆積して、前記酸化シリコン膜及び窒化シリコン
    膜よりなるパッシベーション膜を形成する工程と、 前記パッシベーション膜における前記金属電極の上に開
    口部を形成する工程と、 前記パッシベーション膜に対して窒化処理を行なうこと
    により、前記酸化シリコン膜における前記金属配線の側
    面と前記層間絶縁膜の上面との接合部の近傍の領域及び
    前記酸化シリコン膜における前記開口部に露出した領域
    に酸窒化シリコン層を自己整合的に形成する工程と備え
    ていることを特徴とする半導体装置の製造方法。
  11. 【請求項１１】 半導体基板上に層間絶縁膜を形成する
    工程と、 前記層間絶縁膜の上に金属配線及び金属電極を形成する
    工程と、 前記金属配線及び金属電極の上に酸化シリコン膜及び窒
    化シリコン膜を順次堆積して、前記酸化シリコン膜及び
    窒化シリコン膜よりなるパッシベーション膜を形成する
    工程と、 前記パッシベーション膜における前記金属電極の上に開
    口部を形成する工程と、 前記パッシベーション膜に対して窒化処理を行なうこと
    により、前記酸化シリコン膜における前記金属配線の側
    面と前記層間絶縁膜の上面との接合部の近傍の領域及び
    前記酸化シリコン膜における前記開口部に露出した領域
    に酸窒化シリコン層を自己整合的に形成する工程と備え
    ていることを特徴とする半導体装置の製造方法。
  12. 【請求項１２】 前記窒化処理は、亜酸化窒素プラズマ
    処理、窒素プラズマ処理又はアンモニアプラズマ処理で
    あることを特徴とする請求項６〜１１のいずれか１項に
    記載の半導体装置の製造方法。
JP8179235A 1996-07-09 1996-07-09 半導体装置及びその製造方法 Expired - Fee Related JP3056689B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8179235A JP3056689B2 (ja) 1996-07-09 1996-07-09 半導体装置及びその製造方法
US08/889,833 US5962920A (en) 1996-07-09 1997-07-08 Semiconductor device and a manufacturing method thereof
KR1019970031458A KR100395029B1 (ko) 1996-07-09 1997-07-08 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8179235A JP3056689B2 (ja) 1996-07-09 1996-07-09 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH1027793A JPH1027793A (ja) 1998-01-27
JP3056689B2 true JP3056689B2 (ja) 2000-06-26

Family

ID=16062310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8179235A Expired - Fee Related JP3056689B2 (ja) 1996-07-09 1996-07-09 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US5962920A (ja)
JP (1) JP3056689B2 (ja)
KR (1) KR100395029B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW459323B (en) 1996-12-04 2001-10-11 Seiko Epson Corp Manufacturing method for semiconductor device
US7132348B2 (en) * 2002-03-25 2006-11-07 Micron Technology, Inc. Low k interconnect dielectric using surface transformation
KR100716904B1 (ko) 2005-12-28 2007-05-10 동부일렉트로닉스 주식회사 반도체 장치의 보호막 및 그 제조 방법
DE102008033395B3 (de) 2008-07-16 2010-02-04 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
CN107393859B (zh) * 2017-08-22 2019-07-05 京东方科技集团股份有限公司 柔性基板的制作方法、柔性基板及柔性显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0128491B1 (ko) * 1993-04-14 1998-04-07 모리시다 요이치 반도체 장치 및 그 제조방법
US5393702A (en) * 1993-07-06 1995-02-28 United Microelectronics Corporation Via sidewall SOG nitridation for via filling
JP2630257B2 (ja) * 1994-06-03 1997-07-16 日本電気株式会社 半導体装置の製造方法
US5643407A (en) * 1994-09-30 1997-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Solving the poison via problem by adding N2 plasma treatment after via etching

Also Published As

Publication number Publication date
KR980012097A (ko) 1998-04-30
US5962920A (en) 1999-10-05
JPH1027793A (ja) 1998-01-27
KR100395029B1 (ko) 2003-12-18

Similar Documents

Publication Publication Date Title
JP2660359B2 (ja) 半導体装置
JPH0778821A (ja) 半導体装置およびその製造方法
JPH04102367A (ja) 半導体装置、半導体メモリ及び半導体装置の製造方法
US6818992B1 (en) Self-aligned copper silicide formation for improved adhesion/electromigration
WO2011125928A1 (ja) 半導体装置およびその製造方法
JP3676185B2 (ja) 半導体装置
US6171981B1 (en) Electrode passivation layer of semiconductor device and method for forming the same
JP3056689B2 (ja) 半導体装置及びその製造方法
US7838962B2 (en) Semiconductor device having capacitor, transistor and diffusion resistor and manufacturing method thereof
JP3252397B2 (ja) 配線形成方法
JP2600593B2 (ja) 半導体装置およびその製造方法
JP4623949B2 (ja) 半導体集積回路装置の製造方法
JP2836585B2 (ja) 半導体装置の製造方法
JP2761032B2 (ja) 半導体装置
JP3182891B2 (ja) 半導体装置
JPH118234A (ja) 半導体装置
JP2626927B2 (ja) 半導体装置
JP2011129750A (ja) 高耐圧半導体素子の製造方法及びその構造
JP3109687B2 (ja) 半導体装置の導電層接続構造の製造方法
JPH05102148A (ja) 半導体装置
JP3393455B2 (ja) 半導体装置及び半導体装置の製造方法
JPS5994848A (ja) 半導体装置の製造方法
JP3237640B2 (ja) 半導体装置
US20020061640A1 (en) Method of manufacturing passivation layer
JP2001144286A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000328

LAPS Cancellation because of no payment of annual fees