JP3237640B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3237640B2 JP3237640B2 JP01221799A JP1221799A JP3237640B2 JP 3237640 B2 JP3237640 B2 JP 3237640B2 JP 01221799 A JP01221799 A JP 01221799A JP 1221799 A JP1221799 A JP 1221799A JP 3237640 B2 JP3237640 B2 JP 3237640B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- phosphorus
- semiconductor device
- weight
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体基板に複数
個のＭＯＳ ＦＥＴ等の素子が形成された半導体装置に
関する。 【０００２】 【従来の技術】例えば、ＮチャンネルＭＯＳ型ＦＥＴ
（電界効果トランジスタ）あるいはバイポーラ・トラン
ジスタを有するＩＣ（集積回路）やＬＳＩ（大規模集積
回路）等の半導体装置において、半導体基板上にＡｓＳ
Ｇ（砒素シリケート・ガラス）あるいはＳｂＳＧ（アン
チモン・シリケート・ガラス）等より成るリフロー膜を
形成し、さらにこのリフロー膜上に直接あるいはＳｉＯ
2 層を介してプラズマＳｉＮ（窒化シリコン）膜を形成
した構造が知られている。 【０００３】すなわち、図３はこのような半導体装置の
一例として、ＮチャンネルＭＯＳ型ＦＥＴ素子３０，３
０を有するＩＣあるいはＬＳＩの一部を示している。こ
の図３において、例えばＮ型シリコン半導体基板３１の
表面に臨んでＰ型領域３２が形成され、このＰ型領域３
２の表面に臨んで上記ＦＥＴ素子３０，３０のソース、
ドレイン領域となるＮ+ 型領域が拡散法等により形成さ
れている。ここで、Ｐ型領域３２の表面には選択酸化法
等によりＳｉＯ2 の絶縁保護膜３３を形成し、この保護
膜３３上にＰｏｌｙ−Ｓｉ（多結晶シリコン）より成る
ゲート電極３４や配線電極３５等を形成した後、ＰＳＧ
（燐シリケート・ガラス），ＢＰＳＧ（ホウ素・燐シリ
ケート・ガラス），ＡｓＳＧ（アンチモン・シリケート
・ガラス）のリフロー膜３６を形成している。この例え
ばＡｓＳＧのリフロー膜３６は、比較的低温でリフロー
処理が行え、Ａｌ（アルミニウム）電極３５等を形成し
たときのＡｌの腐蝕やマイグレーションによる悪影響が
少なく配線の信頼性が高い等の特徴を有している。次
に、ＡｓＳＧリフロー膜３６上に、必要に応じてＡｌ電
極３７等を形成した後、表面安定化（パシベーション）
用のＳｉＮ（窒化シリコン）膜３８をプラズマＣＶＤ法
により被着形成する。このプラズマＳｉＮ膜３８は、耐
湿性や化学的安定性あるいは物理的安定性に優れ、また
比較的低温で被着形成が行えるという利点を有してい
る。 【０００４】 【発明が解決しようとする課題】ところで、このような
ＡｓＳＧリフロー膜３６上にプラズマＳｉＮ膜３８を積
層形成した構造において、いわゆるフォーミング・アニ
ール処理を例えば３５０〜４５０℃の温度範囲で３０分
〜１２０分程度行うと、基板のＳｉとＳｉＯ2 絶縁保護
膜３３との界面に存在する電荷の密度Ｑｓｓが著しく増
大し、特に各ＦＥＴ素子３０，３０間の素子分離領域３
９の界面電荷密度Ｑｓｓが増加することによって、素子
間の絶縁分離が有効に行えなくなる。すなわち、通常の
Ｑｓｓの値は１〜５×１０10ｃｍ-2程度であるのに対
し、上記構成におけるＱｓｓの値は１〜５×１２12ｃｍ
-2にも達し、素子分離領域３９が略導通状態に近くなっ
てしまう。 【０００５】これは、プラズマＳｉＮ膜３８が［Ｈ］
（水素）を５〜２０ａｔｍ％と比較的多量に含んでいる
点が原因となって、上記アニール処理時に、プラズマＳ
ｉＮ膜３８の［Ｈ］が移動し、途中のリフロー膜３６に
捕らえられることなくＳｉ（基板）−ＳｉＯ2 （保護
膜）界面にまで到達して電荷として蓄積され、いわゆる
フィールド反転現象が生じて上記素子分離領域のＳｉ-
ＳｉＯ2 界面に擬似的なＮチャンネルが形成されてしま
うからと考えられている。 【０００６】なお、光ＣＶＤ法やスパッタリング等によ
り被着形成されたＳｉＮ（窒化シリコン）膜にも水素が
含まれており、上述したプラズマＳｉＮ膜と同様な悪影
響が生じ得る。 【０００７】また、配線電極にＡｌ（アルミニウム）を
用いる場合には、層間絶縁膜によるＡｌ腐蝕を防止する
ことが必要とされる。 【０００８】本発明は、このような実情に鑑み、水素を
含む窒化シリコン膜が積層形成された半導体装置におけ
る基板と保護膜との界面の電荷密度の増大を抑えること
が可能な半導体装置を提供することを目的とし、さらに
はＡｌ配線電極等の腐蝕を防止することが可能な半導体
装置を提供することを目的とする。 【０００９】 【課題を解決するための手段】上述の問題点を解決する
ために、本願の第１の発明は、半導体基板に形成した保
護膜上に水素を含む第１の窒化シリコン膜が積層形成さ
れてなる半導体装置において、上記保護膜と上記第１の
窒化シリコン膜の間に、保護膜と接して厚さ１００〜５
００オングストロームの第２の窒化シリコン膜が形成さ
れるとともに、この第２の窒化シリコン膜と第１の窒化
シリコン膜の間に、燐の含有量が５重量％以下（ただ
し、燐の含有量が０重量％の場合は含まず。）である第
１のシリケート・ガラス膜が、上記第２の窒化シリコン
膜と接しないように、第２のシリケート・ガラス膜を介
して上記第２の窒化シリコン膜上に形成されてなるもの
である。 【００１０】また、本願の第２の発明は、半導体基板に
形成した保護膜上にリフロー膜、燐の含有量が５重量％
以下（ただし、燐の含有量が０重量％の場合は含ま
ず。）のシリケート・ガラス膜を層間絶縁膜とするアル
ミニウムの多層配線、及びプラズマＣＶＤ法により成膜
され水素を含む窒化シリコン膜が順次形成されてなり、
上記保護膜とリフロー膜の間に保護膜と接して膜厚１０
０〜５００オングストロームの窒化シリコン膜が形成さ
れた半導体装置である。 【００１１】保護膜と第１の窒化シリコン膜との間に、
燐の含有量が５重量％以下のＰＳＧ膜と薄いＳｉＮ膜と
を設けたことにより、半導体基板と保護膜との界面に存
在する電荷密度Ｑｓｓの増大を防止できるとともに、Ａ
ｌ（アルミニウム）配線電極の腐食も防止できる。 【００１２】 【発明の実施の形態】以下、本発明に係る好ましい実施
の形態について、図面を参照しながら説明する。 【００１３】図１は本発明の第１の実施の形態の要部を
示す概略断面図であり、Ｓｉ半導体基板１のＰ型領域の
表面に臨んで、Ｎ型のソース領域２Ｓおよびドレイン領
域２Ｄが例えば拡散法等によりそれぞれ複数組形成され
ている。これらのソース領域２Ｓとドレイン領域２Ｄと
で挟まれた能動領域の上方には、膜厚の薄いＳｉＯ2等
より成るゲート絶縁膜３Ｇを介してＰｏｌｙ-Ｓｉ（多
結晶シリコン）より成るゲート電極４Ｇが形成されてい
る。ここで、ゲート絶縁膜３Ｇについては、Ｓｉ基板表
面に対して例えば選択酸化法を施すことにより、他の部
分の膜厚の厚い（例えば３０００〜８０００Å程度の）
フィールド絶縁膜３Ｆとともに形成すればよい。フィー
ルド絶縁膜３Ｆには、必要に応じて例えばＰｏｌｙ−Ｓ
ｉより成る配線電極４Ｗを形成しておけばよい。これら
のゲート絶縁膜３Ｇおよびフィールド絶縁膜３Ｆより成
る絶縁保護膜３上には、ＳｉＮ（窒化シリコン）薄膜５
がプラズマＣＶＤ法や減圧ＣＶＤ法等により被着形成さ
れる。このＳｉＮ薄膜５は、約１００Å程度あるいはそ
れ以上で、ストレス等を考慮して５００Å以下の厚みと
することが好ましい。このＳｉＮ薄膜５上には、ＡｓＳ
Ｇ（砒素シリケート・ガラス）が例えばＣＶＤ法により
３０００〜８０００Å程度の厚みに被着形成され、その
後、例えば９００℃、１０分間程度の加熱によるリフロ
ー処理（あるいはガラス・フロー処理）が施されて、Ａ
ｓＳＧリフロー膜６が形成されている。このリフロー処
理は、上記加熱時のガラスの流動現象を利用して、エッ
チング緑部等の段部の傾斜をゆるくし、断線等を防止す
るためのものである。 【００１４】なお、例えばこのリフロー処理前の上記Ａ
ｓＳＧ被着形成後には、ソース、ドレイン各領域２Ｓ，
２Ｄに対するコンタクト用の窓開け処理が施され、ソー
ス、ドレイン各電極７Ｓ，７Ｄが形成されることによ
り、ＮチャンネルＭＯＳ型ＦＥＴ（電界効果トランジス
タ）の素子が形成されるわけである。 【００１５】次に、ＡｓＳＧ膜６を例えば層間絶縁膜と
して用い、このＡｓＳＧ膜６上に必要に応じてＡｌ（ア
ルミニウム）等より成る配線電極８ａを形成した後、Ｐ
ＳＧ（燐シリケート・ガラス）を例えばＣＶＤ法等によ
り被着形成することにより、ＰＳＧ膜９を形成してい
る。このときのＰＳＧ膜９の厚みは３０００〜８０００
Åとしており、Ｐ（燐）の濃度は５重量％以下としてい
る。 【００１６】次に、ＰＳＧ膜９上に、必要に応じてＡｌ
等より成る配線電極８ｂを形成した後、プラズマＣＶＤ
法によりＳｉＮ（窒化シリコン）膜１０を例えば７５０
０〜１２０００Å（０．７５〜１．２μｍ）程度の厚さ
に被着形成する。 【００１７】このように、最上層のプラズマＳｉＮ膜１
０とＳｉＯ2 等の絶縁保護膜３との間に、Ｐ（燐）濃度
が５重量％以下のＰＳＧ膜９と膜厚が約１００Å程度か
ら５００Å以下の範囲のＳｉＮ薄膜５とを設けた構造に
よれば、絶縁保護膜３のフィールド絶縁膜３ＦとＳｉ基
板１との界面電荷密度Ｑｓｓの増大を抑制することがで
きるのみならず、ＰＳＧ膜９のＰ濃度が比較的低いた
め、Ａｌ配線電極８ａ，８ｂ等の腐食を防止することが
できる。また、ＰＳＧ膜を用いているため、ＣＶＤ形成
したＳｉＯ2 膜に比べて、ストレスの大幅な低減がで
き、減圧ＣＶＤ法によるＰＳＧ膜の形成の導入も可能と
なって、多層配線に好適である。さらに、この例では、
ＳｉＮ薄膜５とＰＳＧ膜９とが接していないので、Ｓｉ
Ｎ薄膜にクラックが発生することもない。 【００１８】次に、図２は本発明の第２の実施の形態の
要部を示す概略断面図であり、Ｓｉ基板１１上に熱酸化
法により形成されたＳｉＯ2 より成る絶縁保護膜１２上
には、Ｐｏｌｙ−Ｓｉ等より成る配線電極１３が形成さ
れ、この上に膜厚が１００Å程度以上５００Å以下のＳ
ｉＮ薄膜１４がプラズマＣＶＤ法や減圧ＣＶＤ法等によ
り被着形成される。このＳｉＮ薄膜１４上にＰ（燐）濃
度が５重量％以下のＰＳＧ膜１５が１０００Å〜３００
０Å程度の厚みに被着形成され、このＰＳＧ膜１５上に
ＡｓＳＧ膜１６が３０００Å〜８０００Å程度の厚みに
被着形成され、リフロー処理される。ＡｓＳＧリフロー
膜１６上には、必要に応じてＡｌ等の配線電極１７を形
成した後、Ｐ（燐）濃度が５重量％以下のＰＳＧ膜１８
を被着形成する。このＰＳＧ膜１８上に、必要に応じて
Ａｌ等の配線電極１９を形成した後、プラズマＣＶＤ法
によりＳｉＮ膜２０を７５００Å〜１２０００Å（０．
７５μｍ〜１．２μｍ）程度の膜厚に被着形成する。 【００１９】この第２の実施の形態においても、前述し
た第１の実施の形態と同様に、絶縁保護膜１２とＳｉ基
板１１との界面の電荷密度の増大を抑制でき、Ａｌ配線
電極１７，１８の腐食を防止できる。 【００２０】なお、本発明は、上述の実施例のみに限定
されるものではなく、リフロー膜としてはＡｓＳＧ膜以
外にもＰＳＧ膜、ＢＰＳＧ（ホウ素・燐シリケート・ガ
ラス）膜、ＳｂＳＧ（アンチモン・シリケート・ガラ
ス）膜や、これらの多層構造を用いることができる。ま
た、最上層のプラズマＳｉＮ膜の代わりに、光ＣＶＤ法
やスパッタリング法等により形成された水素を含むＳｉ
Ｎを用いた場合にも本発明を適用できることは勿論であ
る。 【００２１】 【発明の効果】本発明の半導体装置によれば、半導体基
板と絶縁保護膜との間の界面電荷密度Ｑｓｓの増大を抑
制すると同時に、Ａｌ配線電極の腐食を防止でき、ま
た、ＣＶＤ法によるＳｉＯ2 膜を層間絶縁膜とする場合
に比べてストレスの大幅な低減を図ることができる。ま
た、減圧ＣＶＤ法によるＰＳＧ膜形成工程の導入も可能
となり、多層配線に適用して好ましいものである。
個のＭＯＳ ＦＥＴ等の素子が形成された半導体装置に
関する。 【０００２】 【従来の技術】例えば、ＮチャンネルＭＯＳ型ＦＥＴ
（電界効果トランジスタ）あるいはバイポーラ・トラン
ジスタを有するＩＣ（集積回路）やＬＳＩ（大規模集積
回路）等の半導体装置において、半導体基板上にＡｓＳ
Ｇ（砒素シリケート・ガラス）あるいはＳｂＳＧ（アン
チモン・シリケート・ガラス）等より成るリフロー膜を
形成し、さらにこのリフロー膜上に直接あるいはＳｉＯ
2 層を介してプラズマＳｉＮ（窒化シリコン）膜を形成
した構造が知られている。 【０００３】すなわち、図３はこのような半導体装置の
一例として、ＮチャンネルＭＯＳ型ＦＥＴ素子３０，３
０を有するＩＣあるいはＬＳＩの一部を示している。こ
の図３において、例えばＮ型シリコン半導体基板３１の
表面に臨んでＰ型領域３２が形成され、このＰ型領域３
２の表面に臨んで上記ＦＥＴ素子３０，３０のソース、
ドレイン領域となるＮ+ 型領域が拡散法等により形成さ
れている。ここで、Ｐ型領域３２の表面には選択酸化法
等によりＳｉＯ2 の絶縁保護膜３３を形成し、この保護
膜３３上にＰｏｌｙ−Ｓｉ（多結晶シリコン）より成る
ゲート電極３４や配線電極３５等を形成した後、ＰＳＧ
（燐シリケート・ガラス），ＢＰＳＧ（ホウ素・燐シリ
ケート・ガラス），ＡｓＳＧ（アンチモン・シリケート
・ガラス）のリフロー膜３６を形成している。この例え
ばＡｓＳＧのリフロー膜３６は、比較的低温でリフロー
処理が行え、Ａｌ（アルミニウム）電極３５等を形成し
たときのＡｌの腐蝕やマイグレーションによる悪影響が
少なく配線の信頼性が高い等の特徴を有している。次
に、ＡｓＳＧリフロー膜３６上に、必要に応じてＡｌ電
極３７等を形成した後、表面安定化（パシベーション）
用のＳｉＮ（窒化シリコン）膜３８をプラズマＣＶＤ法
により被着形成する。このプラズマＳｉＮ膜３８は、耐
湿性や化学的安定性あるいは物理的安定性に優れ、また
比較的低温で被着形成が行えるという利点を有してい
る。 【０００４】 【発明が解決しようとする課題】ところで、このような
ＡｓＳＧリフロー膜３６上にプラズマＳｉＮ膜３８を積
層形成した構造において、いわゆるフォーミング・アニ
ール処理を例えば３５０〜４５０℃の温度範囲で３０分
〜１２０分程度行うと、基板のＳｉとＳｉＯ2 絶縁保護
膜３３との界面に存在する電荷の密度Ｑｓｓが著しく増
大し、特に各ＦＥＴ素子３０，３０間の素子分離領域３
９の界面電荷密度Ｑｓｓが増加することによって、素子
間の絶縁分離が有効に行えなくなる。すなわち、通常の
Ｑｓｓの値は１〜５×１０10ｃｍ-2程度であるのに対
し、上記構成におけるＱｓｓの値は１〜５×１２12ｃｍ
-2にも達し、素子分離領域３９が略導通状態に近くなっ
てしまう。 【０００５】これは、プラズマＳｉＮ膜３８が［Ｈ］
（水素）を５〜２０ａｔｍ％と比較的多量に含んでいる
点が原因となって、上記アニール処理時に、プラズマＳ
ｉＮ膜３８の［Ｈ］が移動し、途中のリフロー膜３６に
捕らえられることなくＳｉ（基板）−ＳｉＯ2 （保護
膜）界面にまで到達して電荷として蓄積され、いわゆる
フィールド反転現象が生じて上記素子分離領域のＳｉ-
ＳｉＯ2 界面に擬似的なＮチャンネルが形成されてしま
うからと考えられている。 【０００６】なお、光ＣＶＤ法やスパッタリング等によ
り被着形成されたＳｉＮ（窒化シリコン）膜にも水素が
含まれており、上述したプラズマＳｉＮ膜と同様な悪影
響が生じ得る。 【０００７】また、配線電極にＡｌ（アルミニウム）を
用いる場合には、層間絶縁膜によるＡｌ腐蝕を防止する
ことが必要とされる。 【０００８】本発明は、このような実情に鑑み、水素を
含む窒化シリコン膜が積層形成された半導体装置におけ
る基板と保護膜との界面の電荷密度の増大を抑えること
が可能な半導体装置を提供することを目的とし、さらに
はＡｌ配線電極等の腐蝕を防止することが可能な半導体
装置を提供することを目的とする。 【０００９】 【課題を解決するための手段】上述の問題点を解決する
ために、本願の第１の発明は、半導体基板に形成した保
護膜上に水素を含む第１の窒化シリコン膜が積層形成さ
れてなる半導体装置において、上記保護膜と上記第１の
窒化シリコン膜の間に、保護膜と接して厚さ１００〜５
００オングストロームの第２の窒化シリコン膜が形成さ
れるとともに、この第２の窒化シリコン膜と第１の窒化
シリコン膜の間に、燐の含有量が５重量％以下（ただ
し、燐の含有量が０重量％の場合は含まず。）である第
１のシリケート・ガラス膜が、上記第２の窒化シリコン
膜と接しないように、第２のシリケート・ガラス膜を介
して上記第２の窒化シリコン膜上に形成されてなるもの
である。 【００１０】また、本願の第２の発明は、半導体基板に
形成した保護膜上にリフロー膜、燐の含有量が５重量％
以下（ただし、燐の含有量が０重量％の場合は含ま
ず。）のシリケート・ガラス膜を層間絶縁膜とするアル
ミニウムの多層配線、及びプラズマＣＶＤ法により成膜
され水素を含む窒化シリコン膜が順次形成されてなり、
上記保護膜とリフロー膜の間に保護膜と接して膜厚１０
０〜５００オングストロームの窒化シリコン膜が形成さ
れた半導体装置である。 【００１１】保護膜と第１の窒化シリコン膜との間に、
燐の含有量が５重量％以下のＰＳＧ膜と薄いＳｉＮ膜と
を設けたことにより、半導体基板と保護膜との界面に存
在する電荷密度Ｑｓｓの増大を防止できるとともに、Ａ
ｌ（アルミニウム）配線電極の腐食も防止できる。 【００１２】 【発明の実施の形態】以下、本発明に係る好ましい実施
の形態について、図面を参照しながら説明する。 【００１３】図１は本発明の第１の実施の形態の要部を
示す概略断面図であり、Ｓｉ半導体基板１のＰ型領域の
表面に臨んで、Ｎ型のソース領域２Ｓおよびドレイン領
域２Ｄが例えば拡散法等によりそれぞれ複数組形成され
ている。これらのソース領域２Ｓとドレイン領域２Ｄと
で挟まれた能動領域の上方には、膜厚の薄いＳｉＯ2等
より成るゲート絶縁膜３Ｇを介してＰｏｌｙ-Ｓｉ（多
結晶シリコン）より成るゲート電極４Ｇが形成されてい
る。ここで、ゲート絶縁膜３Ｇについては、Ｓｉ基板表
面に対して例えば選択酸化法を施すことにより、他の部
分の膜厚の厚い（例えば３０００〜８０００Å程度の）
フィールド絶縁膜３Ｆとともに形成すればよい。フィー
ルド絶縁膜３Ｆには、必要に応じて例えばＰｏｌｙ−Ｓ
ｉより成る配線電極４Ｗを形成しておけばよい。これら
のゲート絶縁膜３Ｇおよびフィールド絶縁膜３Ｆより成
る絶縁保護膜３上には、ＳｉＮ（窒化シリコン）薄膜５
がプラズマＣＶＤ法や減圧ＣＶＤ法等により被着形成さ
れる。このＳｉＮ薄膜５は、約１００Å程度あるいはそ
れ以上で、ストレス等を考慮して５００Å以下の厚みと
することが好ましい。このＳｉＮ薄膜５上には、ＡｓＳ
Ｇ（砒素シリケート・ガラス）が例えばＣＶＤ法により
３０００〜８０００Å程度の厚みに被着形成され、その
後、例えば９００℃、１０分間程度の加熱によるリフロ
ー処理（あるいはガラス・フロー処理）が施されて、Ａ
ｓＳＧリフロー膜６が形成されている。このリフロー処
理は、上記加熱時のガラスの流動現象を利用して、エッ
チング緑部等の段部の傾斜をゆるくし、断線等を防止す
るためのものである。 【００１４】なお、例えばこのリフロー処理前の上記Ａ
ｓＳＧ被着形成後には、ソース、ドレイン各領域２Ｓ，
２Ｄに対するコンタクト用の窓開け処理が施され、ソー
ス、ドレイン各電極７Ｓ，７Ｄが形成されることによ
り、ＮチャンネルＭＯＳ型ＦＥＴ（電界効果トランジス
タ）の素子が形成されるわけである。 【００１５】次に、ＡｓＳＧ膜６を例えば層間絶縁膜と
して用い、このＡｓＳＧ膜６上に必要に応じてＡｌ（ア
ルミニウム）等より成る配線電極８ａを形成した後、Ｐ
ＳＧ（燐シリケート・ガラス）を例えばＣＶＤ法等によ
り被着形成することにより、ＰＳＧ膜９を形成してい
る。このときのＰＳＧ膜９の厚みは３０００〜８０００
Åとしており、Ｐ（燐）の濃度は５重量％以下としてい
る。 【００１６】次に、ＰＳＧ膜９上に、必要に応じてＡｌ
等より成る配線電極８ｂを形成した後、プラズマＣＶＤ
法によりＳｉＮ（窒化シリコン）膜１０を例えば７５０
０〜１２０００Å（０．７５〜１．２μｍ）程度の厚さ
に被着形成する。 【００１７】このように、最上層のプラズマＳｉＮ膜１
０とＳｉＯ2 等の絶縁保護膜３との間に、Ｐ（燐）濃度
が５重量％以下のＰＳＧ膜９と膜厚が約１００Å程度か
ら５００Å以下の範囲のＳｉＮ薄膜５とを設けた構造に
よれば、絶縁保護膜３のフィールド絶縁膜３ＦとＳｉ基
板１との界面電荷密度Ｑｓｓの増大を抑制することがで
きるのみならず、ＰＳＧ膜９のＰ濃度が比較的低いた
め、Ａｌ配線電極８ａ，８ｂ等の腐食を防止することが
できる。また、ＰＳＧ膜を用いているため、ＣＶＤ形成
したＳｉＯ2 膜に比べて、ストレスの大幅な低減がで
き、減圧ＣＶＤ法によるＰＳＧ膜の形成の導入も可能と
なって、多層配線に好適である。さらに、この例では、
ＳｉＮ薄膜５とＰＳＧ膜９とが接していないので、Ｓｉ
Ｎ薄膜にクラックが発生することもない。 【００１８】次に、図２は本発明の第２の実施の形態の
要部を示す概略断面図であり、Ｓｉ基板１１上に熱酸化
法により形成されたＳｉＯ2 より成る絶縁保護膜１２上
には、Ｐｏｌｙ−Ｓｉ等より成る配線電極１３が形成さ
れ、この上に膜厚が１００Å程度以上５００Å以下のＳ
ｉＮ薄膜１４がプラズマＣＶＤ法や減圧ＣＶＤ法等によ
り被着形成される。このＳｉＮ薄膜１４上にＰ（燐）濃
度が５重量％以下のＰＳＧ膜１５が１０００Å〜３００
０Å程度の厚みに被着形成され、このＰＳＧ膜１５上に
ＡｓＳＧ膜１６が３０００Å〜８０００Å程度の厚みに
被着形成され、リフロー処理される。ＡｓＳＧリフロー
膜１６上には、必要に応じてＡｌ等の配線電極１７を形
成した後、Ｐ（燐）濃度が５重量％以下のＰＳＧ膜１８
を被着形成する。このＰＳＧ膜１８上に、必要に応じて
Ａｌ等の配線電極１９を形成した後、プラズマＣＶＤ法
によりＳｉＮ膜２０を７５００Å〜１２０００Å（０．
７５μｍ〜１．２μｍ）程度の膜厚に被着形成する。 【００１９】この第２の実施の形態においても、前述し
た第１の実施の形態と同様に、絶縁保護膜１２とＳｉ基
板１１との界面の電荷密度の増大を抑制でき、Ａｌ配線
電極１７，１８の腐食を防止できる。 【００２０】なお、本発明は、上述の実施例のみに限定
されるものではなく、リフロー膜としてはＡｓＳＧ膜以
外にもＰＳＧ膜、ＢＰＳＧ（ホウ素・燐シリケート・ガ
ラス）膜、ＳｂＳＧ（アンチモン・シリケート・ガラ
ス）膜や、これらの多層構造を用いることができる。ま
た、最上層のプラズマＳｉＮ膜の代わりに、光ＣＶＤ法
やスパッタリング法等により形成された水素を含むＳｉ
Ｎを用いた場合にも本発明を適用できることは勿論であ
る。 【００２１】 【発明の効果】本発明の半導体装置によれば、半導体基
板と絶縁保護膜との間の界面電荷密度Ｑｓｓの増大を抑
制すると同時に、Ａｌ配線電極の腐食を防止でき、ま
た、ＣＶＤ法によるＳｉＯ2 膜を層間絶縁膜とする場合
に比べてストレスの大幅な低減を図ることができる。ま
た、減圧ＣＶＤ法によるＰＳＧ膜形成工程の導入も可能
となり、多層配線に適用して好ましいものである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す要部概略断面
図である。 【図２】本発明の第２の実施の形態を示す要部概略断面
図である。 【図３】従来例を示す概略断面図である。 【符号の説明】 １，１１ Ｓｉ基板、３，１２ 絶縁保護膜、５，１４
ＳｉＮ薄膜、６，１６ＡｓＳＧ膜、９，１５，１８
ＰＳＧ膜、８ａ，８ｂ，１７，１９ Ａｌ配線電極
図である。 【図２】本発明の第２の実施の形態を示す要部概略断面
図である。 【図３】従来例を示す概略断面図である。 【符号の説明】 １，１１ Ｓｉ基板、３，１２ 絶縁保護膜、５，１４
ＳｉＮ薄膜、６，１６ＡｓＳＧ膜、９，１５，１８
ＰＳＧ膜、８ａ，８ｂ，１７，１９ Ａｌ配線電極
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭59−68948（ＪＰ，Ａ)
特開 昭59−117133（ＪＰ，Ａ)
特開 昭56−85829（ＪＰ，Ａ)
特開 昭53−48474（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/316
H01L 21/318
Claims (1)
- (57)【特許請求の範囲】 １．半導体基板に形成した保護膜上に水素を含む第１の
窒化シリコン膜が積層形成されてなる半導体装置におい
て、 上記保護膜と上記第１の窒化シリコン膜の間に、保護膜
と接して厚さ１００〜５００オングストロームの第２の
窒化シリコン膜が形成されるとともに、 この第２の窒化シリコン膜と第１の窒化シリコン膜の間
に、燐の含有量が５重量％以下（ただし、燐の含有量が
０重量％の場合は含まず。）である第１のシリケート・
ガラス膜が、上記第２の窒化シリコン膜と接しないよう
に、第２のシリケート・ガラス膜を介して上記第２の窒
化シリコン膜上に形成されていることを特徴とする半導
体装置。 ２．上記第２のシリケート・ガラス膜は、ホウ素・燐シ
リケートガラス膜であることを特徴とする請求項１記載
の半導体装置。 ３．上記燐の含有量が５重量％以下（ただし、燐の含有
量が０重量％の場合は含まず。）である第１のシリケー
ト・ガラス膜は、アルミニウム多層配線の層間絶縁膜と
して形成されていることを特徴とする請求項１または２
記載の半導体装置。 ４．半導体基板に形成した保護膜上にリフロー膜、燐の
含有量が５重量％以下（ただし、燐の含有量が０重量％
の場合は含まず。）のシリケート・ガラス膜を層間絶縁
膜とするアルミニウムの多層配線、及びプラズマＣＶＤ
法により成膜され水素を含む窒化シリコン膜が順次形成
されてなり、 上記保護膜とリフロー膜の間に保護膜と接して膜厚１０
０〜５００オングストロームの窒化シリコン膜が形成さ
れていることを特徴とする半導体装置。 ５．上記リフロー膜がホウ素・燐シリケートガラスであ
ることを特徴とする請求項４記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01221799A JP3237640B2 (ja) | 1999-01-20 | 1999-01-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01221799A JP3237640B2 (ja) | 1999-01-20 | 1999-01-20 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12133297A Division JPH1050698A (ja) | 1997-05-12 | 1997-05-12 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001229743A Division JP2002134614A (ja) | 2001-07-30 | 2001-07-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11312676A JPH11312676A (ja) | 1999-11-09 |
| JP3237640B2 true JP3237640B2 (ja) | 2001-12-10 |
Family
ID=11799225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01221799A Expired - Lifetime JP3237640B2 (ja) | 1999-01-20 | 1999-01-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3237640B2 (ja) |
-
1999
- 1999-01-20 JP JP01221799A patent/JP3237640B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11312676A (ja) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7030498B2 (en) | Semiconductor device with copper wirings having improved negative bias temperature instability (NBTI) | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| KR100380890B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH06244185A (ja) | 配線構造とその製法 | |
| US6541373B2 (en) | Manufacture method for semiconductor with small variation in MOS threshold voltage | |
| JP3237640B2 (ja) | 半導体装置 | |
| JP2740722B2 (ja) | 半導体装置及びその製造方法 | |
| JP2907765B2 (ja) | 半導体装置 | |
| JP2907765B6 (ja) | 半導体装置 | |
| US6225222B1 (en) | Diffusion barrier enhancement for sub-micron aluminum-silicon contacts | |
| JP2937886B2 (ja) | 半導体素子の層間絶縁膜形成方法 | |
| JP2002134614A (ja) | 半導体装置 | |
| JPH118234A (ja) | 半導体装置 | |
| JPH1050698A (ja) | 半導体装置 | |
| JP3056689B2 (ja) | 半導体装置及びその製造方法 | |
| JP2940316B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61226930A (ja) | 半導体装置 | |
| JP4108189B2 (ja) | 配線構造、及びその形成方法 | |
| JP3183793B2 (ja) | 半導体装置及びその製造方法 | |
| JP3131491B2 (ja) | 半導体装置の製造方法 | |
| JPH0715904B2 (ja) | 半導体装置 | |
| JPH0630355B2 (ja) | 半導体装置 | |
| JP2685493B2 (ja) | 半導体装置の製造方法 | |
| JPH0441510B2 (ja) | ||
| JPS62115776A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010904 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |