JP2761032B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2761032B2 JP2761032B2 JP13650589A JP13650589A JP2761032B2 JP 2761032 B2 JP2761032 B2 JP 2761032B2 JP 13650589 A JP13650589 A JP 13650589A JP 13650589 A JP13650589 A JP 13650589A JP 2761032 B2 JP2761032 B2 JP 2761032B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- substrate
- semiconductor device
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体装置に関し、 熱処理の際、基板中への配線層からのAlの侵入をほと
んどなくすことができ、pn接合の耐圧劣化を起こり難く
してリーク電流を生じ難くすることができ、かつコンタ
クト抵抗低減化を実現することができる半導体装置を提
供することを目的とし、 単結晶シリコンまたはポリシリコンからなる半導体層
と、アルミニウムまたはアルミニウム系合金からなる配
線層との間にバリアメタル層を有する半導体装置におい
て、該バリアメタル層が、該半導体層上に形成され、シ
リコンの含有量が０アトミックパーセントを越え、かつ
10アトミックパーセント以下であるシリコン含有チタン
層と、該シリコン含有チタン層上に形成された高融点金
属層または高融点金属ナイトライド層とを有するように
構成する。
んどなくすことができ、pn接合の耐圧劣化を起こり難く
してリーク電流を生じ難くすることができ、かつコンタ
クト抵抗低減化を実現することができる半導体装置を提
供することを目的とし、 単結晶シリコンまたはポリシリコンからなる半導体層
と、アルミニウムまたはアルミニウム系合金からなる配
線層との間にバリアメタル層を有する半導体装置におい
て、該バリアメタル層が、該半導体層上に形成され、シ
リコンの含有量が０アトミックパーセントを越え、かつ
10アトミックパーセント以下であるシリコン含有チタン
層と、該シリコン含有チタン層上に形成された高融点金
属層または高融点金属ナイトライド層とを有するように
構成する。
本発明は、半導体装置に係り、Si基板とAl配線層との
間にバリアメタル層を有する半導体装置に適用すること
ができ、詳しくは特に、熱処理の際、Si基板中に配線層
からのAlの浸入をほとんど生じないようにすることがで
きる半導体装置に関する。
間にバリアメタル層を有する半導体装置に適用すること
ができ、詳しくは特に、熱処理の際、Si基板中に配線層
からのAlの浸入をほとんど生じないようにすることがで
きる半導体装置に関する。
近年、ICの高集積化に伴い、特にAl配線の高信頼性が
要求されている。
要求されている。
例えばAl配線がコンタクトホールを介してSi基板にコ
ンタクトされた構造の半導体装置が知られているが、こ
の構造の半導体装置では後の工程で熱処理が加わるとAl
配線からSi基板中にAlが浸入してAlSi合金が形成されて
しまい、Si基板に形成されたpn接合を破壊したりするい
わゆるアロイスパイクの問題がある。
ンタクトされた構造の半導体装置が知られているが、こ
の構造の半導体装置では後の工程で熱処理が加わるとAl
配線からSi基板中にAlが浸入してAlSi合金が形成されて
しまい、Si基板に形成されたpn接合を破壊したりするい
わゆるアロイスパイクの問題がある。
このため、Al配線からSi基板中にAlの浸入を防ぐこと
ができる構造の半導体装置が要求されている。
ができる構造の半導体装置が要求されている。
以下、従来技術について具体的に説明する。
第３図は従来の半導体装置の一例の構造を示す断面図
である。
である。
この図において、21はSiからなり例えばp+型の基板、
22は例えばn+型の基板拡散層で、例えばソース拡散層、
ドレイン拡散層、配線として機能しうるものである。23
は例えばSiO2からなるフィールド酸化膜、24は例えばSi
O2からなる絶縁膜、25はコンタクトホール、26はAlまた
は主成分としてAlを用いる合金の配線層、27は例えばPS
Gからなるカバー膜である。
22は例えばn+型の基板拡散層で、例えばソース拡散層、
ドレイン拡散層、配線として機能しうるものである。23
は例えばSiO2からなるフィールド酸化膜、24は例えばSi
O2からなる絶縁膜、25はコンタクトホール、26はAlまた
は主成分としてAlを用いる合金の配線層、27は例えばPS
Gからなるカバー膜である。
なお、基板21と基板拡散層22間にはpn接合が形成され
ている。
ている。
第３図に示す半導体装置は、まずフィールド酸化膜23
を公知のLOCOS酸化法により形成し、イオン注入して基
板拡散層22を形成した後、コンタクトホール25を有する
絶縁膜24を形成し、コンタクトホール25を介して基板拡
散層22とコンタクトするように配線層26を形成すること
によりなっている。しかしながら、この後工程に行うカ
バー膜27を形成する際の熱処理（400℃以上）や、装置
をパッケージに接着する際の熱処理（500℃）等により
配線層26を構成するAlが基板21中に拡散し、基板21を構
成するSiと反応してAlSi合金（第３図に示すX1部、いわ
ゆるアロイスパイク）が形成される。このアロイスパイ
クが基板拡散層22を突き抜けて基板21にまで達すると、
基板21と基板拡散層22間に形成されるpn接合が破壊され
てしまう。このため、pn接合が破壊するとリーク電流が
多量に流れてしまい、IC特性に悪影響を与えてしまうと
いう問題があった。
を公知のLOCOS酸化法により形成し、イオン注入して基
板拡散層22を形成した後、コンタクトホール25を有する
絶縁膜24を形成し、コンタクトホール25を介して基板拡
散層22とコンタクトするように配線層26を形成すること
によりなっている。しかしながら、この後工程に行うカ
バー膜27を形成する際の熱処理（400℃以上）や、装置
をパッケージに接着する際の熱処理（500℃）等により
配線層26を構成するAlが基板21中に拡散し、基板21を構
成するSiと反応してAlSi合金（第３図に示すX1部、いわ
ゆるアロイスパイク）が形成される。このアロイスパイ
クが基板拡散層22を突き抜けて基板21にまで達すると、
基板21と基板拡散層22間に形成されるpn接合が破壊され
てしまう。このため、pn接合が破壊するとリーク電流が
多量に流れてしまい、IC特性に悪影響を与えてしまうと
いう問題があった。
上記問題を解決する従来技術としては基板21と配線層
26間にバリアメタル層を形成すればよいことが知られて
いる。以下、具体的に図面を用いて説明する。
26間にバリアメタル層を形成すればよいことが知られて
いる。以下、具体的に図面を用いて説明する。
第４図は従来の半導体装置の他の一例の構造を示す断
面図である。
面図である。
この図において、第３図と同一符号は同一または相当
部分を示し、31はシリコンを含まないチタン（Ti）層、
32はチタンナイトライド（TiN）層である。33はチタン
層31及びチタンナイトライド層32で構成されたバリアメ
タル層である。
部分を示し、31はシリコンを含まないチタン（Ti）層、
32はチタンナイトライド（TiN）層である。33はチタン
層31及びチタンナイトライド層32で構成されたバリアメ
タル層である。
第４図に示す半導体装置は基板21と配線層26間にチタ
ン層31及びチタンナイトライド層32で構成されたバリア
メタル層33を設けている。バリアメタル層33を構成する
チタンナイトライド層32は熱処理時に生じる基板21中へ
の配線層26からのAlの拡散を防止するバリア性を有して
いる。チタン層31はチタンナイトライド層32よりバリア
性は劣るが、チタンナイトライド層32のみでバリアメタ
ル層を構成するとコンタクト抵抗が高いうえ、基板21及
び絶縁膜24と接着性が悪いため、コンタクト抵抗低減の
ためと、基板21及び絶縁膜24とチタンナイトライド層32
を良好に接着させる接着層として設けられている。
ン層31及びチタンナイトライド層32で構成されたバリア
メタル層33を設けている。バリアメタル層33を構成する
チタンナイトライド層32は熱処理時に生じる基板21中へ
の配線層26からのAlの拡散を防止するバリア性を有して
いる。チタン層31はチタンナイトライド層32よりバリア
性は劣るが、チタンナイトライド層32のみでバリアメタ
ル層を構成するとコンタクト抵抗が高いうえ、基板21及
び絶縁膜24と接着性が悪いため、コンタクト抵抗低減の
ためと、基板21及び絶縁膜24とチタンナイトライド層32
を良好に接着させる接着層として設けられている。
第４図に示す従来の半導体装置にあっては、第３図に
示すバリアメタル層を有していないものよりもバリア性
に優れており、熱処理時に発生する配線層26から基板21
へのAlの拡散は少ないが、この第４図の構造のものでも
第５図に示すように、バリアメタル層33を構成するチタ
ンナイトライド層32の粒界（第５図に示すX2部）を微量
のAlが拡散し、バリア性の弱いチタン層31を通過して基
板21内に浸入し基板21を構成するSiと反応してアロイス
パイクといわれるAlSi合金を形成してしまう。これに伴
い、このようなアロイスパイクが、同じ加熱工程中でさ
らに進行し、既述のバリアメタルを用いない場合と同様
に、基板拡散層22を突き抜け、pn接合が破壊されて、リ
ーク電流が生じてしまうという問題があった。
示すバリアメタル層を有していないものよりもバリア性
に優れており、熱処理時に発生する配線層26から基板21
へのAlの拡散は少ないが、この第４図の構造のものでも
第５図に示すように、バリアメタル層33を構成するチタ
ンナイトライド層32の粒界（第５図に示すX2部）を微量
のAlが拡散し、バリア性の弱いチタン層31を通過して基
板21内に浸入し基板21を構成するSiと反応してアロイス
パイクといわれるAlSi合金を形成してしまう。これに伴
い、このようなアロイスパイクが、同じ加熱工程中でさ
らに進行し、既述のバリアメタルを用いない場合と同様
に、基板拡散層22を突き抜け、pn接合が破壊されて、リ
ーク電流が生じてしまうという問題があった。
また、バリア性を改善して上記問題を解決する手段と
してはチタン層31をチタンシリサイド（TiSi2）に置き
換えて、チタンシリサイド（TiSi2）／チタンナイトラ
イド（TiN）の積層膜をバリアメタル層として用いるも
のが知られている。この場合、熱処理時に発生する基板
21中へのAlの浸入はほとんど起こらず、シリコンを含ま
ないチタン（Ti）／チタンナイトライド（TiN）の積層
膜をバリアメタル層として用いた場合に比べて、バリア
性は確かに改善されるのであるが、シリコンを含まない
チタン（Ti）／チタンナイトライド（TiN）の積層膜を
用いた場合よりもコンタクト抵抗が高くなってしまうと
いう問題があった。
してはチタン層31をチタンシリサイド（TiSi2）に置き
換えて、チタンシリサイド（TiSi2）／チタンナイトラ
イド（TiN）の積層膜をバリアメタル層として用いるも
のが知られている。この場合、熱処理時に発生する基板
21中へのAlの浸入はほとんど起こらず、シリコンを含ま
ないチタン（Ti）／チタンナイトライド（TiN）の積層
膜をバリアメタル層として用いた場合に比べて、バリア
性は確かに改善されるのであるが、シリコンを含まない
チタン（Ti）／チタンナイトライド（TiN）の積層膜を
用いた場合よりもコンタクト抵抗が高くなってしまうと
いう問題があった。
そこで本発明は、熱処理の際、基板中への配線層から
のAlの浸入をほとんどなくすことができ、pn接合の耐圧
劣化を起こり難しくしてリーク電流を生じ難くすること
ができ、かつコンタクト抵抗低減化を実現することがで
きる半導体装置を提供することを目的としている。
のAlの浸入をほとんどなくすことができ、pn接合の耐圧
劣化を起こり難しくしてリーク電流を生じ難くすること
ができ、かつコンタクト抵抗低減化を実現することがで
きる半導体装置を提供することを目的としている。
本発明による半導体装置は上記目的達成のため、単結
晶シリコンまたはポリシリコンからなる半導体層と、ア
ルミニウムまたはアルミニウム系合金からなる配線層と
の間にバリアメタル層を有する半導体装置において、該
バリアメタル層が、該半導体層上に形成され、シリコン
の含有量が０アトミックパーセントを越え、かつ10アト
ミックパーセント以下であるシリコン含有チタン層と、
該シリコン含有チタン層上に形成された高融点金属層ま
たは高融点金属ナイトライド層とを有するように構成し
たものである。
晶シリコンまたはポリシリコンからなる半導体層と、ア
ルミニウムまたはアルミニウム系合金からなる配線層と
の間にバリアメタル層を有する半導体装置において、該
バリアメタル層が、該半導体層上に形成され、シリコン
の含有量が０アトミックパーセントを越え、かつ10アト
ミックパーセント以下であるシリコン含有チタン層と、
該シリコン含有チタン層上に形成された高融点金属層ま
たは高融点金属ナイトライド層とを有するように構成し
たものである。
本発明では、第１図に示すように、バリアメタル層３
が基板21上に形成されたシリコンの含有量が２アトミッ
クパーセントであるシリコン含有チタン層１と、シリコ
ン含有チタン層１上に形成された高融点金属ナイトライ
ド層３との積層膜によって構成される。
が基板21上に形成されたシリコンの含有量が２アトミッ
クパーセントであるシリコン含有チタン層１と、シリコ
ン含有チタン層１上に形成された高融点金属ナイトライ
ド層３との積層膜によって構成される。
したがって、バリアメタル層3,配線層26を順次形成し
た後に熱処理工程があっても、高融点金属ナイトライド
層２の粒界を通過してきた微量のAlがシリコン含有チタ
ン層１に浸入し、シリコン含有チタン層１に含むSiと反
応してAlSiが形成されるため、基板21へのAlの浸入をほ
とんどなくすことができるようになる。
た後に熱処理工程があっても、高融点金属ナイトライド
層２の粒界を通過してきた微量のAlがシリコン含有チタ
ン層１に浸入し、シリコン含有チタン層１に含むSiと反
応してAlSiが形成されるため、基板21へのAlの浸入をほ
とんどなくすことができるようになる。
また、シリコン含有チタン層１中にはシリコン含有量
がわずか２アトミックパーセントしかなく、シリコンを
含まないチタン（Ti）／チタンナイトライド（TiN）の
積層膜をバリアメタル層として用いた場合とほぼ同等の
コンタクト抵抗を得ることができるため、コンタクト抵
抗低減化を達成することができるようになる。
がわずか２アトミックパーセントしかなく、シリコンを
含まないチタン（Ti）／チタンナイトライド（TiN）の
積層膜をバリアメタル層として用いた場合とほぼ同等の
コンタクト抵抗を得ることができるため、コンタクト抵
抗低減化を達成することができるようになる。
以下、本発明の一実施例を図面に基づいて説明する。
第１図及び第２は本発明に係る半導体装置の一実施例
を説明する図であり、第１図は一実施例の構造を示す断
面図、第２図は（ａ）、（ｂ）は一実施例の製造方法を
説明する図である。
を説明する図であり、第１図は一実施例の構造を示す断
面図、第２図は（ａ）、（ｂ）は一実施例の製造方法を
説明する図である。
これらの図において、第３図及び第４図と同一符号は
同一または相当部分を示し、１はシリコン含有量が２ア
トミックパーセントであるシリコン含有チタン層、２は
例えばTiN（WN,ZrN等でもよい）からなる高融点金属ナ
イトライド層、３はバリアメタル層で、シリコン含有チ
タン層１及び高融点金属ナイトライド層２から構成され
ている。
同一または相当部分を示し、１はシリコン含有量が２ア
トミックパーセントであるシリコン含有チタン層、２は
例えばTiN（WN,ZrN等でもよい）からなる高融点金属ナ
イトライド層、３はバリアメタル層で、シリコン含有チ
タン層１及び高融点金属ナイトライド層２から構成され
ている。
次に、その製造方法について説明する。
まず、第２図（ａ）に示すように、例えば公知のLOCO
S酸化法によりＰ型シリコン基板21を選択的に酸化して
フィールド酸化膜23を形成し、Ｐ型シリコン基板21に不
純物イオンとして例えばＰ（リン）を注入し活性化のた
めの熱処理をして、基板拡散層22を形成した後、例えば
CVD法により全面にSiO2を堆積してSiO2からなる絶縁膜2
4を形成する。次いで、例えばCF4（四フッ化炭素）ガス
を用いるRIE（リアクティブ・イオン・エッチング）に
より絶縁膜24を選択的にエッチングしてコンタクトホー
ル25を形成した後、コンタクトホール25内の基板拡散層
22上に生じた自然酸化膜を例えばフッ酸溶液によるウェ
ット処理で除去する。
S酸化法によりＰ型シリコン基板21を選択的に酸化して
フィールド酸化膜23を形成し、Ｐ型シリコン基板21に不
純物イオンとして例えばＰ（リン）を注入し活性化のた
めの熱処理をして、基板拡散層22を形成した後、例えば
CVD法により全面にSiO2を堆積してSiO2からなる絶縁膜2
4を形成する。次いで、例えばCF4（四フッ化炭素）ガス
を用いるRIE（リアクティブ・イオン・エッチング）に
より絶縁膜24を選択的にエッチングしてコンタクトホー
ル25を形成した後、コンタクトホール25内の基板拡散層
22上に生じた自然酸化膜を例えばフッ酸溶液によるウェ
ット処理で除去する。
次に、第２図（ｂ）に示すように、例えばスパッタ法
によりコンタクトホール25を介して基板拡散層22とコン
タクトを採るように例えばシリコン含有量が２アトミッ
クパーセントであり、かつ膜厚が例えば200Åのシリコ
ン含有チタン層１を形成し、例えばスパッタ法によりシ
リコン含有チタン層１上に膜厚が例えば1500ÅのTiNか
らなる高融点金属ナイトライド層２を形成した後、例え
ばスパッタ法により高融点金属ナイトライド層２上に膜
厚が例えば１μｍのAlからなる配線層26を形成する。
によりコンタクトホール25を介して基板拡散層22とコン
タクトを採るように例えばシリコン含有量が２アトミッ
クパーセントであり、かつ膜厚が例えば200Åのシリコ
ン含有チタン層１を形成し、例えばスパッタ法によりシ
リコン含有チタン層１上に膜厚が例えば1500ÅのTiNか
らなる高融点金属ナイトライド層２を形成した後、例え
ばスパッタ法により高融点金属ナイトライド層２上に膜
厚が例えば１μｍのAlからなる配線層26を形成する。
そして、例えばRIE法により配線層26、高融点金属ナ
イトライド層２及びシリコン含有チタン層１を順次パタ
ーニングした後、例えばCVD法により配線層26を覆うよ
うに膜厚が例えば0.8μｍのカバー膜27を形成すること
により第１図に示すような構造の半導体装置が完成す
る。
イトライド層２及びシリコン含有チタン層１を順次パタ
ーニングした後、例えばCVD法により配線層26を覆うよ
うに膜厚が例えば0.8μｍのカバー膜27を形成すること
により第１図に示すような構造の半導体装置が完成す
る。
すなわち、上記実施例では、第１図に示すように、バ
リアメタル層３を基板21上に形成されたシリコン含有量
が２アトミックパーセントのシリコン含有チタン層１
と、シリコン含有チタン層１上に形成された高融点金属
ナイトライド層３とから構成したので、熱処理時に発生
するAlからなる配線層26からシリコンからなる基板21へ
のAlの浸入を第４図に示した従来のSiを含有していない
チタン層31で構成したバリアメタル層33よりもほとんど
生じないようにすることができ、pn接合の耐圧劣化を起
こり難くしてリーク電流を生じ難くすることができ、か
つ従来のチタンシリサイド（TiSi2）で構成したバリア
メタル層よりもコンタクト抵抗低減化を実現することが
できる。
リアメタル層３を基板21上に形成されたシリコン含有量
が２アトミックパーセントのシリコン含有チタン層１
と、シリコン含有チタン層１上に形成された高融点金属
ナイトライド層３とから構成したので、熱処理時に発生
するAlからなる配線層26からシリコンからなる基板21へ
のAlの浸入を第４図に示した従来のSiを含有していない
チタン層31で構成したバリアメタル層33よりもほとんど
生じないようにすることができ、pn接合の耐圧劣化を起
こり難くしてリーク電流を生じ難くすることができ、か
つ従来のチタンシリサイド（TiSi2）で構成したバリア
メタル層よりもコンタクト抵抗低減化を実現することが
できる。
ここで、熱処理時に発生するAl配線層26から基板21へ
のAlの浸入をほとんどなくすことができるのは、高融点
金属ナイトライド層２の粒界を通過してきた微量のAlが
シリコン含有チタン層１に浸入してもシリコン含有チタ
ン層１内に含有されたSiと反応し合金化されAl−Ti−Si
となってしまうからである。
のAlの浸入をほとんどなくすことができるのは、高融点
金属ナイトライド層２の粒界を通過してきた微量のAlが
シリコン含有チタン層１に浸入してもシリコン含有チタ
ン層１内に含有されたSiと反応し合金化されAl−Ti−Si
となってしまうからである。
また、コンタクト抵抗低減化を実現できるのは、シリ
コン含有チタン層１中に２アトミックパーセントのシリ
コンしか含有しておらずシリコンを含有していないチタ
ン層１とほぼ同等のコンタクト抵抗を得ることができる
からである。
コン含有チタン層１中に２アトミックパーセントのシリ
コンしか含有しておらずシリコンを含有していないチタ
ン層１とほぼ同等のコンタクト抵抗を得ることができる
からである。
なお、上記実施例では、バリアメタル層３を構成する
ために例えばTiNからなる高融点金属ナイトライド層２
を用いる場合について説明したが、本発明はこれに限定
されるものではなく、高融点金属ナイトライド層２の換
わりにＷ等の高融点金属層を用いる場合であってもよ
い。
ために例えばTiNからなる高融点金属ナイトライド層２
を用いる場合について説明したが、本発明はこれに限定
されるものではなく、高融点金属ナイトライド層２の換
わりにＷ等の高融点金属層を用いる場合であってもよ
い。
また、上記実施例は、バリアメタル層３を構成するた
めに２アトミックパーセントのSiを含むシリコン含有チ
タン層１を用いる場合について説明したが、本発明はこ
れに限定されるものではなく、シリコンの含有量が０ア
トミックパーセントを越え、かつ10アトミックパーセン
ト以下であるシリコン含有チタン層を用いる場合であれ
ばよい。バリア性及びコンタクト抵抗の点で好ましい態
様としてはシリコンの含有量が１以上で、かつ３アトミ
ックパーセント以下である。なお、アトミックパーセン
トを10以下としたのは10より大きくなると従来のTiSi2
の場合と同様にコンタクト抵抗が上昇し好ましくないか
らである。
めに２アトミックパーセントのSiを含むシリコン含有チ
タン層１を用いる場合について説明したが、本発明はこ
れに限定されるものではなく、シリコンの含有量が０ア
トミックパーセントを越え、かつ10アトミックパーセン
ト以下であるシリコン含有チタン層を用いる場合であれ
ばよい。バリア性及びコンタクト抵抗の点で好ましい態
様としてはシリコンの含有量が１以上で、かつ３アトミ
ックパーセント以下である。なお、アトミックパーセン
トを10以下としたのは10より大きくなると従来のTiSi2
の場合と同様にコンタクト抵抗が上昇し好ましくないか
らである。
更に上記実施例は、単結晶シリコン基板21と配線層26
間にバリアメタル層３を有する場合について説明した
が、本発明はこれに限定されるものではなく、単結晶シ
リコンのかわりにポリシリコンからなる半導体層を用
い、この半導体層と配線層26間にバリアメタル層３を有
する場合にも適用することができる。
間にバリアメタル層３を有する場合について説明した
が、本発明はこれに限定されるものではなく、単結晶シ
リコンのかわりにポリシリコンからなる半導体層を用
い、この半導体層と配線層26間にバリアメタル層３を有
する場合にも適用することができる。
本発明によれば、熱処理の際、基板中への配線層から
のAlに浸入をほとんどなくすことができ、pn接合の耐圧
劣化を起こり難くいてリーク電流を生じ難くすることが
でき、かつコンタクト抵抗低減化を実現することができ
るという効果がある。
のAlに浸入をほとんどなくすことができ、pn接合の耐圧
劣化を起こり難くいてリーク電流を生じ難くすることが
でき、かつコンタクト抵抗低減化を実現することができ
るという効果がある。
第１図及び第２図は本発明に係る半導体装置の一実施例
を説明する図であり、 第１図は一実施例の構造を示す断面図、 第２図は一実施例の製造方法を説明する図、 第３図は従来例の一例の構造を示す断面図、 第４図は従来例の他の一例の構造を示す断面図、 第５図は従来例の課題を説明する図である。 １……シリコン含有チタン層、 ２……高融点金属ナイトライド層、 ３……バリアメタル層、 21……基板、 26……配線層。
を説明する図であり、 第１図は一実施例の構造を示す断面図、 第２図は一実施例の製造方法を説明する図、 第３図は従来例の一例の構造を示す断面図、 第４図は従来例の他の一例の構造を示す断面図、 第５図は従来例の課題を説明する図である。 １……シリコン含有チタン層、 ２……高融点金属ナイトライド層、 ３……バリアメタル層、 21……基板、 26……配線層。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 H01L 21/3213 H01L 21/44 - 21/445 H01L 21/768 H01L 29/40 - 29/51 H01L 29/872
Claims (1)
- 【請求項１】単結晶シリコンまたはポリシリコンからな
る半導体層と、アルミニウムまたはアルミニウム系合金
からなる配線層との間にバリアメタル層を有する半導体
装置において、 該バリアメタル層が、該半導体層上に形成され、シリコ
ンの含有量が０アトミックパーセントを越え、かつ10ア
トミックパーセント以下であるシリコン含有チタン層
と、該シリコン含有チタン層上に形成された高融点金属
層または高融点金属ナイトライド層とを有することを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13650589A JP2761032B2 (ja) | 1989-05-30 | 1989-05-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13650589A JP2761032B2 (ja) | 1989-05-30 | 1989-05-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH033270A JPH033270A (ja) | 1991-01-09 |
| JP2761032B2 true JP2761032B2 (ja) | 1998-06-04 |
Family
ID=15176733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13650589A Expired - Fee Related JP2761032B2 (ja) | 1989-05-30 | 1989-05-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2761032B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6324914B2 (ja) * | 2010-11-25 | 2018-05-16 | 三菱電機株式会社 | 炭化珪素半導体装置 |
| JP5694119B2 (ja) | 2010-11-25 | 2015-04-01 | 三菱電機株式会社 | 炭化珪素半導体装置 |
-
1989
- 1989-05-30 JP JP13650589A patent/JP2761032B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH033270A (ja) | 1991-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7439137B2 (en) | Method for manufacturing semiconductor device | |
| JP3057435B2 (ja) | 半導体デバイスの電極保護膜の形成方法 | |
| US5705845A (en) | Semiconductor device with particular metal silicide film | |
| JP3252397B2 (ja) | 配線形成方法 | |
| JP2761032B2 (ja) | 半導体装置 | |
| JP2600593B2 (ja) | 半導体装置およびその製造方法 | |
| JP3056689B2 (ja) | 半導体装置及びその製造方法 | |
| JP2836585B2 (ja) | 半導体装置の製造方法 | |
| JPS61127124A (ja) | 半導体装置 | |
| JP3288246B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0697667B2 (ja) | 半導体装置の製造方法 | |
| JPS61267365A (ja) | 半導体装置 | |
| JP3393455B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS62122173A (ja) | 半導体装置 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JPH06291077A (ja) | 半導体装置及びその製造方法 | |
| JP3238804B2 (ja) | 半導体装置の製造方法 | |
| JPS6313326A (ja) | 半導体装置の製造方法 | |
| JPS62200747A (ja) | 半導体装置の製造方法 | |
| JPS62190849A (ja) | 半導体装置の製造方法 | |
| JPH01287963A (ja) | 半導体装置の製造方法 | |
| JPH0441510B2 (ja) | ||
| JPS62224075A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0212945A (ja) | 半導体装置の製造方法 | |
| JPH0536630A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |