JPS62224075A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関し、特に。

半導体領域にアルミニウム膜等の配線が接続される半導
体集積回路装置に適用して有効な技術に関するものであ
る。

〔従来の技術〕

Ｍ　Ｉ　Ｓ　ＦＥＴのソース領域又はドレイン領域を構
成する半導体領域には、信号伝達速度の高速化を図るた
めに、比抵抗値が小さいアルミニウム配線が接続されて
いる。このような接続構造を有する半導体集積回路装置
においては、半導体領域のシリコンとアルミニウム配線
のアルミニウムとの合金化によるアロイスパイク現象を
生じる。つまり、前記合金化が、ソース領域或はドレイ
ン領域のｐｎ接合に達し、その破壊を生じる。

このアロイスパイク現象を防止するには、半導体領域と
アルミニウム配線との間に１両者の合金化を防止する所
謂バリアメタル層を設けることが知られている。バリア
メタル層としては１例えば。

チタンナイトライド膜が使用されている。

なお、アロイスパイク現象を防止する技術については１
例えば日経マグロウヒル社、別冊「マイクロデバイセズ
Ｊ、　１９８３年８月２２日発行日、ｐ１２２に記載さ
れている。

〔発明が解決しようとする問題点〕

本発明者は、前述のバリアメタル構造について。

実験ならびに検討を行った結果１次のような問題点が生
じることを見出した。

バリアメタル層は、ソース領域又はドレイン領域として
使用する半導体領域上に、半導体領域の抵抗値を低減す
るチタンシリサイド膜を介在して形成している。半導体
領域とアルミニウム配線との電気的な接続は、バリアメ
タル層を覆う層間絶縁膜（例えば、ＰＳＧ膜）を形成し
、この層間絶縁膜に形成された接続孔を通して行われる
。接続孔の形成は、接続孔寸法を縮小して高集積化を図
るため、ドライエツチング等の異方性エツチングにより
行われる。この異方性エツチングは、製造工程における
歩留りを向上するためにオーバエツチングするので、バ
リアメタル層の膜厚を薄くしてしまう。このため、バリ
アメタル層はシリコンとアルミニウムとの合金化を充分
に防止することができず、バリアメタル層を形成したに
もかかわらず、アロイスパイク現象を生じてしまう。

また、バリアメタル層を形成する他の方法として、接続
孔部分のチタンシリサイド膜の表面にチタンナイトライ
ドからなるバリアメタル層を選択的に形成する方法があ
る。つまり、接続孔を形成した後に、この接続孔を通し
て窒素（Ｎ２）ガスをチタンシリサイド膜の表面に拡散
し、チタンシリサイド膜のチタンと窒素とを反応させて
バリアメタル層を形成する方法である。しかしながら、
この方法によるバリアメタル層は、接続孔周辺部のチタ
ンシリサイド膜に異方性エツチングによるダメージを生
じるので、深さ方向は良いが、横方向の窒素の拡散にバ
ラツキ生じ、膜厚が局部的に薄くなる。このため、前述
のように、アロイスパイク現象を生じる。

一方、異方性エツチングを施す前に、バリアメタル層の
膜厚をオーバエツチングされる膜厚分だけ厚く形成する
ことが考えられる。しかしながら。

バリアメタル層の膜厚を厚くすると、バリアメタル層と
その下地層との応力が極めて大きくなり、電流リークパ
スの発生や、ウェーハのソリ等を生じる。このため、電
気的、機械的信頼性が低下する。

本発明の目的は、半導体集積回路装置におけるアロイス
パイク現象を防止するとともに、電気的、機械的信頼性
を向上することが可能な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔問題点を解決するための手段〕

本願において開示される発明のうち１代表的なものの概
要を説明すれば、下記のとおりである。

半導体領域と配線とを電気的に接続する半導体集積回路
装置であって、前記半導体領域の主面上に、半導体領域
と配線との合金化を防止する導電層を形成し、該導電層
上に層間絶縁膜を形成し。

該眉間絶縁膜に接続孔を形成して導電層の一部を露出し
、この露出した接続孔部分の導電層の膜厚を厚くした後
、前記接続孔を通して導電層と接触するとともに、半導
体領域と電気的に接続する配線を形成する。

〔作　用〕 上記した手段によれば、前記接続孔の形成で導電層が薄
くなった部分を、厚い膜厚に形成するので、シリコンと
配線との合金化を防止し、アロイスパイク現象を防止す
るとともに、接続孔部分の導電層だけを厚く形成するの
で、導電層とその下地層との応力を低減し、電気的、機
械的信頼性を向上することができる。

〔実施例〕

以下、本発明の構成についてｌＭＩＳＦＥＴを有する半
導体集積回路装置に本発明を適用した一実施例とともに
説明する。

なお、全回において、同一の機能を有するものは同一の
符号を付け、その繰り返しの説明は省略する。

本発明の一実施例であるＭ　Ｉ　Ｓ　ＦＥＴを有する半
導体集積回路装置を第１図（要部断面図）で示す。

第１図において、ｌは単結晶シリコンからなるＰ−型の
半導体基板、２はフィールド絶縁膜、３はｐ型のチャネ
ルストッパ領域である。フィールド絶縁膜２及びチャネ
ルストッパ領域３は、ＭＩＳＦＥＴ形成領域間の半導体
基板ｌの主面に設けられており、ＭＩＳＦＥＴ間を電気
的に分離する。

ｎチャネルＭ　Ｉ　５ＦＥＴＱｎは、フィールド絶縁膜
２で囲まれた領域の半導体基板１の主面に設けられてい
る。つまり、ＭＩＳＦＥＴＱｎは、チャネル形成領域と
して使用される半導体基板１゜ゲート絶縁膜４、ゲート
電極Ｇ、ソース領域Ｓ及びドレイン領域りで構成されて
いる。

ゲート電極Ｇは、主として、多結晶シリコン膜５とその
上部に設けられた高融点金属シリサイド（ＴｉＳｉｚ　
、ＭｏＳｉ２．Ｔａ５ｉｉ又はＷＳｉ２）膜９Ｂとから
なる複合膜（ポリサイド膜）で構成される。

高融点金属シリサイド膜９Ｂ上に設けられた高融点金属
窒化（ＴｉＮ）膜からなるバリアメタル層ｌＯＢは、ゲ
ート電極Ｇの一部を構成するようになっている。また、
ゲート電極Ｇは、単層の多結晶シリコン膜、高融点金属
シリサイド膜又は高融点金属（Ｔｉ、Ｍｏ、Ｔａ、Ｗ）
膜、或は多結晶シリコン膜と高融点金属膜との複合膜で
構成してもよい９ソース領域Ｓ、ドレイン領域りの夫々
は、　ｒｌ°型（高濃度）の半導体領域８．　ｎ−型（
低濃度）の半導体領域６及び半導体領域８上の高融点金
属シリサイド膜９Ａで構成されている。前記ゲート電極
Ｇと同様に、高融点金属シリサイド膜９Ａ上に設けられ
たバリアメタル層１０Ａ及びＩＯＢはソース領域Ｓ、ド
レイン領域りの夫々の一部を構成する。

高濃度の半導体領域８は、ゲート電ｔ４Ｇの側部に設け
られた絶縁１１Ｊ（サイドウオール）７で構成されるよ
うになっている。

低濃度の半導体領域６は、高濃度の半導体領域８とチャ
ネル形成領域との間の半導体基板ｌの主面部に設けられ
ている。この半導体領域６は、ドレイン領域近傍の電界
強度を緩和するＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄ　ａｐｅｄ
　Ｄ　ｒａｉｎ）構造のＭＩ　５ＦＥＴＱｎを構成する
ようになっている。

高濃度の半導体領域８上に設けられた高融点金属シリサ
イド膜９Ａは、ソース領域Ｓ、ドレイン領域りの夫々の
抵抗値を低減するように構成されている。高融点金属シ
リサイド膜９Ａは、この値に限定されないが、例えば、
　１０００　［λ］程度の膜厚で構成されている。また
、ソース領域Ｓ、ドレイン領域りの夫々は、高融点金属
シリサイド膜９Ａに代えて、高融点金属膜で構成しても
よい。

このように構成されるＭＩＳＦＥＴＱｎのソース領域Ｓ
、ドレイン領域りの夫々には１層間絶縁膜ｌｌに設けら
れた接続孔１２を通して、配線１３が電気的に接続され
ている。ソース領域Ｓ、ドレイン領域りの夫々と配線１
３との接続は、ソース領域Ｓ、ドレイン領域りの夫々の
主面上に設けられたバリアメタル層１０Ａ、１０Ｂのう
ち、バリアメタルＷ１１０Ｂを介在させて行われる。配
線１３は、配線抵抗を低減するために、アルミニウム膜
、所定の添加物（８１１Ｃｕ）が含有されたアルミニウ
ム膜等で構成される。

前記バリアメタル層１０Ａ、ＩＯＣは、半導体領域（シ
リコン）８と配線（アルミニウム）１３との合金化を防
止し、アロイスパイク現象を防止するように構成されて
いる。バリアメタル層１０Ｃは、接続孔１２部分に構成
されている。バリアメタル層１０Δ、１０Ｃの夫々は、
シリコンとアルミニウムとの合金化を防止し、かつ下地
層（高融点金属シリサイド膜９Ａ）との間に生じる応力
を低減するために１例えば、２０００　［人］程度の膜
ｊりで構成する。バリアメタルＪｎｌＯＡ、１０Ｇとし
ては、チタンナイトライド（ＴｉＮ）の他に、その他の
高融点金属窒化（ＭｏＮ、ＴａＮ、ＷＮ）膜等で構成し
てもよい。

次に、このように構成されるＭ　Ｉ　Ｓ　ＦＥＴＱｎの
製造方法について、第２図乃至第８図（各製造工程毎の
要部断面図）を用いて簡単に説明する。

まず、ｐ−型の半導体基板ｌを用意する。

この後、ＭＩ　５ＦＥＴＱｎ形成領域間の半導体基板ｌ
の主面にフィールド絶縁膜２、ｐ型のチャネルストッパ
領域３の夫々を形成する。そして、第２図に示すように
、ＭＩＳＦＥＴＱＴ＋形成領域の半導体基板ｌの主面上
に、ゲート絶縁膜４を形成する。ゲート絶縁［４は１例
えば、熱酸化で形成した酸化シリコン膜で形成する。

第２図に示すゲート絶縁膜４を形成する工程の後に、ゲ
ート電極Ｇを形成するために、多結晶シリコン膜５を形
成する。

そして、第３図に示すように、多結晶シリコン１漠５の
側部の半導体基板１の主面部に、ｎ型の半導体領域６を
形成する。半導体領域６は、主に。

多結晶シリコン膜５を不純物導入用マスクとして用い、
イオン打込みでゲート絶縁膜４を通して。

ｎ型不純物（例えば、リン）を導入することで形成でき
る。

第３図に示す半導体領域６を形成する工程の後に、多結
晶シリコン膜５の側部の半導体基板１の主面上に、絶縁
膜（サイドウオール）７を形成する。

絶Ｒ膜７は、不純物導入用マスク、ソース領域又はトレ
イン領域とゲート電極との電気的な分前等に使用される
。絶縁ｒＰＡ７は、例えば、全面にＣＶＤで酸化シリコ
ン膜を形成し、この酸化シリコン膜に反応性イオンエツ
チング等の異方性エツチングを施して形成する。

この後、第４図に示すように、絶縁ＩＩ！１７を介在さ
せた多結晶シリコン膜５の側部の半導体基板１の主面部
に　、＋型の半導体領域８を形成する。を導体領域８は
、主として、多結晶シリコン膜５、絶縁膜７．フィール
ド絶ＩＪｋ膜２を不純物導入用マスクとして用い、イオ
ン打込みでｎ型不純物（例えば、ヒ素）を導入すること
−で形成できる。

第４図に示す半導体領域８を形成する工程の後に、第５
図に示すように、半導体領域８主面上、多結晶シリコン
膜Ｓ上の夫々に、高融点金属シリサイド膜９Ａ、９Ｂを
夫々形成する。

高融点金属シリサイド膜９Ａ、９Ｂは、例えば。

次のような製造工程を施すことで形成できる。まず、ス
パッタ又はＣＶＤにより全面に高融点金属１１！ａ（例
えば、Ｔ１）を形成する。そして、熱処理を施して、半
導体領域８．多結晶シリコン膜５の夫夫と高融点金属膜
とが接触する部分において、両者を化合させて高融点金
属シリサイド膜９Ａ、９Ｂの夫々を形成する。この後、
絶縁膜７上、フィールド絶縁膜２上等の化合されない部
分の高融点金属膜を除去する。これにより、半導体領域
Ｂ上に高融点金属シリサイド膜９Ａを形成し、多結晶シ
リコン膜５上に高融点金属シリサイド膜９Ｂ５゜形成で
きる。

この高融点金属シリサイド膜９Δ及び９Ｂを形成する工
程で、ＭＩＳＦ、ＥＴＱｎが略完成する。

なお、高融点金属シリサイド膜９Ａ及び９Ｂは。

半導体領域８を形成する前に形成することができる。

第５図に示す高融点金属シリサイド膜９Ａ及び９Ｂを形
成する工程の後に、第６図に示すように、高融点金属シ
リサイド膜９Ａ、９Ｂの夫々の上に、バリアメタル層１
０Ａ、ＩＯＢを夫々形成する。

バリアメタル層１０Ａ、１０Ｂは、窒素ガス雰囲気中で
９５０〜１０００　［’Ｃ］程度のランプアニール処理
を施し、高融点金属シリサイド膜９Ａ、９Ｂの夫々の表
面を窒化することで形成できる。このバリアメタル層１
０Ａ、ＩＯＢは、下地層である高融点金属シリサイド膜
９Ａ、９Ｂの夫々との間に生じる応力を低減し、電流リ
ークパスの防止、絶縁膜の絶縁耐圧の向上等、電気的信
頼性が向上できる程度、又はウェーハのソリの低減、素
子の損傷、破壊の防止等、機械的信頼性が向上できる程
度の膜厚で形成する。つまり、バリアメタル層ｌＯＡ、
ＩＯＢは、前述したように、例えば、２０００［λ］程
度の膜厚で形成する。

第６図に示すバリアメタル層１０Ａ、１０Ｂを形成する
工程の後に、層間絶縁膜１１を形成する。

眉間絶縁膜１１は１例えば、ＣＶＤで形成したＰＳＧ膜
で形成する。

この後、第７図に示すように、ソース領域Ｓ。

ドレイン領域りの夫々の領域上の層間絶縁膜１１を除去
し、夫々の領域上のバリアメタルｆｆｉ　１０　Ａ　。

１０Ｂを霧出する接続孔１２を形成する。接続孔１２は
、その面積を縮小し高集積化を図るために、反応性イオ
ンエツチング等の異方性エツチングで行う。このエツチ
ングは、他の領域の接続孔をも完全に貫通し、製造工程
における歩留りを向上できるように、オーバエツチング
される。このため。

接続孔１２部分のバリアメタル層１０　Ａは、表面の一
部（＠えば、５００〜６００［λ］の膜Ｊ！Ｘ）が符号
ｌＯＤで示すようにエツチングされ、その膜厚が薄くな
る。

第７図に示す接続孔１２を形成する工程の後に、第８図
で示すように、エツチングされた接続孔１２部分のバリ
アメタル層１ｏＡａ、例えば、２０００［入］程度の膜
厚のバリアメタル層１０　Ｃに形成する。バリアメタル
層ｌＯＣは、９素ガス雰囲気中で９５０〜ｔｏｏｏ［’
ｃ］程度のランプアニール処理を施し、バリアメタル層
１０ｃの下地層の高融点金属シリサイド膜９Ａ、９Ｂの
夫々を窒化することで形成できる。

第８図に示すバリアメタル層１０Ｇを形成する工程の後
に、前記第１図に示すように、層間絶縁膜１１上に、前
記接続孔１２を通して、バリアメタル層１０　Ｇと接触
するとともに、ソース領域Ｓ、ドレイン領域りの夫々と
電気的に接続する配線１３を形成する。

このように、接続孔１２を形成する工程で、バリアメタ
ル層１０Ａが薄くなった部分を、厚い膜厚のバリアメタ
ル層１０Ｃに形成するので、を導体領域８のシリコンと
配線１３のアルミニウムとの合金化を防止し、アロイス
パイク現象を防止することができる。

また、接続孔１２の周辺部（バリアメタル層ＩＯＣ以外
の部分）には、適度な膜厚を有するバリアメタル層１０
Ａが形成されるので、特に横方向におけるアロイスパイ
ク現象を防止することができる。

さらに、接続孔１２部分のバリアメタル層ｌＯＡだけを
厚い膜厚のバリアメタルＷ４ｔｏｃに形成するので、バ
リアメタル層ｌＯＣとその下地層の高融点金属シリサイ
ド膜９Ａとの応力を低減し、電気的１機械的信頼性を向
上することができる。

以上１本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが１本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて１種々変形し得ることは勿論である。

例えば、本発明は、接続孔１２部分の薄くなったバリア
メタル層１０Ａの表面及び層間絶縁膜１１の表面に、ス
パッタでバリアメタル層を新たに形成し、配線１３のパ
ターンニングと同時に層間絶縁ＩＩｔｉ上のバリアメタ
ル層を除去し、薄くなった部分のバリアメタル層１０Ａ
を部分的に厚く形成してもよい。この場合１両者のバリ
アメタル層は、同一の材料で形成してもよいし、異なる
材料で形成してもよい。

また、本発明は、バリアメタル層に代えて、モリブデン
、タングステン等の高融点金属の導電層を用いてもよい
。

〔発明の効果〕

本願において開示された発明のうち、代表的なものによ
って得ることができる効果を簡単に説明すれば、次のと
おりである。

半導体領域と配線とを電気的に接続する半導体集積回路
装置であって、前記半導体領域の主面上に、半導体領域
と配線との合金化を防止する導電層を形成し、該導電層
上に層間絶縁膜を形成し、該層間絶縁膜に接続孔を形成
して前記導電層の一部を露出し、この露出した接続孔部
分の導ｔｔｉ層の膜厚を厚くした後、前記接続孔を通し
て導電層と接触するとともに、半導体領域と電気的に接
続する配線を形成することにより、前記接続孔の形成で
導電層が薄くなった部分を、厚い膜厚に形成するので、
シリコンと配線との合金化を防止し、アロイスパイク現
象を防止するとともに、接続孔部分の導電層だけを厚く
形成するので、導電層とその下地層との応力を低減し、
電気的、機械的信頼性を向上することができる。

【図面の簡単な説明】

第１図は１本発明の一実施例であるＭＩＳＦＥＴを有す
る半導体集積回路装置の要部断面図、第２図乃至第８図
は、前記第１図に示すＭＩＳＦＥＴの各製造工程毎の要
部断面図である。 図中、１・・・半導体基板、４・・・グーｌ絶縁膜膜、
５・・・多結晶シリコン膜、８・・・半導体領域、９Ａ
、９Ｂ・・・高融点金属シリサイド膜、ｌ０Ａ−１０Ｃ
・・・バリアメタル層、１１・・・層間絶縁膜、１２・
・・接続孔、１３・・・配線、Ｑｎ・・・ＭＩＳＦＥＴ
、Ｇ・・・ゲート電極、Ｓ・・・ソース領域、Ｄ・・・
ドレイン領域である。

Claims (1)

1. 【特許請求の範囲】 １、層間絶縁膜に形成した接続孔を通して、半導体領域
   と配線とを電気的に接続する半導体集積回路装置の製造
   方法であって、前記半導体領域の主面上に、該半導体領
   域と前記配線との合金化を防止する導電層を形成する工
   程と、該導電層上に、層間絶縁膜を形成する工程と、該
   層間絶縁膜に接続孔を形成し、前記導電層の一部を露出
   する工程と、該接続孔から露出する部分の導電層の膜厚
   を厚く形成する工程と、前記層間絶縁膜上に、前記接続
   孔を通して、前記導電層と接触するとともに、前記半導
   体領域と電気的に接続する配線を形成する工程とを備え
   たことを特徴とする半導体集積回路装置の製造方法。 ２、前記導電層は、高融点金属窒化膜を形成する工程で
   あることを特徴とする特許請求の範囲第１項に記載の半
   導体集積回路装置の製造方法。 ３、前記導電層と半導体領域との間には、高融点金属シ
   リサイド膜が形成されることを特徴とする特許請求の範
   囲第１項に記載の半導体集積回路装置の製造方法。 ４、前記配線は、アルミニウム配線を形成する工程であ
   ることを特徴とする特許請求の範囲第１項に記載の半導
   体集積回路装置の製造方法。