JPH08116057A - 半導体装置のＴｉＮゲート電極の製造方法 - Google Patents
半導体装置のＴｉＮゲート電極の製造方法Info
- Publication number
- JPH08116057A JPH08116057A JP7210865A JP21086595A JPH08116057A JP H08116057 A JPH08116057 A JP H08116057A JP 7210865 A JP7210865 A JP 7210865A JP 21086595 A JP21086595 A JP 21086595A JP H08116057 A JPH08116057 A JP H08116057A
- Authority
- JP
- Japan
- Prior art keywords
- tin
- gate electrode
- forming
- semiconductor device
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 title claims abstract description 97
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 26
- 238000004544 sputter deposition Methods 0.000 claims abstract description 25
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000012298 atmosphere Substances 0.000 claims abstract description 17
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 13
- 229910052786 argon Inorganic materials 0.000 claims abstract description 11
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000007789 gas Substances 0.000 claims abstract description 8
- 229910001873 dinitrogen Inorganic materials 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 17
- 239000007769 metal material Substances 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 3
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract 4
- 230000007547 defect Effects 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 241000239290 Araneae Species 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000007655 standard test method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 新規したＴｉＮのゲート電極の形成方法を提
供する。 【解決手段】 本発明のＴｉＮのゲート電極の製造方法
は半導体基板上にゲート絶縁膜を形成する工程と、半導
体基板の温度は２００℃以上８００℃以下および望まし
くは６００℃付近に保った状態で、スパッタリング方法
により前記ゲート絶縁膜の全面にＴｉＮを形成すること
によりゲート電極を形成する工程を含む。本発明により
形成されたゲート電極は従来の技術によるものより低い
比抵抗と高い絶縁破壊電圧の特性を得る。
供する。 【解決手段】 本発明のＴｉＮのゲート電極の製造方法
は半導体基板上にゲート絶縁膜を形成する工程と、半導
体基板の温度は２００℃以上８００℃以下および望まし
くは６００℃付近に保った状態で、スパッタリング方法
により前記ゲート絶縁膜の全面にＴｉＮを形成すること
によりゲート電極を形成する工程を含む。本発明により
形成されたゲート電極は従来の技術によるものより低い
比抵抗と高い絶縁破壊電圧の特性を得る。
Description
【０００１】
【発明の属する技術分野】本発明はゲート電極としてＴ
ｉＮを使う半導体装置の製造方法に係り、特にＴｉＮを
高温における反応スパッタで形成することにより既存の
低温スパッタ工程で現れるゲート絶縁膜の絶縁破壊特性
の劣化を遥かに改善できる方法に関する。
ｉＮを使う半導体装置の製造方法に係り、特にＴｉＮを
高温における反応スパッタで形成することにより既存の
低温スパッタ工程で現れるゲート絶縁膜の絶縁破壊特性
の劣化を遥かに改善できる方法に関する。
【０００２】
【従来の技術】ＭＯＳ（Metal Oxide Semiconductor ）
トランジスタは、半導体基板に基板と反対の導電性不純
物イオンを注入して形成されたソース及びドレイン領域
と、前記ソース領域とドレイン領域との間に形成される
チャネル領域及び前記チャネル領域上に形成されたゲー
ト電極とよりなる。
トランジスタは、半導体基板に基板と反対の導電性不純
物イオンを注入して形成されたソース及びドレイン領域
と、前記ソース領域とドレイン領域との間に形成される
チャネル領域及び前記チャネル領域上に形成されたゲー
ト電極とよりなる。
【０００３】一般的にＭＯＳトランジスタのゲート電極
は不純物のドーピングされたポリシリコンより構成され
る。このようにゲート電極をドーピングされたポリシリ
コンで形成する場合、その工程は非常に安定的に行うこ
とができるが、その面抵抗はゲート電極が他の物質で形
成される場合より高い。即ち、ゲート電極を形成するポ
リシリコンの比抵抗は大略的に１０００μΩｃｍに高
い。従ってトランジスタの電気的な信号の伝達が遅れ電
力の消耗が増える。
は不純物のドーピングされたポリシリコンより構成され
る。このようにゲート電極をドーピングされたポリシリ
コンで形成する場合、その工程は非常に安定的に行うこ
とができるが、その面抵抗はゲート電極が他の物質で形
成される場合より高い。即ち、ゲート電極を形成するポ
リシリコンの比抵抗は大略的に１０００μΩｃｍに高
い。従ってトランジスタの電気的な信号の伝達が遅れ電
力の消耗が増える。
【０００４】前記のドーピングされたポリシリコンで形
成しゲート電極が有する高い比抵抗は半導体素子が微細
化及び高集積化するにつれさらに著しく現れる。つま
り、これは半導体素子の性能及び信頼度を低下させる主
な原因となる。
成しゲート電極が有する高い比抵抗は半導体素子が微細
化及び高集積化するにつれさらに著しく現れる。つま
り、これは半導体素子の性能及び信頼度を低下させる主
な原因となる。
【０００５】ゲート電極の形成物質として、ポリシリコ
ンより低い比抵抗を有する金属物質を用いる場合、ゲー
ト絶縁膜と前記ゲート電極の金属物質が反応したり、又
はゲート絶縁膜の内部に拡散してゲート絶縁膜の絶縁破
壊の特性を低下させる。従ってゲート電極として、金属
物質を用いることは半導体素子の高集積化のためには避
けるべきである。
ンより低い比抵抗を有する金属物質を用いる場合、ゲー
ト絶縁膜と前記ゲート電極の金属物質が反応したり、又
はゲート絶縁膜の内部に拡散してゲート絶縁膜の絶縁破
壊の特性を低下させる。従ってゲート電極として、金属
物質を用いることは半導体素子の高集積化のためには避
けるべきである。
【０００６】最近、比抵抗の低い物質として、チタンニ
トリド（以下″ＴｉＮ″と称する）が高集積半導体の製
造工程で障壁金属層として多く用いられているが、その
理由はＴｉＮの有する高い融点（約３０００℃）と優秀
な拡散障壁の性質のためである。ＴｉＮの他の物理的性
質としては４．６３〜４．７５ｅＶ程度であって通常の
他の物質の仕事関数値に比し中間程度（ｍｉｄ−ｇａ
ｐ）の仕事関数値を有することである。従って、ＴｉＮ
はＮ−チャネルＭＯＳトランジスタとＰ−チャネルＭＯ
Ｓトランジスタを全て表面チャネル形の素子として作動
させ得る長所がある。
トリド（以下″ＴｉＮ″と称する）が高集積半導体の製
造工程で障壁金属層として多く用いられているが、その
理由はＴｉＮの有する高い融点（約３０００℃）と優秀
な拡散障壁の性質のためである。ＴｉＮの他の物理的性
質としては４．６３〜４．７５ｅＶ程度であって通常の
他の物質の仕事関数値に比し中間程度（ｍｉｄ−ｇａ
ｐ）の仕事関数値を有することである。従って、ＴｉＮ
はＮ−チャネルＭＯＳトランジスタとＰ−チャネルＭＯ
Ｓトランジスタを全て表面チャネル形の素子として作動
させ得る長所がある。
【０００７】ＴｉＮを用いてゲート電極を形成する時、
従来には常温で反応性スパッタリング方法で蒸着した。
このように蒸着されたＴｉＮ膜は組成、表面状態、微細
構造及び不純物により若干の差はあるが、約２００〜１
０００μΩｃｍの高い比抵抗を有する（参考に、通常の
バルクＴｉＮは約１８μΩｃｍの比抵抗を有する。）。
従来には常温で反応性スパッタリング方法で蒸着した。
このように蒸着されたＴｉＮ膜は組成、表面状態、微細
構造及び不純物により若干の差はあるが、約２００〜１
０００μΩｃｍの高い比抵抗を有する（参考に、通常の
バルクＴｉＮは約１８μΩｃｍの比抵抗を有する。）。
【０００８】
【発明が解決しようとする課題】本発明の目的は低い比
抵抗と信頼性のあるゲート絶縁膜の特性を確保し得る半
導体装置のＴｉＮゲート電極の形成方法を提供すること
にある。
抵抗と信頼性のあるゲート絶縁膜の特性を確保し得る半
導体装置のＴｉＮゲート電極の形成方法を提供すること
にある。
【０００９】
【課題を解決するための手段】前記の目的を達成するた
めに本発明の半導体装置のＴｉＮゲート電極の形成方法
は半導体基板上にゲート絶縁膜を形成する段階及び温度
は２００℃以上８００℃以下及び望ましくは６００℃付
近に保った状態でスパッタリング方法で前記ゲート絶縁
膜の全面にＴｉＮを形成することにより、ゲート電極を
形成する段階を含む。
めに本発明の半導体装置のＴｉＮゲート電極の形成方法
は半導体基板上にゲート絶縁膜を形成する段階及び温度
は２００℃以上８００℃以下及び望ましくは６００℃付
近に保った状態でスパッタリング方法で前記ゲート絶縁
膜の全面にＴｉＮを形成することにより、ゲート電極を
形成する段階を含む。
【００１０】前記“２００℃以上８００℃以下及び望ま
しくは６００℃付近の温度でスパッタリング方法により
前記ゲート絶縁膜上にＴｉＮを形成することにより、ゲ
ート電極を形成する段階は２００℃以上８００℃以下及
び望ましくは６００℃付近の温度でスパッタリング方法
により第１形成速度より速い第２形成速度で第２ＴｉＮ
を前記第１ＴｉＮ上に形成する段階を更に含むことがで
きる。
しくは６００℃付近の温度でスパッタリング方法により
前記ゲート絶縁膜上にＴｉＮを形成することにより、ゲ
ート電極を形成する段階は２００℃以上８００℃以下及
び望ましくは６００℃付近の温度でスパッタリング方法
により第１形成速度より速い第２形成速度で第２ＴｉＮ
を前記第１ＴｉＮ上に形成する段階を更に含むことがで
きる。
【００１１】前記ＴｉＮはアルゴン及び窒素ガスの混合
された雰囲気の中で形成しても構わないが、これをさら
に細分化し前記第１及び第２ＴｉＮの形成段階に合わせ
第１ＴｉＮの窒素雰囲気の中で形成し、第２ＴｉＮはア
ルゴン及び窒素ガスの混合雰囲気の中で形成しても構わ
ない。
された雰囲気の中で形成しても構わないが、これをさら
に細分化し前記第１及び第２ＴｉＮの形成段階に合わせ
第１ＴｉＮの窒素雰囲気の中で形成し、第２ＴｉＮはア
ルゴン及び窒素ガスの混合雰囲気の中で形成しても構わ
ない。
【００１２】前記第２ＴｉＮを蒸着した後、その上に低
い抵抗の金属物質を形成する段階をさらに含め前記第１
及び第２ＴｉＮと低い抵抗の金属物質よりなるゲート電
極を形成し得る。前記低い抵抗の金属物質としてはアル
ミニウム（Ａｌ）、タングステン（Ｗ）、タングステン
シリサイド（ＷＳｉx ）、チタンシリサイド（ＴｉＳｉ
x ）及び銅（Ｃｕ）とよりなる一群中で選ばれたいずれ
か一つを用いることが望ましい。
い抵抗の金属物質を形成する段階をさらに含め前記第１
及び第２ＴｉＮと低い抵抗の金属物質よりなるゲート電
極を形成し得る。前記低い抵抗の金属物質としてはアル
ミニウム（Ａｌ）、タングステン（Ｗ）、タングステン
シリサイド（ＷＳｉx ）、チタンシリサイド（ＴｉＳｉ
x ）及び銅（Ｃｕ）とよりなる一群中で選ばれたいずれ
か一つを用いることが望ましい。
【００１３】
【発明の実施の形態】以下、添付した図面に基づき本発
明を詳細に説明する。
明を詳細に説明する。
【００１４】本発明をさらに詳細に説明するために、従
来の常温で形成されたＴｉＮゲート電極と、本発明実施
例によるＴｉＮゲート電極の特性を比較して説明する。
来の常温で形成されたＴｉＮゲート電極と、本発明実施
例によるＴｉＮゲート電極の特性を比較して説明する。
【００１５】図１は第１実施例によるＴｉＮゲート電極
を形成する方法を説明するための断面図である。
を形成する方法を説明するための断面図である。
【００１６】図１を参照すれば、直径１５０ｍｍ、比抵
抗１０ΩｃｍであるＰ形のシリコン基板１０に通常のシ
リコン部分酸化（Local Oxidation of Silicon；以下、
ＬＯＣＯＳと言う）工程を施し、活性領域を限定する素
子分離領域１２を形成する。次いで、前記活性領域上に
約８０オングストロームの厚さの熱酸化膜を成長させて
ゲート酸化膜１４を形成した後、本実施例では２００℃
以上８００℃以下及び望ましくは６００℃付近に温度を
保ち、窒素のみの雰囲気でスパッタリング方法により第
１ＴｉＮは前記ゲート酸化膜１４上に薄く第１形成速度
で形成される。その次に２００℃以上８００℃以下及び
望ましくは６００℃付近でアルゴン（Ａｒ）ガス及び窒
素（Ｎ2 ）ガスを混合した雰囲気でスパッタリング方法
により前記第１形成速度より速い第２形成速度で第２Ｔ
ｉＮが前記第１ＴｉＮ上に厚く形成されてＴｉＮゲート
電極１６が形成される。次に前記ＴｉＮゲート電極１６
の形成された結果物の全面に絶縁物質、例えばＵＳＧ
（Undoped Silicate Glass）を約２０００オングストロ
ームの厚さに蒸着した後、４５０℃及び窒素雰囲気で３
０分間前記ＴｉＮゲート電極１６を熱処理する。次いで
面積が０．１２ｃｍ2である１６メガスパイダマスクを
使用してパターンを形成した後、約３５００オングスト
ロームの厚さのＢＰＳＧ（Boron Phosphorous Silicate
Glass）膜を形成し、８３０℃で３０分間窒素雰囲気で
リフローを施す。次に、前記ＢＰＳＧ／ＵＳＧ膜１８を
選択的に蝕刻し前記ＴｉＮゲート電極１６を露出させる
コンタクトホール２０を形成する。前記コンタクトホー
ル２０を埋め立てながら前記結果物の全面に金属物質、
例えばアルミニウム（Ａｌ）、タングステン（Ｗ）、タ
ングステンシリサイド（ＷＳｉx ）、チタンシリサイド
（ＴｉＳｉx ）及び銅（Ｃｕ）よりなる一群から選ばれ
たいずれか一つを蒸着し、前記スパイダマスクを利用し
てこれをパタニングする。この結果前記コンタクトホー
ル２０を通じＴｉＮゲート電極１６に接続される金属パ
ターン２２が形成される。
抗１０ΩｃｍであるＰ形のシリコン基板１０に通常のシ
リコン部分酸化（Local Oxidation of Silicon；以下、
ＬＯＣＯＳと言う）工程を施し、活性領域を限定する素
子分離領域１２を形成する。次いで、前記活性領域上に
約８０オングストロームの厚さの熱酸化膜を成長させて
ゲート酸化膜１４を形成した後、本実施例では２００℃
以上８００℃以下及び望ましくは６００℃付近に温度を
保ち、窒素のみの雰囲気でスパッタリング方法により第
１ＴｉＮは前記ゲート酸化膜１４上に薄く第１形成速度
で形成される。その次に２００℃以上８００℃以下及び
望ましくは６００℃付近でアルゴン（Ａｒ）ガス及び窒
素（Ｎ2 ）ガスを混合した雰囲気でスパッタリング方法
により前記第１形成速度より速い第２形成速度で第２Ｔ
ｉＮが前記第１ＴｉＮ上に厚く形成されてＴｉＮゲート
電極１６が形成される。次に前記ＴｉＮゲート電極１６
の形成された結果物の全面に絶縁物質、例えばＵＳＧ
（Undoped Silicate Glass）を約２０００オングストロ
ームの厚さに蒸着した後、４５０℃及び窒素雰囲気で３
０分間前記ＴｉＮゲート電極１６を熱処理する。次いで
面積が０．１２ｃｍ2である１６メガスパイダマスクを
使用してパターンを形成した後、約３５００オングスト
ロームの厚さのＢＰＳＧ（Boron Phosphorous Silicate
Glass）膜を形成し、８３０℃で３０分間窒素雰囲気で
リフローを施す。次に、前記ＢＰＳＧ／ＵＳＧ膜１８を
選択的に蝕刻し前記ＴｉＮゲート電極１６を露出させる
コンタクトホール２０を形成する。前記コンタクトホー
ル２０を埋め立てながら前記結果物の全面に金属物質、
例えばアルミニウム（Ａｌ）、タングステン（Ｗ）、タ
ングステンシリサイド（ＷＳｉx ）、チタンシリサイド
（ＴｉＳｉx ）及び銅（Ｃｕ）よりなる一群から選ばれ
たいずれか一つを蒸着し、前記スパイダマスクを利用し
てこれをパタニングする。この結果前記コンタクトホー
ル２０を通じＴｉＮゲート電極１６に接続される金属パ
ターン２２が形成される。
【００１７】さらに、本発明によれば前記ゲート酸化膜
１４を形成した後、６００℃の温度、アルゴン及び窒素
ガスの混合雰囲気状態で直流マグネトロンのスパッタリ
ング方法で約９００オングストローム厚さのＴｉＮを前
記ゲート酸化膜１４の全面に形成してＴｉＮゲート電極
１６を形成することもできる。
１４を形成した後、６００℃の温度、アルゴン及び窒素
ガスの混合雰囲気状態で直流マグネトロンのスパッタリ
ング方法で約９００オングストローム厚さのＴｉＮを前
記ゲート酸化膜１４の全面に形成してＴｉＮゲート電極
１６を形成することもできる。
【００１８】次いで、前記本発明の実施例によって形成
された本発明のＴｉＮゲート電極と従来の常温で形成さ
れたＴｉＮゲート電極の特性を比較するために、比抵
抗、ゲート酸化膜の絶縁破壊電圧及び経時絶縁破壊（Ti
me Dependent Dielectric Breakdown;以下″ＴＤＤＢ″
と言う）の特性と面間距離などを測定した。
された本発明のＴｉＮゲート電極と従来の常温で形成さ
れたＴｉＮゲート電極の特性を比較するために、比抵
抗、ゲート酸化膜の絶縁破壊電圧及び経時絶縁破壊（Ti
me Dependent Dielectric Breakdown;以下″ＴＤＤＢ″
と言う）の特性と面間距離などを測定した。
【００１９】図２はＴｉＮゲート電極の形成温度による
比抵抗の特性を示すグラフである。ここで“２ａ”はス
パッタリング時の窒素ガスが６０％以上である場合、
“２ｂ”は８０％、“２ｃ”は１００％である場合をそ
れぞれ示す。
比抵抗の特性を示すグラフである。ここで“２ａ”はス
パッタリング時の窒素ガスが６０％以上である場合、
“２ｂ”は８０％、“２ｃ”は１００％である場合をそ
れぞれ示す。
【００２０】図２を参照すれば、ＴｉＮゲート電極の比
抵抗は基板温度の増加により減少し、特に６００℃付近
の辺りでは急激に減少することが判る。従来の常温で形
成されたゲート電極が約２００〜２５０μΩｃｍの高い
比抵抗を有する反面、本発明による２段階スパッタリン
グ方法によって形成されたＴｉＮゲート電極は約３６〜
６０μΩｃｍの比抵抗を有する。そして本発明による窒
素及びアルゴンの混合ガスの中で形成したＴｉＮゲート
電極は約３３〜５３μΩｃｍの低い比抵抗を有する。さ
らに、ＴｉＮゲート電極を形成する時、窒素ガスの含量
が多くなるほどＴｉＮゲートの比抵抗は低くなった。従
って本発明の実施例によって形成されたＴｉＮゲート電
極は従来の技術により形成されたものより低い比抵抗値
を有することが判る。
抵抗は基板温度の増加により減少し、特に６００℃付近
の辺りでは急激に減少することが判る。従来の常温で形
成されたゲート電極が約２００〜２５０μΩｃｍの高い
比抵抗を有する反面、本発明による２段階スパッタリン
グ方法によって形成されたＴｉＮゲート電極は約３６〜
６０μΩｃｍの比抵抗を有する。そして本発明による窒
素及びアルゴンの混合ガスの中で形成したＴｉＮゲート
電極は約３３〜５３μΩｃｍの低い比抵抗を有する。さ
らに、ＴｉＮゲート電極を形成する時、窒素ガスの含量
が多くなるほどＴｉＮゲートの比抵抗は低くなった。従
って本発明の実施例によって形成されたＴｉＮゲート電
極は従来の技術により形成されたものより低い比抵抗値
を有することが判る。
【００２１】図３は従来技術及び本発明によりそれぞれ
製造されたＴｉＮゲート電極において、ＴｉＮゲート酸
化膜の絶縁破壊電圧の特性を示すグラフである。同図
で、“３ａ”は従来の常温で形成されたＴｉＮゲート電
極を示し、“３ｂ”及び“３ｃ”はそれぞれ、本発明の
実施例により形成されたＴｉＮゲート電極を示す。即
ち、“３ａ”は２段階のスパッタリング方法でＴｉＮゲ
ート電極を形成した場合を、“３ｃ”は窒素及びアルゴ
ンガスの混合された雰囲気でＴｉＮゲート電極を形成し
た場合をそれぞれ示す。一般的に、絶縁破壊電圧の分布
は三つのモードに分類される。Ａモードは３次ピークと
言い、酸化膜中のピンホールなどによる短絡によるモー
ドである。Ｂモードは２次ピークと言い、酸化膜中の電
気的欠陥によるものである。Ｃモードは１次ピークと言
い、酸化膜中の真性絶縁破壊によるモードである。
製造されたＴｉＮゲート電極において、ＴｉＮゲート酸
化膜の絶縁破壊電圧の特性を示すグラフである。同図
で、“３ａ”は従来の常温で形成されたＴｉＮゲート電
極を示し、“３ｂ”及び“３ｃ”はそれぞれ、本発明の
実施例により形成されたＴｉＮゲート電極を示す。即
ち、“３ａ”は２段階のスパッタリング方法でＴｉＮゲ
ート電極を形成した場合を、“３ｃ”は窒素及びアルゴ
ンガスの混合された雰囲気でＴｉＮゲート電極を形成し
た場合をそれぞれ示す。一般的に、絶縁破壊電圧の分布
は三つのモードに分類される。Ａモードは３次ピークと
言い、酸化膜中のピンホールなどによる短絡によるモー
ドである。Ｂモードは２次ピークと言い、酸化膜中の電
気的欠陥によるものである。Ｃモードは１次ピークと言
い、酸化膜中の真性絶縁破壊によるモードである。
【００２２】図３を参照すれば、常温で形成した従来の
ＴｉＮゲート電極において（“３ａ”参照）、ゲート酸
化膜はＡモードの不良が約２７％でありＢモードの不良
が６０％以上であり大きな不良特性を表した。反面、本
発明の２段階のスパッタリング方法で形成したＴｉＮゲ
ート電極のゲート酸化膜の場合（“３ｂ”参照）、Ａモ
ードの不良が１０％に減りＢモードの不良も著しく減っ
た。さらに、本発明の窒素及びアルゴンの混合ガスの中
で形成したＴｉＮゲート電極のゲート酸化膜の場合
（“３ｃ”参照）も、Ａモードの不良が１３％位に減少
しＢモード不良も著しく減った。従って本発明によるＴ
ｉＮゲート電極のゲート酸化膜が、従来の技術によるも
のより向上された絶縁破壊電圧の特性を得ることができ
る。
ＴｉＮゲート電極において（“３ａ”参照）、ゲート酸
化膜はＡモードの不良が約２７％でありＢモードの不良
が６０％以上であり大きな不良特性を表した。反面、本
発明の２段階のスパッタリング方法で形成したＴｉＮゲ
ート電極のゲート酸化膜の場合（“３ｂ”参照）、Ａモ
ードの不良が１０％に減りＢモードの不良も著しく減っ
た。さらに、本発明の窒素及びアルゴンの混合ガスの中
で形成したＴｉＮゲート電極のゲート酸化膜の場合
（“３ｃ”参照）も、Ａモードの不良が１３％位に減少
しＢモード不良も著しく減った。従って本発明によるＴ
ｉＮゲート電極のゲート酸化膜が、従来の技術によるも
のより向上された絶縁破壊電圧の特性を得ることができ
る。
【００２３】ここで、本発明の２段階スパッタリング方
法により形成されたＴｉＮゲート電極が優秀な絶縁破壊
電圧の特性を有するが、その理由は、ゲート酸化膜上に
ＴｉＮの形成される初期段階で低い形成速度と窒素のみ
の雰囲気でスパッタリングすることにより化学量論的組
成を有するＴｉＮ膜を生成したり、又は若干の窒素を含
むＴｉＮ（Ｎ−ｒｉｃｈ ＴｉＮ）を生成するようにな
り金属チタンがゲート酸化膜の中に拡散され得る機会を
最小化するためである。
法により形成されたＴｉＮゲート電極が優秀な絶縁破壊
電圧の特性を有するが、その理由は、ゲート酸化膜上に
ＴｉＮの形成される初期段階で低い形成速度と窒素のみ
の雰囲気でスパッタリングすることにより化学量論的組
成を有するＴｉＮ膜を生成したり、又は若干の窒素を含
むＴｉＮ（Ｎ−ｒｉｃｈ ＴｉＮ）を生成するようにな
り金属チタンがゲート酸化膜の中に拡散され得る機会を
最小化するためである。
【００２４】図４は従来の技術及び発明によりそれぞれ
製造されたＴｉＮゲート電極において、ゲート酸化膜の
定電流ＴＤＤＢの特性を示すグラフである。ここで“４
ａ”は従来の技術によるＴｉＮゲート電極を示し、“４
ｂ”及び“４ｃ”はそれぞれ、本発明の実施例によるＴ
ｉＮゲート電極を示す。即ち“４ｂ”は前記２段階の方
法で、“４ｃ”は窒素及びアルゴンガスの混合雰囲気の
中でＴｉＮゲート電極を形成する場合を示す。
製造されたＴｉＮゲート電極において、ゲート酸化膜の
定電流ＴＤＤＢの特性を示すグラフである。ここで“４
ａ”は従来の技術によるＴｉＮゲート電極を示し、“４
ｂ”及び“４ｃ”はそれぞれ、本発明の実施例によるＴ
ｉＮゲート電極を示す。即ち“４ｂ”は前記２段階の方
法で、“４ｃ”は窒素及びアルゴンガスの混合雰囲気の
中でＴｉＮゲート電極を形成する場合を示す。
【００２５】図４を参照すれば従来の常温で形成された
ＴｉＮゲート電極“４ａ”に比し、本発明の第１及び第
２実施例により蒸着されたＴｉＮゲート電極“４ｂ”，
“４ｃ”において、ゲート酸化膜の定電流ＴＤＤＢの特
性が非常に向上されたことが判る。これは熱処理工程に
よりゲート電極を形成する物質とゲート酸化膜が反応し
たり又は拡散が減少され本発明によって形成されたＴｉ
Ｎ膜が非常に安定した構造を有するためである。
ＴｉＮゲート電極“４ａ”に比し、本発明の第１及び第
２実施例により蒸着されたＴｉＮゲート電極“４ｂ”，
“４ｃ”において、ゲート酸化膜の定電流ＴＤＤＢの特
性が非常に向上されたことが判る。これは熱処理工程に
よりゲート電極を形成する物質とゲート酸化膜が反応し
たり又は拡散が減少され本発明によって形成されたＴｉ
Ｎ膜が非常に安定した構造を有するためである。
【００２６】図５は形成温度によるＴｉＮゲート電極の
面間距離を示すグラフである。ここで“５ａ”はバルク
ＴｉＮのＡＳＴＭ（American Standard Test Method ）
標準値を示す。
面間距離を示すグラフである。ここで“５ａ”はバルク
ＴｉＮのＡＳＴＭ（American Standard Test Method ）
標準値を示す。
【００２７】図５を参照すれば、それぞれの形成温度に
よる面間距離が全てＡＳＴＭ標準値より高く示されたこ
とにより、ＴｉＮの格子が膨張されたことが判る。さら
に形成温度が増加するにつれ面間距離は減少し結局、Ｔ
ｉＮ膜の面間距離はバルクＴｉＮのレベルまで近づく。
これは２００℃以上８００℃以下及び望ましくは６００
℃付近で形成したＴｉＮ膜がバルクＴｉＮ膜と類似な結
晶構造を有する傾向を示し、常温より２００℃以上８０
０℃以下及び望ましくは６００℃付近で形成したＴｉＮ
膜がさらに安定した内部構造を有することが判る。
よる面間距離が全てＡＳＴＭ標準値より高く示されたこ
とにより、ＴｉＮの格子が膨張されたことが判る。さら
に形成温度が増加するにつれ面間距離は減少し結局、Ｔ
ｉＮ膜の面間距離はバルクＴｉＮのレベルまで近づく。
これは２００℃以上８００℃以下及び望ましくは６００
℃付近で形成したＴｉＮ膜がバルクＴｉＮ膜と類似な結
晶構造を有する傾向を示し、常温より２００℃以上８０
０℃以下及び望ましくは６００℃付近で形成したＴｉＮ
膜がさらに安定した内部構造を有することが判る。
【００２８】
【発明の効果】以上、前記の本発明は２段階のスパッタ
リング方法でＴｉＮゲート電極を形成することにより、
従来の技術によるものより比抵抗が低くゲート酸化膜の
絶縁破壊電圧の特性が向上されたゲート電極を得ること
ができる。従って、本発明によって形成された金属ゲー
ト電極は次第に高速化及び高集積化される次世代の半導
体素子に適用し得る。
リング方法でＴｉＮゲート電極を形成することにより、
従来の技術によるものより比抵抗が低くゲート酸化膜の
絶縁破壊電圧の特性が向上されたゲート電極を得ること
ができる。従って、本発明によって形成された金属ゲー
ト電極は次第に高速化及び高集積化される次世代の半導
体素子に適用し得る。
【００２９】本発明は前記実施例に限定されず、種々の
変形が本発明の技術的思想内で当分野で通常の知識を持
つ者により可能であることは明らかである。
変形が本発明の技術的思想内で当分野で通常の知識を持
つ者により可能であることは明らかである。
【図１】 本発明の実施例によるＴｉＮゲート電極を形
成する方法を説明するための断面図である。
成する方法を説明するための断面図である。
【図２】 蒸着温度によるＴｉＮゲート電極の比抵抗の
特性を示すグラフである。
特性を示すグラフである。
【図３】 従来の方法と本発明によりそれぞれ製造され
たＴｉＮゲート電極のゲート酸化膜の絶縁破壊電圧の特
性を示すグラフである。
たＴｉＮゲート電極のゲート酸化膜の絶縁破壊電圧の特
性を示すグラフである。
【図４】 従来の方法と本発明によりそれぞれ製造され
たＴｉＮゲート電極において、ゲート酸化膜の経時絶縁
破壊の特性を示すグラフである。
たＴｉＮゲート電極において、ゲート酸化膜の経時絶縁
破壊の特性を示すグラフである。
【図５】 蒸着温度によるＴｉＮゲート電極の面間距離
を示すグラフである。
を示すグラフである。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/285 ３０１ Ｒ
Claims (9)
- 【請求項１】半導体基板上にゲート絶縁膜を形成する工
程と、 スパッタリング雰囲気温度を２００℃以上８００℃以下
に保ち、スパッタリング方法により前記ゲート絶縁膜の
全面にＴｉＮを形成することにより、ゲート電極を形成
する工程とを含むことを特徴とする半導体装置のＴｉＮ
ゲート電極の製造方法。 - 【請求項２】前記ゲート電極を形成する工程は、前記ス
パッタリング雰囲気温度を２００℃以上８００℃以下の
温度に保ち、かつ第１形成速度でスパッタリング方法に
より前記ゲート絶縁膜上に第１ＴｉＮを形成する工程
と、 前記スパッタリング雰囲気温度を２００℃以上８００℃
以下に保ち、かつ第２形成速度でスパッタリング方法に
より前記第１ＴｉＮ上に第２ＴｉＮを形成する工程を含
むことを特徴とする請求項１記載の半導体装置のＴｉＮ
ゲート電極の製造方法。 - 【請求項３】前記第２形成速度は前記第１形成速度より
速いことを特徴とする請求項２記載の半導体装置のＴｉ
Ｎゲート電極の製造方法。 - 【請求項４】前記第１ＴｉＮは窒素雰囲気で蒸着し、前
記第２ＴｉＮはアルゴン及び窒素ガスの混合雰囲気で蒸
着することを特徴とする請求項２記載の半導体装置のＴ
ｉＮゲート電極の製造方法。 - 【請求項５】前記第２ＴｉＮを蒸着した後、その上に低
抵抗の金属物質を形成する工程を更に具備し、前記第１
及び第２ＴｉＮと低抵抗の金属物質とからなるゲート電
極を形成することを特徴とする請求項２記載の半導体装
置のＴｉＮゲート電極の製造方法。 - 【請求項６】前記低抵抗の金属物質をアルミニウム（Ａ
ｌ）、タングステン（Ｗ）、タングステンシリサイド
（ＷＳｉx ）、チタンシリサイド（ＴｉＳｉx ）及び銅
（Ｃｕ）とからなる一群で選択されたいずれか一つを使
用して形成することを特徴とする請求項５記載の半導体
装置のＴｉＮゲート電極の製造方法。 - 【請求項７】前記ゲート電極は前記スパッタリング雰囲
気温度を２００℃以上８００℃以下の温度に保ち、アル
ゴン及び窒素よりなる混合ガスの雰囲気中でＴｉＮを使
用して形成されることを特徴とする請求項１記載の半導
体装置のＴｉＮゲート電極の製造方法。 - 【請求項８】前記ＴｉＮを形成した後、その全面に低抵
抗の金属物質膜を形成する工程をさらに含め、前記Ｔｉ
Ｎと低抵抗の金属物質膜よりなるゲート電極を形成する
ことを特徴とする請求項７記載の半導体装置のＴｉＮゲ
ート電極の製造方法。 - 【請求項９】前記スパッタリング方法は望ましくは前記
スパッタリング雰囲気温度を６００℃付近で保ったまま
行うことを特徴とする請求項１ないし８のいずれか１項
に記載した半導体装置のＴｉＮゲート電極の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94P20433 | 1994-08-18 | ||
| KR1019940020433A KR960009013A (ko) | 1994-08-18 | 1994-08-18 | 타이타늄 나이트라이드(TiN) 게이트전극 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08116057A true JPH08116057A (ja) | 1996-05-07 |
Family
ID=19390663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7210865A Pending JPH08116057A (ja) | 1994-08-18 | 1995-08-18 | 半導体装置のＴｉＮゲート電極の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0697714A1 (ja) |
| JP (1) | JPH08116057A (ja) |
| KR (1) | KR960009013A (ja) |
| CN (1) | CN1123465A (ja) |
| TW (1) | TW271500B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013021822A1 (ja) * | 2011-08-05 | 2013-02-14 | シャープ株式会社 | ＧａＮ系化合物半導体装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE9503631D0 (sv) * | 1995-10-18 | 1995-10-18 | Abb Research Ltd | A method for producing a semiconductor device comprising an implantation step |
| US5849620A (en) * | 1995-10-18 | 1998-12-15 | Abb Research Ltd. | Method for producing a semiconductor device comprising an implantation step |
| US6084279A (en) * | 1997-03-31 | 2000-07-04 | Motorola Inc. | Semiconductor device having a metal containing layer overlying a gate dielectric |
| SE9704150D0 (sv) * | 1997-11-13 | 1997-11-13 | Abb Research Ltd | Semiconductor device of SiC with insulating layer a refractory metal nitride layer |
| KR100458294B1 (ko) * | 1997-12-30 | 2005-02-23 | 주식회사 하이닉스반도체 | 반도체소자의장벽금속층형성방법 |
| TW457703B (en) | 1998-08-31 | 2001-10-01 | Siemens Ag | Micro-electronic structure, method for its production and its application in a memory-cell |
| KR100345364B1 (ko) * | 1998-12-28 | 2002-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트전극 형성방법 |
| TW444257B (en) | 1999-04-12 | 2001-07-01 | Semiconductor Energy Lab | Semiconductor device and method for fabricating the same |
| KR100364810B1 (ko) * | 2000-02-22 | 2002-12-16 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| FR2977367A1 (fr) | 2011-06-30 | 2013-01-04 | St Microelectronics Crolles 2 | Transistors dont la grille comprend une couche de nitrure de titane et procede de depot de cette couche |
-
1994
- 1994-08-18 KR KR1019940020433A patent/KR960009013A/ko not_active IP Right Cessation
-
1995
- 1995-08-18 EP EP95305771A patent/EP0697714A1/en not_active Withdrawn
- 1995-08-18 CN CN95115891A patent/CN1123465A/zh active Pending
- 1995-08-18 JP JP7210865A patent/JPH08116057A/ja active Pending
- 1995-09-04 TW TW084109230A patent/TW271500B/zh not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013021822A1 (ja) * | 2011-08-05 | 2013-02-14 | シャープ株式会社 | ＧａＮ系化合物半導体装置 |
| JP2013038180A (ja) * | 2011-08-05 | 2013-02-21 | Sharp Corp | ＧａＮ系化合物半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1123465A (zh) | 1996-05-29 |
| EP0697714A1 (en) | 1996-02-21 |
| TW271500B (ja) | 1996-03-01 |
| KR960009013A (ko) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3132750B2 (ja) | 多層構造、半導体構造、半導体デバイスのコンデンサ、シリコン構造の酸化を防ぐ方法、及び、ドーパントの拡散を防ぐ方法 | |
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| US4635347A (en) | Method of fabricating titanium silicide gate electrodes and interconnections | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US20050130380A1 (en) | Semiconductor device structures including metal silicide interconnects and dielectric layers at substantially the same fabrication level | |
| US6340833B1 (en) | Integrated circuit polysilicon resistor having a silicide extension to achieve 100 % metal shielding from hydrogen intrusion | |
| US5940725A (en) | Semiconductor device with non-deposited barrier layer | |
| KR0147626B1 (ko) | 타이타늄 카본 나이트라이드 게이트전극 형성방법 | |
| JPH08116057A (ja) | 半導体装置のＴｉＮゲート電極の製造方法 | |
| US5652183A (en) | Method for fabricating semiconductor device containing excessive silicon in metal silicide film | |
| US7799669B2 (en) | Method of forming a high-k gate dielectric layer | |
| JPH04355912A (ja) | 半導体装置及びその製造方法 | |
| JP2000183349A (ja) | シリコン製ｆｅｔの製造方法 | |
| US5146309A (en) | Method for forming polycrystalline silicon contacts | |
| JP3061027B2 (ja) | 半導体装置の製造方法 | |
| JP2001015754A (ja) | 半導体素子の電導性ライン形成方法 | |
| JPS59177926A (ja) | 半導体装置の製造方法 | |
| JPH05183117A (ja) | 半導体装置およびその製造方法 | |
| US20020061637A1 (en) | Graded/stepped silicide process to improve mos transistor | |
| JPH08107153A (ja) | 半導体装置の製造方法 | |
| JP3067433B2 (ja) | 半導体装置の製造方法 | |
| JPH05291567A (ja) | 半導体装置及びその製造方法 | |
| JPS61135156A (ja) | 半導体装置およびその製造方法 | |
| JPH0466108B2 (ja) | ||
| JPH11168208A (ja) | 半導体装置及びその製造方法 |