JPS58191469A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58191469A JPS58191469A JP7443282A JP7443282A JPS58191469A JP S58191469 A JPS58191469 A JP S58191469A JP 7443282 A JP7443282 A JP 7443282A JP 7443282 A JP7443282 A JP 7443282A JP S58191469 A JPS58191469 A JP S58191469A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- silicon nitride
- source
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000002844 melting Methods 0.000 claims abstract description 12
- 230000008018 melting Effects 0.000 claims abstract description 8
- 239000004020 conductor Substances 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 abstract description 26
- 239000011733 molybdenum Substances 0.000 abstract description 24
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 23
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 18
- 238000000034 method Methods 0.000 abstract description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052785 arsenic Inorganic materials 0.000 abstract description 4
- 239000011521 glass Substances 0.000 abstract description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 150000002739 metals Chemical class 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910000676 Si alloy Inorganic materials 0.000 description 2
- -1 arsenic ions Chemical class 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、モリブデン等の高融点金属材料を用いてゲー
ト電極を形成したＭＯ８半導体装置の製造方法に関する
ものである。
ト電極を形成したＭＯ８半導体装置の製造方法に関する
ものである。
近年ＭＯ８ＬＳＩ の高集積化、いわゆる超ＬＳＩ化が
大きく進展しつつあり、この種の分野で従来から標準的
製造方法として利用されていたポリシコンゲート方式の
見直しが活発に行われる。
大きく進展しつつあり、この種の分野で従来から標準的
製造方法として利用されていたポリシコンゲート方式の
見直しが活発に行われる。
即ちポリシリコンゲート方式の問題点の一つは、ポリシ
リコンの抵抗値が高集積化に伴う微細化において低下さ
せることができず、このためポリシリコン配線を細くし
て寄生容量を減らしても配線抵抗が逆に上昇し、また回
路規模の増大に伴う配線長の増加により信号の伝搬速度
の遅れが生じることである。
リコンの抵抗値が高集積化に伴う微細化において低下さ
せることができず、このためポリシリコン配線を細くし
て寄生容量を減らしても配線抵抗が逆に上昇し、また回
路規模の増大に伴う配線長の増加により信号の伝搬速度
の遅れが生じることである。
上記のような問題点のために、最近ではポリシリコンゲ
ートに替り、低抵抗化が可能な高融点金属をゲート電極
に採用した半導体装置の開発が活発に試みられている。
ートに替り、低抵抗化が可能な高融点金属をゲート電極
に採用した半導体装置の開発が活発に試みられている。
高融点金属は大別して単体金属とシリコン合金に分ける
ことができ、それぞれの長短がある。低抵抗化及び機械
的特性を重視して選ぶとすれば単体金属が有利である。
ことができ、それぞれの長短がある。低抵抗化及び機械
的特性を重視して選ぶとすれば単体金属が有利である。
しかしながら単体金属は酸化性雰囲慨での熱処理に弱い
こと、耐酸性が劣ることなどに問題があり、半導体装置
の製造工程中に必要となる環境に耐え得ない場合の生じ
る惧れがあった。特に上記のような欠点のために単体金
属を用いた場合には、ソース、ドレイン等の電極用コン
タクト孔とゲート電極との位置合せにおいてスペースを
短縮することができず高集積化という所期の目的を達成
する上での大きな障害になっていた。
こと、耐酸性が劣ることなどに問題があり、半導体装置
の製造工程中に必要となる環境に耐え得ない場合の生じ
る惧れがあった。特に上記のような欠点のために単体金
属を用いた場合には、ソース、ドレイン等の電極用コン
タクト孔とゲート電極との位置合せにおいてスペースを
短縮することができず高集積化という所期の目的を達成
する上での大きな障害になっていた。
本発明は上記従来装置の問題点に鑑みてなされたもので
、ゲート電極を高融点金属で形成したＭＯ８半導体装置
の製造方法において、ゲート電極とソース、ドレイン電
極用コンタクト孔の平面的配置におけるスペースに自由
度をもたせ得る製造方法を提供するものである。次に図
面を用いて本発明による製造方法を工程順に説明する。
、ゲート電極を高融点金属で形成したＭＯ８半導体装置
の製造方法において、ゲート電極とソース、ドレイン電
極用コンタクト孔の平面的配置におけるスペースに自由
度をもたせ得る製造方法を提供するものである。次に図
面を用いて本発明による製造方法を工程順に説明する。
尚高融点金属としてはモリブデン、タングステン、チタ
ン、タンタルをはじめこれらのシリコン合金を利用する
ことができるが、以下の実施例ではモリブデンをＮチャ
ンネルエンへンスメント型ＭＯ５）ランジスタのゲート
電極に用いた場合を挙げて説明する。
ン、タンタルをはじめこれらのシリコン合金を利用する
ことができるが、以下の実施例ではモリブデンをＮチャ
ンネルエンへンスメント型ＭＯ５）ランジスタのゲート
電極に用いた場合を挙げて説明する。
第１図において１はシリコン半導体基板で、必要に応じ
て不純物によるチャンネルドープがなされた基板表面に
は、トランジスタ領域を被ってゲート酸化膜用の薄い酸
化膜２が、更に他のフィールド領域には厚い酸化膜３が
形成されている。酸化膜２及び３で被われた基板１上に
はまずモリブデン膜４が厚さ約３０００Ａ程度にデポジ
ットされ、続いてシリコンナイトワイド膜５が厚さ約２
０００Ａ程度デポジットされる。シリコンナイトライド
膜５及びモリブデン膜４はゲート電極形成用マスクによ
り通常のフォトリングラフィを用いて順次除去され、図
に示す如く薄いシリコンナイトライド膜５で上面が被わ
れたモリブデンゲート電極４が形成され。る。ゲート電
極４が形成された基板表面には、ソース及びドレイン領
域６となるべき部分にヒ素がイオン注入きれる。続いて
第２図に示す如く約Ｆｌ ０００Ａ程度の比較的厚い膜
厚カラなるシリコンナイトライド膜７が基板表面ｒデポ
ジットされる。該シリコンナイトライド膜７の膜厚は、
下部に位置するモリブデン膜４とシリコンナイトライド
膜５との合計膜厚程度に選ぶことが望ましい。また減圧
気相成長法を適用すればモリブデン＄４の段差に対して
ステップカバレージの良好な成畏膜を作製することがで
きる。
て不純物によるチャンネルドープがなされた基板表面に
は、トランジスタ領域を被ってゲート酸化膜用の薄い酸
化膜２が、更に他のフィールド領域には厚い酸化膜３が
形成されている。酸化膜２及び３で被われた基板１上に
はまずモリブデン膜４が厚さ約３０００Ａ程度にデポジ
ットされ、続いてシリコンナイトワイド膜５が厚さ約２
０００Ａ程度デポジットされる。シリコンナイトライド
膜５及びモリブデン膜４はゲート電極形成用マスクによ
り通常のフォトリングラフィを用いて順次除去され、図
に示す如く薄いシリコンナイトライド膜５で上面が被わ
れたモリブデンゲート電極４が形成され。る。ゲート電
極４が形成された基板表面には、ソース及びドレイン領
域６となるべき部分にヒ素がイオン注入きれる。続いて
第２図に示す如く約Ｆｌ ０００Ａ程度の比較的厚い膜
厚カラなるシリコンナイトライド膜７が基板表面ｒデポ
ジットされる。該シリコンナイトライド膜７の膜厚は、
下部に位置するモリブデン膜４とシリコンナイトライド
膜５との合計膜厚程度に選ぶことが望ましい。また減圧
気相成長法を適用すればモリブデン＄４の段差に対して
ステップカバレージの良好な成畏膜を作製することがで
きる。
次にｌＪ７クテイプイオンエツチング法を用いて上記シ
リコンナイトワイド膜７を除去する。このときリアクテ
ィフ罫オンエツチングはエツチングの異方性が強いため
、シリコン基板表面の垂直方向のみにエツチングされる
という特性があり、そのため第３図に示す如くモリブデ
ン膜４の側面にデポジットされたシリコンナイトライド
７ａが残留する。これはモリブデン＄４の端部における
段差部でシリコン表面に垂直方向のシリコンナイトライ
ド膜厚がその他の表面部分より厚くなるため可能となる
。この結果モリブデン膜４は最初に形成されたシリコン
ナイトライド膜５と側面に残存したシリコンナイトライ
ド７ａｌｔより包み込まれた状態になる。
リコンナイトワイド膜７を除去する。このときリアクテ
ィフ罫オンエツチングはエツチングの異方性が強いため
、シリコン基板表面の垂直方向のみにエツチングされる
という特性があり、そのため第３図に示す如くモリブデ
ン膜４の側面にデポジットされたシリコンナイトライド
７ａが残留する。これはモリブデン＄４の端部における
段差部でシリコン表面に垂直方向のシリコンナイトライ
ド膜厚がその他の表面部分より厚くなるため可能となる
。この結果モリブデン膜４は最初に形成されたシリコン
ナイトライド膜５と側面に残存したシリコンナイトライ
ド７ａｌｔより包み込まれた状態になる。
餐２ノブデン膜４が絶縁膜で被われた後、ソース、ドレ
イン領域のシリコン表面を第４図に示すように熱酸化し
、先にイオン注入されたヒ素を拡散きせてソース友びド
レイン領域６を形成する。ヒ素をドライブインするため
の熱処理を施こした後基板表面には、層間絶縁嘆として
リンがラス８がデポジットされる。ソース及びドレイン
領域を被っているリンガラス８及びドライブイン処理時
に生じた酸化膜に対して第５図に示す如く電極取出し用
のコンタクト孔９が形成され、該コンタクト孔９を被っ
てアルミニウム電極１０が形成される。
イン領域のシリコン表面を第４図に示すように熱酸化し
、先にイオン注入されたヒ素を拡散きせてソース友びド
レイン領域６を形成する。ヒ素をドライブインするため
の熱処理を施こした後基板表面には、層間絶縁嘆として
リンがラス８がデポジットされる。ソース及びドレイン
領域を被っているリンガラス８及びドライブイン処理時
に生じた酸化膜に対して第５図に示す如く電極取出し用
のコンタクト孔９が形成され、該コンタクト孔９を被っ
てアルミニウム電極１０が形成される。
上記アルミニウム電極１０の形成にあたって、コンタク
ト孔９とモリブデン膜４との相互位置決めは、コンタク
ト孔９のエツチング方法としてシリコンナイトライド７
ａをほとんどエツチングしない方法を採用すれば特に制
限は々い。即ち、電極ｌＯの形状として、コンタクト孔
９に連続する開口９ａがモリブデン膜４上に位置する事
態が生じても、モリブデン膜４を被っているシリコンナ
イトライド膜はエッチャントにおかされないためアルミ
ニウム電極１０とモリブデン膜４との間の絶縁膜は残存
させることができ、両溝体間は電宣的ショートを起すこ
とがない。この種のエッチャントとしては良く知られて
いるフッ酸系を利用することができる。フッ酸系エッチ
ャントによれば、シリコンナイトライド５及び７ａはほ
とんどエツチングが進行せず、ソース、ドレイン上の酸
化膜エツチングが完了してもモリブデン膜４は絶縁膜に
包み込まれた状態を保ち得る。従ってソース、ドレイン
電極のコンタクト孔とゲート電極の平面的配置において
、位置関係に対する制限が著しく緩和され、集積度を高
めることができる。
ト孔９とモリブデン膜４との相互位置決めは、コンタク
ト孔９のエツチング方法としてシリコンナイトライド７
ａをほとんどエツチングしない方法を採用すれば特に制
限は々い。即ち、電極ｌＯの形状として、コンタクト孔
９に連続する開口９ａがモリブデン膜４上に位置する事
態が生じても、モリブデン膜４を被っているシリコンナ
イトライド膜はエッチャントにおかされないためアルミ
ニウム電極１０とモリブデン膜４との間の絶縁膜は残存
させることができ、両溝体間は電宣的ショートを起すこ
とがない。この種のエッチャントとしては良く知られて
いるフッ酸系を利用することができる。フッ酸系エッチ
ャントによれば、シリコンナイトライド５及び７ａはほ
とんどエツチングが進行せず、ソース、ドレイン上の酸
化膜エツチングが完了してもモリブデン膜４は絶縁膜に
包み込まれた状態を保ち得る。従ってソース、ドレイン
電極のコンタクト孔とゲート電極の平面的配置において
、位置関係に対する制限が著しく緩和され、集積度を高
めることができる。
まだコンタクト孔の形成時に、エツチング方法として、
リンガラス、シリコン熱酸化膜及びシリコンナイトライ
ド膜に対して選択性のないものが用いられたとしても、
モリブデン膜４を予め絶縁膜で包み込んでおくことの有
用性はなくならない。
リンガラス、シリコン熱酸化膜及びシリコンナイトライ
ド膜に対して選択性のないものが用いられたとしても、
モリブデン膜４を予め絶縁膜で包み込んでおくことの有
用性はなくならない。
即ち例えばこのような方法としてリアクティブイオンエ
ツチング法を採用する場合でも、プロセスの安定性等の
配慮からエツチングの最終段階で上記フッ酸系エツチン
グを施すことが望ましい。もしモリブデン膜の側面にシ
リコンナイトライド膜がなく、リンガラスだけで被われ
ている場合には、フッ酸処理でモリブデン膜の側面が容
易に露出し、ソース及びドレイン電極とモリブデンゲー
ト電極との間で重置的絶縁不良を引き起こす惧れがある
。
ツチング法を採用する場合でも、プロセスの安定性等の
配慮からエツチングの最終段階で上記フッ酸系エツチン
グを施すことが望ましい。もしモリブデン膜の側面にシ
リコンナイトライド膜がなく、リンガラスだけで被われ
ている場合には、フッ酸処理でモリブデン膜の側面が容
易に露出し、ソース及びドレイン電極とモリブデンゲー
ト電極との間で重置的絶縁不良を引き起こす惧れがある
。
しかし上記実施例によれば、このよう々場合でも平面的
配置は重ねることはできないが、はぼ接する程度まで接
近させて配置することが可能と々る。
配置は重ねることはできないが、はぼ接する程度まで接
近させて配置することが可能と々る。
さもなければソース、ドレインコンタクト孔とゲート電
極との間に充分な間隔を設けねばならず、集積度の低下
は避けられない。
極との間に充分な間隔を設けねばならず、集積度の低下
は避けられない。
上記実施例において、モリブデン膜４の上面に被着され
た薄いシリコンナイトライド５は省くこともできる。こ
の場合にはコンタクト孔のエツチング方法にかかわらず
、第６図に示す如く平面的配置においてコンタクト孔９
に連続した開口をモリブデン膜４に重ねることはできな
いが、コンタクト孔とゲート電極間に設定する間隔の短
縮化は図ることができる。
た薄いシリコンナイトライド５は省くこともできる。こ
の場合にはコンタクト孔のエツチング方法にかかわらず
、第６図に示す如く平面的配置においてコンタクト孔９
に連続した開口をモリブデン膜４に重ねることはできな
いが、コンタクト孔とゲート電極間に設定する間隔の短
縮化は図ることができる。
上記実施例は高融点金属をシリコンナイトライドで包み
込で絶縁する場合を挙げたが、エツチングや酸化等に対
して同様の性質を有する絶縁膜を用いることもできる。
込で絶縁する場合を挙げたが、エツチングや酸化等に対
して同様の性質を有する絶縁膜を用いることもできる。
また半導体装置はＮチャンネルエンハンスメントＭＯ５
ＬＳＩに限られるものではなく、高融点金属ゲートを用
いる他のデバイスにも適用し得ることはいうまでもない
。
ＬＳＩに限られるものではなく、高融点金属ゲートを用
いる他のデバイスにも適用し得ることはいうまでもない
。
以上本発明によれば、高融点金属からなるゲート電極を
備えた半導体装置において、高融点金属をゲート電極を
予め絶縁膜で被うことにより、半導体製造工程中の雰囲
剣からゲート電極を保護すると共に、ゲート電極とソー
ス、ドレイン電極用コンタクト孔とのスペースを短縮す
ることができ、高融点金属の利点を活かし鯵だ高集積度
半導体装置を得ることができる。
備えた半導体装置において、高融点金属をゲート電極を
予め絶縁膜で被うことにより、半導体製造工程中の雰囲
剣からゲート電極を保護すると共に、ゲート電極とソー
ス、ドレイン電極用コンタクト孔とのスペースを短縮す
ることができ、高融点金属の利点を活かし鯵だ高集積度
半導体装置を得ることができる。
第１図乃至第５図は本発明による半導体装置の製造工程
を示す断面図、第６図は本発明による他の実施例を示す
断面図である。
を示す断面図、第６図は本発明による他の実施例を示す
断面図である。
Claims (1)
- ｌ 高融点金属材料からなるゲート電極を備えた半導体
装置の製造方法において、半導体基板面にゲート絶縁膜
を介して高融点金属からなるゲート電極を形成し、該ゲ
ート電極を被って基板表面に絶縁部をデポジットし、該
絶縁部をゲート電極の側壁に残留させて選択的にエツチ
ングし、ゲート電極に対してソース及びドレインとなる
領域に不純物をイオン注入し、ソース及びドレインを被
う絶縁膜をエツチングして電極用コンタクト孔を形成し
、該コンタクト孔に配線導体を形成することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7443282A JPS58191469A (ja) | 1982-04-30 | 1982-04-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7443282A JPS58191469A (ja) | 1982-04-30 | 1982-04-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58191469A true JPS58191469A (ja) | 1983-11-08 |
Family
ID=13547046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7443282A Pending JPS58191469A (ja) | 1982-04-30 | 1982-04-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58191469A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6116571A (ja) * | 1984-07-03 | 1986-01-24 | Ricoh Co Ltd | 半導体装置の製造方法 |
| JPS6194369A (ja) * | 1984-10-16 | 1986-05-13 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS61207057A (ja) * | 1985-03-11 | 1986-09-13 | Sanyo Electric Co Ltd | 半導体集積装置の製造方法 |
| JPH01181467A (ja) * | 1988-01-08 | 1989-07-19 | Nec Corp | 半導体装置の製造方法 |
-
1982
- 1982-04-30 JP JP7443282A patent/JPS58191469A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6116571A (ja) * | 1984-07-03 | 1986-01-24 | Ricoh Co Ltd | 半導体装置の製造方法 |
| JPS6194369A (ja) * | 1984-10-16 | 1986-05-13 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS61207057A (ja) * | 1985-03-11 | 1986-09-13 | Sanyo Electric Co Ltd | 半導体集積装置の製造方法 |
| JPH01181467A (ja) * | 1988-01-08 | 1989-07-19 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5808320A (en) | Contact openings and an electronic component formed from the same | |
| US6897534B2 (en) | Semiconductor device having gate electrode of stacked structure including polysilicon layer and metal layer and method of manufacturing the same | |
| JPH022139A (ja) | 集積回路の製造方法 | |
| JPH1070191A (ja) | 半導体装置とその製造方法 | |
| JP2000040797A (ja) | 半導体素子を有する半導体構造体とその形成方法 | |
| KR0139772B1 (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JPH11195704A (ja) | 半導体装置およびその製造方法 | |
| US6630718B1 (en) | Transistor gate and local interconnect | |
| US6297093B1 (en) | Method of making an electrically programmable memory cell | |
| US4400867A (en) | High conductivity metallization for semiconductor integrated circuits | |
| JPS58191469A (ja) | 半導体装置の製造方法 | |
| US4216573A (en) | Three mask process for making field effect transistors | |
| US6271126B2 (en) | Method of forming contact openings | |
| US5620911A (en) | Method for fabricating a metal field effect transistor having a recessed gate | |
| JPH0645614A (ja) | 読出し専用半導体メモリの製造方法 | |
| US20030045087A1 (en) | Method of manufacturing semiconductor device | |
| JPH0254960A (ja) | 半導体装置の製造方法 | |
| US6521517B1 (en) | Method of fabricating a gate electrode using a second conductive layer as a mask in the formation of an insulating layer by oxidation of a first conductive layer | |
| JP4010425B2 (ja) | 半導体装置及びその製造方法 | |
| KR100281346B1 (ko) | 도핑된 영역내 비아 홀 제조방법 | |
| JPH01243452A (ja) | 半導体集積回路装置 | |
| JPS58191468A (ja) | 半導体装置の製造方法 | |
| JPS62224075A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06244415A (ja) | 半導体装置およびその製造方法 |