JPS6313326A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6313326A JPS6313326A JP15731186A JP15731186A JPS6313326A JP S6313326 A JPS6313326 A JP S6313326A JP 15731186 A JP15731186 A JP 15731186A JP 15731186 A JP15731186 A JP 15731186A JP S6313326 A JPS6313326 A JP S6313326A
- Authority
- JP
- Japan
- Prior art keywords
- impurity region
- region
- barrier layer
- metal barrier
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000012535 impurity Substances 0.000 claims abstract description 51
- 230000004888 barrier function Effects 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 47
- 238000005468 ion implantation Methods 0.000 abstract description 35
- 230000000694 effects Effects 0.000 abstract description 14
- 229910045601 alloy Inorganic materials 0.000 abstract description 5
- 239000000956 alloy Substances 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 6
- 230000010354 integration Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910000108 silver(I,III) oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A、産業上の利用分野
本発明は、金属バリヤ屓を形成する半導体装置の製造方
法に関するものであり、特にイオン注入により金属バリ
ヤ層の機能を増強させるような半導体装置の製造方法に
関する。
法に関するものであり、特にイオン注入により金属バリ
ヤ層の機能を増強させるような半導体装置の製造方法に
関する。
B0発明の概要
本発明は、不純物領域上の開口部に金属バリヤ層を形成
した後に配線金属を形成する半導体装置の製造方法にお
いて、不純物領域を露出させた後上記不純物領域の接合
を決定するエネルギーよりも低いエネルギーで上記不純
物領域と同導電型の不純物を上記半導体基板へイオン注
入することにより、有効な金泥バリヤ層の効果を得るも
のである。
した後に配線金属を形成する半導体装置の製造方法にお
いて、不純物領域を露出させた後上記不純物領域の接合
を決定するエネルギーよりも低いエネルギーで上記不純
物領域と同導電型の不純物を上記半導体基板へイオン注
入することにより、有効な金泥バリヤ層の効果を得るも
のである。
C0従来の技術
一般に、半導体素子のソース・ドレイン等の不純物領域
への配線には、AI!(アルミニウム)配線が用いられ
ることがあり、八βの突き抜は所謂アロイスパイクの防
止等の目的で金属バリヤ層が形成されることがある。
への配線には、AI!(アルミニウム)配線が用いられ
ることがあり、八βの突き抜は所謂アロイスパイクの防
止等の目的で金属バリヤ層が形成されることがある。
例えば、ソース・ドレイン領域となる不純物領域上の眉
間絶縁層の一部をコンタクトのために開口し、Al配線
を施す以前に、金属バリヤ層として例えば薄膜のTi(
チタン)およびTiN (チタン・ナイトライド)を順
次被覆することが行われる。
間絶縁層の一部をコンタクトのために開口し、Al配線
を施す以前に、金属バリヤ層として例えば薄膜のTi(
チタン)およびTiN (チタン・ナイトライド)を順
次被覆することが行われる。
そして、このような金属バリヤ層を形成することによっ
て、Si(シリコン)とAlの熱合金反応物であるアロ
イスパイクの発生を抑制し突き抜けによる接合の破壊を
防止したり、或いはコンタクト抵抗の低減、さらにはス
トレスマイグレーション等の弊害を防止している。
て、Si(シリコン)とAlの熱合金反応物であるアロ
イスパイクの発生を抑制し突き抜けによる接合の破壊を
防止したり、或いはコンタクト抵抗の低減、さらにはス
トレスマイグレーション等の弊害を防止している。
D0発明が解決しようとする問題点
しかしながら、上述のように開口部に単に金属バリヤ層
を設けるのみでは、十分なバリヤ効果が得られず、特に
サブミクロン化が進む今日の半導体製造技術においては
、何らかの問題解決手段が求められている。
を設けるのみでは、十分なバリヤ効果が得られず、特に
サブミクロン化が進む今日の半導体製造技術においては
、何らかの問題解決手段が求められている。
即ち、通常、配線のための開口部は、不純物領域上から
選択酸化により形成される所謂LOCO8部と呼ばれる
フィールド酸化膜の境目の領域まで大きく形成される。
選択酸化により形成される所謂LOCO8部と呼ばれる
フィールド酸化膜の境目の領域まで大きく形成される。
そして、このような開口部は、例えばRIE(反応イオ
ンエツチング)法により行われるが、過度のエツチング
によっては、イオンのダメージ等により、或いは基板若
しくはチャンネルストッパー領域等までの距離が短くな
るため、Aj2の突き抜けが生ずる確率が大きくなり、
またリーク電流等が大きくなって、十分なバリヤ効果を
得ることが困難となる。
ンエツチング)法により行われるが、過度のエツチング
によっては、イオンのダメージ等により、或いは基板若
しくはチャンネルストッパー領域等までの距離が短くな
るため、Aj2の突き抜けが生ずる確率が大きくなり、
またリーク電流等が大きくなって、十分なバリヤ効果を
得ることが困難となる。
そして、さらに半導体装置の集積度を向上させる場合に
は、不純物領域の接合深さを浅くする必要があり、従来
に比し、有効なバリヤ効果を得ることが強く求められて
いる。
は、不純物領域の接合深さを浅くする必要があり、従来
に比し、有効なバリヤ効果を得ることが強く求められて
いる。
一方、金属バリヤ層を形成せずに、AJ層と不純物領域
の間に例えば多結晶シリコン層を形成しその間の距離番
犬きくして、有効なバリヤ効果を得ようとする方法も知
られるが、集積化を押し進めた場合には、限界が有り、
接合等の破壊を回避する有効な手段とは言い得ない。
の間に例えば多結晶シリコン層を形成しその間の距離番
犬きくして、有効なバリヤ効果を得ようとする方法も知
られるが、集積化を押し進めた場合には、限界が有り、
接合等の破壊を回避する有効な手段とは言い得ない。
そこで、本発明は上述の問題点に鑑み、特に素子の高集
積化に対応して、有効な金属バリヤ層の効果を得る半導
体装置の製造方法の提供を目的とする。
積化に対応して、有効な金属バリヤ層の効果を得る半導
体装置の製造方法の提供を目的とする。
E0問題点を解決するための手段
本発明は、不純物領域が形成された半導体基板上の絶縁
層に開口部を形成し当該不純物領域を露出させる工程と
、上記不純物領域の深さを決定するエネルギーよりも低
いエネルギーで上記不純物領域と同導電型の不純物を上
記開口部より上記半導体基板へイオン注入する工程と、
上記不純物領域の開口部を被覆して金属バリヤ層を形成
する工程と、上記金属バリヤ層上に配線金属を形成する
工程とからなる半導体装置の製造方法により上述の問題
点を解決する。
層に開口部を形成し当該不純物領域を露出させる工程と
、上記不純物領域の深さを決定するエネルギーよりも低
いエネルギーで上記不純物領域と同導電型の不純物を上
記開口部より上記半導体基板へイオン注入する工程と、
上記不純物領域の開口部を被覆して金属バリヤ層を形成
する工程と、上記金属バリヤ層上に配線金属を形成する
工程とからなる半導体装置の製造方法により上述の問題
点を解決する。
F0作用
絶縁層に開口部を形成した後、金属バリヤ層を形成する
前に、上述のような低エネルギーのイオン注入を行って
、何ら不純物領域の接合深さを変動させることなく、金
属バリヤ層の効果を高めることができる。
前に、上述のような低エネルギーのイオン注入を行って
、何ら不純物領域の接合深さを変動させることなく、金
属バリヤ層の効果を高めることができる。
G、実施例
本発明の好適な実施例を図面を参照しながら説明する。
先ず、本実施例の半導体装置の製造方法をその製造工程
に従って説明する。
に従って説明する。
(a)第1図aに示すように、P型のシリコン基板若し
くはウェル領域等の半導体基板1上に、チャンネルスト
ッパー領域2が形成され、選択酸化等によりフィールド
酸化膜3が形成される。そして、このフィールド酸化膜
3の間の領域には、例えばNMOSトランジスタのソー
ス・ドレイン領域となるN十型の不純物領域4が形成さ
れ、眉間絶縁N5が所定の厚みで形成される。
くはウェル領域等の半導体基板1上に、チャンネルスト
ッパー領域2が形成され、選択酸化等によりフィールド
酸化膜3が形成される。そして、このフィールド酸化膜
3の間の領域には、例えばNMOSトランジスタのソー
ス・ドレイン領域となるN十型の不純物領域4が形成さ
れ、眉間絶縁N5が所定の厚みで形成される。
(b)第1図すに示すように、上記不純物領域4上に形
成された眉間絶縁層5をフォトリソグラフィ技術を用い
て開口部6を形成する。この開口には、通常RIE法が
用いられ、およそ15%程度のオーバーエツチングが行
われる。この開口部6の形成から半導体基板1の不純物
領域4が露出する。
成された眉間絶縁層5をフォトリソグラフィ技術を用い
て開口部6を形成する。この開口には、通常RIE法が
用いられ、およそ15%程度のオーバーエツチングが行
われる。この開口部6の形成から半導体基板1の不純物
領域4が露出する。
(c)開口部6の形成後、第1図Cに示すように、低エ
ネルギーのイオン注入を行う。このイオン注入のエネル
ギーは、上記不純物領域4の深さを決定するエネルギー
よりも低いエネルギーである。
ネルギーのイオン注入を行う。このイオン注入のエネル
ギーは、上記不純物領域4の深さを決定するエネルギー
よりも低いエネルギーである。
例えば不純物領域4をイオン注入により形成したときに
は、その不純物領域4の接合深さXjは、当該イオン注
入の注入エネルギーに依存して決定されるが、その注入
エネルギーよりも低いエネルギーで開口部6の形成後の
イオン注入を行う。また、特にイオン注入により不純物
領域4を形成した場合に限定されるものではない。
は、その不純物領域4の接合深さXjは、当該イオン注
入の注入エネルギーに依存して決定されるが、その注入
エネルギーよりも低いエネルギーで開口部6の形成後の
イオン注入を行う。また、特にイオン注入により不純物
領域4を形成した場合に限定されるものではない。
この低エネルギーのイオン注入は、上記不純物領域4を
形成する不純物と同導電型の不純物を用し・で行う。例
えばN型の不純物領域4であれば、As(砒素)等を用
いることができ、逆にP型の不純物領域4であれば、B
(ボロン)等を用いることができる。
形成する不純物と同導電型の不純物を用し・で行う。例
えばN型の不純物領域4であれば、As(砒素)等を用
いることができ、逆にP型の不純物領域4であれば、B
(ボロン)等を用いることができる。
このように金属バリヤ層の形成前に、補償するような低
エネルギーかつ同導電型のイオン注入を行うことで、後
述するようにリーク電流を防止することができる。また
、第1図C中破線で示すように、距離yだけマスクずれ
が生じ、RIE法により形成する開口部6が上記フィー
ルド酸化膜3上にまで至るような場合であっても、リー
ク電流等を抑制することができる。また、このような不
純物のイオン注入によっては、不純物領域4の表面抵抗
を低抵抗にすることができ、コンタクト特性が向上する
。
エネルギーかつ同導電型のイオン注入を行うことで、後
述するようにリーク電流を防止することができる。また
、第1図C中破線で示すように、距離yだけマスクずれ
が生じ、RIE法により形成する開口部6が上記フィー
ルド酸化膜3上にまで至るような場合であっても、リー
ク電流等を抑制することができる。また、このような不
純物のイオン注入によっては、不純物領域4の表面抵抗
を低抵抗にすることができ、コンタクト特性が向上する
。
(d)このような低エネルギーのイオン注入の後、第1
図dに示すように、開口部6を被覆して上記不純物領域
4の露出部を覆うように、金属バリヤ層7を形成する。
図dに示すように、開口部6を被覆して上記不純物領域
4の露出部を覆うように、金属バリヤ層7を形成する。
この金属バリヤI’ii7は、例えばT i [9を3
0δ人程度の厚みに形成し、更にTiN1lllを50
0人程度の厚みに形成したものを用いることができる。
0δ人程度の厚みに形成し、更にTiN1lllを50
0人程度の厚みに形成したものを用いることができる。
なお、他の高融点金属等を用いても形成することができ
る。
る。
(e)次に、第1図eに示すように、配線金属層として
A1層8を形成する。このように不純物領域4への配線
のため、AJ層8を形成するが、本実施例の半導体装置
の製造方法では、金属バリヤ層7を有し、かつ低エネル
ギーのイオン注入が施されてなるため、リーク電流を押
さえ十分なバリヤ効果を得ることができる。
A1層8を形成する。このように不純物領域4への配線
のため、AJ層8を形成するが、本実施例の半導体装置
の製造方法では、金属バリヤ層7を有し、かつ低エネル
ギーのイオン注入が施されてなるため、リーク電流を押
さえ十分なバリヤ効果を得ることができる。
以上の工程より本実施例の半導体装置の製造方法は構成
されるが、そのバリヤ効果や高集積化に好適である等の
点について、実験例に基づき説明する。
されるが、そのバリヤ効果や高集積化に好適である等の
点について、実験例に基づき説明する。
先ず、実験は、上記低エネルギーのイオン注入の有無に
よる逆バイアスリーク電流値の違いを調べたものである
。イオン注入は、RIEにより開口され20%オーバー
エツチングした基板に対して、As+を用い、注入エネ
ルギー50keV。
よる逆バイアスリーク電流値の違いを調べたものである
。イオン注入は、RIEにより開口され20%オーバー
エツチングした基板に対して、As+を用い、注入エネ
ルギー50keV。
イオン注入311 X I Q” am2の条件で行っ
たものであり、イオン注入を行ったものとイオン注入を
行わないものの双方を、リフロー条件を900℃、10
分間で眉間絶縁層のAg2O層をリフローし、Ti、T
iNの各層からなる金属バリヤ層を形成し、所定のAI
l配線を施して、これらを試料として用−いている。尚
、試料のペリ・フェリ長(周囲の長さ)は1.19備で
ある。
たものであり、イオン注入を行ったものとイオン注入を
行わないものの双方を、リフロー条件を900℃、10
分間で眉間絶縁層のAg2O層をリフローし、Ti、T
iNの各層からなる金属バリヤ層を形成し、所定のAI
l配線を施して、これらを試料として用−いている。尚
、試料のペリ・フェリ長(周囲の長さ)は1.19備で
ある。
その結果、第1表に示すようなバイアスリーク電流値が
得られている。
得られている。
第1表
(尚、開口部のエツジまでの距離は、フィールド酸化膜
のエツジと開口部の側壁までの距離(μm)であって、
マイナス値はフィールド酸化股上に開口部が位置するこ
とを意味する。) 以上の第1表からも明らかなように、イオン注入を施し
たときの方が、特にフィールド酸化膜のエツジと開口部
の端部の距離が近い場合に、有効にリーク電流を低減す
ることができる。また、イオン注入有りでは、許容値で
ある12pAを全て満足し、このようなイオン注入によ
って素子のばらつき等も補償できることが分かる。
のエツジと開口部の側壁までの距離(μm)であって、
マイナス値はフィールド酸化股上に開口部が位置するこ
とを意味する。) 以上の第1表からも明らかなように、イオン注入を施し
たときの方が、特にフィールド酸化膜のエツジと開口部
の端部の距離が近い場合に、有効にリーク電流を低減す
ることができる。また、イオン注入有りでは、許容値で
ある12pAを全て満足し、このようなイオン注入によ
って素子のばらつき等も補償できることが分かる。
また、他の実験から、第2図、第3図に示すようなデー
タも得られている。
タも得られている。
第2図及び第3図は、それぞれ各注入量で低エネルギー
のイオン注入を行った場合のそれぞれ接合の深さXjの
変動を示す図であって、第2図はP型の不純物領域の場
合であり、第3図はN型の不純物領域の場合である。
のイオン注入を行った場合のそれぞれ接合の深さXjの
変動を示す図であって、第2図はP型の不純物領域の場
合であり、第3図はN型の不純物領域の場合である。
先ず、第2図に示されるP型の不純物領域を形成した場
合については、初めに不純物領域をBFt+を用いて、
50keV、3X10’am4のイオン注入により形成
したものに対して、上述の低エネルギーのイオン注入と
して、B+を用い3()keVの条件で、各イオン注入
量でのイオン注入を施している。各イオン注入量は、イ
オン注入無し、lX1013.lXl0”、lX101
5の各注入量(C114)であり、それぞれ第2図に図
示される線Ap、線Bp、線Cp、線Dpに対応する。
合については、初めに不純物領域をBFt+を用いて、
50keV、3X10’am4のイオン注入により形成
したものに対して、上述の低エネルギーのイオン注入と
して、B+を用い3()keVの条件で、各イオン注入
量でのイオン注入を施している。各イオン注入量は、イ
オン注入無し、lX1013.lXl0”、lX101
5の各注入量(C114)であり、それぞれ第2図に図
示される線Ap、線Bp、線Cp、線Dpに対応する。
この第2図に示すように、線Ap、線Bp、線Cpに関
して、接合深さXjがおよそ0.3〜0゜35μm程度
に維持され、線Dpの場合を除いて有効に接合深さXj
の増大が抑制されている。
して、接合深さXjがおよそ0.3〜0゜35μm程度
に維持され、線Dpの場合を除いて有効に接合深さXj
の増大が抑制されている。
また、第3図に示されるN型の不純物領域を形成した場
合については、初めに不純物領域をAs+を用イテ、7
0keV、5X10IScm4のイオン注入により形成
したものに対して、上述の低エネルギーのイオン注入と
して、As+を用い50keVの条件で、各イオン注入
量でのイオン注入を施している。各イオン注入量は、第
2図に示すものと同様に、イオン注入無し、lX101
3.lXl0”、lXl0ISの各注入量(cm” )
であり、それぞれ第3歯に図示される線An、線Bn、
線Cn、線Dnに対応する。この第3図に示すように、
線An、線Bn、線Cn、線Dnに関して、接合深さX
jがおよそ0.1〜0.25μm程度に維持され、同様
に接合深さXjの増大が抑制されている。
合については、初めに不純物領域をAs+を用イテ、7
0keV、5X10IScm4のイオン注入により形成
したものに対して、上述の低エネルギーのイオン注入と
して、As+を用い50keVの条件で、各イオン注入
量でのイオン注入を施している。各イオン注入量は、第
2図に示すものと同様に、イオン注入無し、lX101
3.lXl0”、lXl0ISの各注入量(cm” )
であり、それぞれ第3歯に図示される線An、線Bn、
線Cn、線Dnに対応する。この第3図に示すように、
線An、線Bn、線Cn、線Dnに関して、接合深さX
jがおよそ0.1〜0.25μm程度に維持され、同様
に接合深さXjの増大が抑制されている。
このように、本実施例にかかる低エネルギーのイオン注
入では、接合深さXjの拡がりを抑制することができ、
特に素子の高集積化を図って、不純物領域を浅く形成し
たときに有効な金属バリヤ層の効果を得るための手段と
なっている。
入では、接合深さXjの拡がりを抑制することができ、
特に素子の高集積化を図って、不純物領域を浅く形成し
たときに有効な金属バリヤ層の効果を得るための手段と
なっている。
H9発明の効果
本発明の半導体装置の製造方法は、金属バリヤ層の形成
以前に、低エネルギーのイオン注入を行うため、金属バ
リヤ層のアロイスパイク防止や表面抵抗の低減等の効果
を高めることができる。そして、このように金属バリヤ
層を機能を十分に引き出すのみならず、さらに低エネル
ギーのイオン注入を施しても、接合深さXjに悪影響は
なく、特に素子の高集積化に対応した半導体装置の製造
方法となっている。また、素子のばらつき等も補償する
ことができ、生産性向上に寄与する。
以前に、低エネルギーのイオン注入を行うため、金属バ
リヤ層のアロイスパイク防止や表面抵抗の低減等の効果
を高めることができる。そして、このように金属バリヤ
層を機能を十分に引き出すのみならず、さらに低エネル
ギーのイオン注入を施しても、接合深さXjに悪影響は
なく、特に素子の高集積化に対応した半導体装置の製造
方法となっている。また、素子のばらつき等も補償する
ことができ、生産性向上に寄与する。
第1図a〜第1図eは本発明の半導体装置の製造方法を
工程に従って説明するためのそれぞれ概略断面図、第2
図はP型の不純物領域に対してイオン注入を行ったとき
の特性図、第3図はN型の不純物領域に対してイオン注
入を行ったときの特性図である。 1・・・半導体基板 2・・・チャンネルストッパー領域 3・・・フィールド酸化膜 4・・・不純物領域 5・・・層間絶縁層 6・・・開口部 7・・・金属バリヤ層 8・・・A42層 特 許 出 願 人 ソニー株式会社第1図a 第1図b
工程に従って説明するためのそれぞれ概略断面図、第2
図はP型の不純物領域に対してイオン注入を行ったとき
の特性図、第3図はN型の不純物領域に対してイオン注
入を行ったときの特性図である。 1・・・半導体基板 2・・・チャンネルストッパー領域 3・・・フィールド酸化膜 4・・・不純物領域 5・・・層間絶縁層 6・・・開口部 7・・・金属バリヤ層 8・・・A42層 特 許 出 願 人 ソニー株式会社第1図a 第1図b
Claims (1)
- 【特許請求の範囲】 不純物領域が形成された半導体基板上の絶縁層に開口部
を形成し当該不純物領域を露出させる工程と、 上記不純物領域の深さを決定するエネルギーよりも低い
エネルギーで上記不純物領域と同導電型の不純物を上記
開口部より上記半導体基板へイオン注入する工程と、 上記不純物領域の開口部を被覆して金属バリヤ層を形成
する工程と、 上記金属バリヤ層上に配線金属を形成する工程と からなる半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15731186A JPH0797570B2 (ja) | 1986-07-04 | 1986-07-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15731186A JPH0797570B2 (ja) | 1986-07-04 | 1986-07-04 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6313326A true JPS6313326A (ja) | 1988-01-20 |
JPH0797570B2 JPH0797570B2 (ja) | 1995-10-18 |
Family
ID=15646899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15731186A Expired - Lifetime JPH0797570B2 (ja) | 1986-07-04 | 1986-07-04 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0797570B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03209818A (ja) * | 1990-01-12 | 1991-09-12 | Nec Corp | 半導体装置 |
-
1986
- 1986-07-04 JP JP15731186A patent/JPH0797570B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03209818A (ja) * | 1990-01-12 | 1991-09-12 | Nec Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0797570B2 (ja) | 1995-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100243286B1 (ko) | 반도체 장치의 제조방법 | |
JP3781666B2 (ja) | ゲート電極の形成方法及びゲート電極構造 | |
US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
TWI292221B (en) | Manufacturing method of semiconductor device | |
US4538344A (en) | Method of forming electrode/wiring layer | |
JPS5932172A (ja) | シヨツトキ−障壁mosデバイスからなる集積回路及びその製造方法 | |
JPS6050920A (ja) | 半導体装置の製造方法 | |
US5801086A (en) | Process for formation of contact conductive layer in a semiconductor device | |
JPH0235462B2 (ja) | ||
JP3252397B2 (ja) | 配線形成方法 | |
JPH0562456B2 (ja) | ||
JPH0371768B2 (ja) | ||
JPS6313326A (ja) | 半導体装置の製造方法 | |
JPS61127124A (ja) | 半導体装置 | |
JPS62169412A (ja) | 半導体集積回路装置の製造方法 | |
JPH0126172B2 (ja) | ||
JPS61274325A (ja) | 半導体装置の製造方法 | |
JPS61267365A (ja) | 半導体装置 | |
JPS63244861A (ja) | 半導体装置とその製造方法 | |
JP2761032B2 (ja) | 半導体装置 | |
JPS60138973A (ja) | 絶縁ゲ−ト型電界効果トランジスタの製造方法 | |
JPH0441510B2 (ja) | ||
JP2840675B2 (ja) | 半導体装置の製造方法 | |
KR100342827B1 (ko) | 반도체소자의베리어금속층형성방법 | |
JPS63107170A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |