JPH0126172B2 - - Google Patents
Info
- Publication number
- JPH0126172B2 JPH0126172B2 JP11131780A JP11131780A JPH0126172B2 JP H0126172 B2 JPH0126172 B2 JP H0126172B2 JP 11131780 A JP11131780 A JP 11131780A JP 11131780 A JP11131780 A JP 11131780A JP H0126172 B2 JPH0126172 B2 JP H0126172B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- alloy
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910045601 alloy Inorganic materials 0.000 claims description 12
- 239000000956 alloy Substances 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 18
- 238000005245 sintering Methods 0.000 description 12
- 229910018575 Al—Ti Inorganic materials 0.000 description 8
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- 229910010038 TiAl Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910004339 Ti-Si Inorganic materials 0.000 description 4
- 229910010978 Ti—Si Inorganic materials 0.000 description 4
- 229910000676 Si alloy Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法とくに半導体装
置におけるAlを主成分とする金属膜から成る電
極の製造方法に関するものであり、極めて浅い接
合を有する拡散層に対する電極の形成歩留りと信
頼性が向上でき、かつコンタクト抵抗が低く、極
めて良好なオーミツク特性を有する電極の製造方
法の提供を目的としている。
置におけるAlを主成分とする金属膜から成る電
極の製造方法に関するものであり、極めて浅い接
合を有する拡散層に対する電極の形成歩留りと信
頼性が向上でき、かつコンタクト抵抗が低く、極
めて良好なオーミツク特性を有する電極の製造方
法の提供を目的としている。
半導体集積回路における素子の高密度化、高速
化を目的として、MOS集積回路におけるソー
ス・ドレン、バイポーラ集積回路におけるエミツ
タに見られる様に、拡散層の接合を、0.3μm〜
0.1μmと浅く、またコンタクト窓の寸法も小さく
する傾向にある。従来、こうした浅い接合を持
ち、コンタクト窓が小さい場合に対する電極の一
つとして、Al―Ti系の電極が考案され、使用さ
れて来た。Al―Ti系電極は、Si基板とのコンタ
クト抵抗が、集積回路に広く使用されているAl
電極や、化学量論理的組成もしくはそれに近い組
成の金属硅化物電極以下である。一般にTiなど
の高融点金属からなる電極では、基板の不純物濃
度が低下した場合でも、上記電極よりはるかに良
好なオーミツク性を維持することができる。しか
も400℃〜500℃でのシンター後も、Alの基板へ
の侵入による接合破壊が少ないと考えられてい
る。
化を目的として、MOS集積回路におけるソー
ス・ドレン、バイポーラ集積回路におけるエミツ
タに見られる様に、拡散層の接合を、0.3μm〜
0.1μmと浅く、またコンタクト窓の寸法も小さく
する傾向にある。従来、こうした浅い接合を持
ち、コンタクト窓が小さい場合に対する電極の一
つとして、Al―Ti系の電極が考案され、使用さ
れて来た。Al―Ti系電極は、Si基板とのコンタ
クト抵抗が、集積回路に広く使用されているAl
電極や、化学量論理的組成もしくはそれに近い組
成の金属硅化物電極以下である。一般にTiなど
の高融点金属からなる電極では、基板の不純物濃
度が低下した場合でも、上記電極よりはるかに良
好なオーミツク性を維持することができる。しか
も400℃〜500℃でのシンター後も、Alの基板へ
の侵入による接合破壊が少ないと考えられてい
る。
第１図は、Al―Ti系電極のシンター工程にお
いて、Al、Ti、基板Siが互いに反応する過程を
示す断面図である。第１図ａはAl―Ti系電極の
構造を示し、シリコン基板１の一部に浅い接合を
有する拡散層２を設け、SiO2膜３を選択除去し
てコンタクト窓４を開口し拡散層２の表面を露出
した後、Ti５及びAl６を順次蒸着した直後の状
態である。400℃〜500℃程度の温度範囲でシンタ
ーを行なつた時、Al、Ti、Si基板の反応の時間
的変化は以下の様に進む事が確かめられている。
すなわち、最初ｂに示す様にAl膜６とTi膜５と
が反応し、５及び６の界面から金属間化合物
TiAl3５′を生じる。通常の構造ではTiの膜厚よ
りAl膜厚の方が大きいので（例えばTi3000Å、
Al1μm）、Ti５はAl６との反応で最後には全部
TiAl3層５′に置き換わる(c)。
いて、Al、Ti、基板Siが互いに反応する過程を
示す断面図である。第１図ａはAl―Ti系電極の
構造を示し、シリコン基板１の一部に浅い接合を
有する拡散層２を設け、SiO2膜３を選択除去し
てコンタクト窓４を開口し拡散層２の表面を露出
した後、Ti５及びAl６を順次蒸着した直後の状
態である。400℃〜500℃程度の温度範囲でシンタ
ーを行なつた時、Al、Ti、Si基板の反応の時間
的変化は以下の様に進む事が確かめられている。
すなわち、最初ｂに示す様にAl膜６とTi膜５と
が反応し、５及び６の界面から金属間化合物
TiAl3５′を生じる。通常の構造ではTiの膜厚よ
りAl膜厚の方が大きいので（例えばTi3000Å、
Al1μm）、Ti５はAl６との反応で最後には全部
TiAl3層５′に置き換わる(c)。
TiAl3層５′の生成後、基板Si原子がコンタク
ト窓４から５′内に拡散し、Ti―Si―Al三元合金
５″を窓４を含む領域につくり、さらに長時間シ
ンターを行なうとSiは層５″を通りAl６内に取り
込まれるのである。一方Si基板１の拡散層２の領
域には、拡散したSiを補うためAl膜６又はTi―
Si―Al層５″から、Al原子のみが侵入し領域７を
形成する(d)。
ト窓４から５′内に拡散し、Ti―Si―Al三元合金
５″を窓４を含む領域につくり、さらに長時間シ
ンターを行なうとSiは層５″を通りAl６内に取り
込まれるのである。一方Si基板１の拡散層２の領
域には、拡散したSiを補うためAl膜６又はTi―
Si―Al層５″から、Al原子のみが侵入し領域７を
形成する(d)。
第１図からわかる様に、Al―Ti系電極では、
Al６と拡散層２の間にそう入されたTi層５が、
シンターによつてAlが直接基板に侵入し、拡散
層２の接合に達して破壊する事を防止する役目を
果たすバリヤー層となつており、そのために従来
より接合深さが浅い場合にも使用することができ
る。Al―Ti系電極を構成する各膜厚は配線抵抗
（Al：〜2.5×10-6Ω―cm、Ti：10-5Ω―cm以上）
と配線の微細加工性の制限から、例えばAl1μm、
Ti1000Å程度にするのが望ましい。さらに接合
深さ0.3μm〜0.1μmの拡散層に対してシンターに
よる接合破壊がないことも必要である。
Al６と拡散層２の間にそう入されたTi層５が、
シンターによつてAlが直接基板に侵入し、拡散
層２の接合に達して破壊する事を防止する役目を
果たすバリヤー層となつており、そのために従来
より接合深さが浅い場合にも使用することができ
る。Al―Ti系電極を構成する各膜厚は配線抵抗
（Al：〜2.5×10-6Ω―cm、Ti：10-5Ω―cm以上）
と配線の微細加工性の制限から、例えばAl1μm、
Ti1000Å程度にするのが望ましい。さらに接合
深さ0.3μm〜0.1μmの拡散層に対してシンターに
よる接合破壊がないことも必要である。
しかし上記の様な電極では、425℃、30分とい
うシンター条件でもAlはTi層を通過して拡散層
に侵入し、接合を破壊して接合リークを起こすこ
とがわかつた。これはTi膜厚がAl膜厚に比較し
て薄いために短時間でTi層がTiAl3に変わつた
後、基板のTiAl3層を容易に通過してAl中に溶解
し、逆にAl原子が基板に侵入するためである。
すなわちTi層のバリヤー効果が小さくなると考
えられる。
うシンター条件でもAlはTi層を通過して拡散層
に侵入し、接合を破壊して接合リークを起こすこ
とがわかつた。これはTi膜厚がAl膜厚に比較し
て薄いために短時間でTi層がTiAl3に変わつた
後、基板のTiAl3層を容易に通過してAl中に溶解
し、逆にAl原子が基板に侵入するためである。
すなわちTi層のバリヤー効果が小さくなると考
えられる。
そこで本発明者は、予めSiを数％混入した
Al／Si合金膜をTi上に用いたところ、Si原子の
Al中への拡散がほぼ防止でき、Alの基板への侵
入による接合破壊も大幅に減少できたが完全なも
のではなく、接合からの微小なリーク電流が見ら
れることがあつた。この電極を観察した結果、リ
ークの原因は次のように考えられることがわかつ
た。すなわち一般にSiを数％混入したAl／Si膜
は結晶粒径の大きい多結晶構造から成り、ほとん
どのSiは結晶粒界に析出した状態で存在して一様
に分布していない。このためAl／Si膜中にSi濃
度の小さい部分がある確率ででき、そこからAl
がTiを通過し、接合に達する。
Al／Si合金膜をTi上に用いたところ、Si原子の
Al中への拡散がほぼ防止でき、Alの基板への侵
入による接合破壊も大幅に減少できたが完全なも
のではなく、接合からの微小なリーク電流が見ら
れることがあつた。この電極を観察した結果、リ
ークの原因は次のように考えられることがわかつ
た。すなわち一般にSiを数％混入したAl／Si膜
は結晶粒径の大きい多結晶構造から成り、ほとん
どのSiは結晶粒界に析出した状態で存在して一様
に分布していない。このためAl／Si膜中にSi濃
度の小さい部分がある確率ででき、そこからAl
がTiを通過し、接合に達する。
このようにしてAl―Ti系電極は深さ0.3〜
0.1μmという極めて浅い接合に対する電極として
十分でなく、電極の形成に対する歩留りは高くな
い。この事実は半導体装置全体の歩留りを下げる
だけでなく長期にわたる信頼性に対しても問題に
なると考えられる。
0.1μmという極めて浅い接合に対する電極として
十分でなく、電極の形成に対する歩留りは高くな
い。この事実は半導体装置全体の歩留りを下げる
だけでなく長期にわたる信頼性に対しても問題に
なると考えられる。
本発明は、以上の様な従来の電極に存在した欠
点を除去すると共に、一方では従来のAl―Ti系
などの電極の特徴である低いコンタクト抵抗と極
めて良好なオーミツク特性を損わないような製造
方法を提供するものであり、以下に実施例を図面
と共に説明する。
点を除去すると共に、一方では従来のAl―Ti系
などの電極の特徴である低いコンタクト抵抗と極
めて良好なオーミツク特性を損わないような製造
方法を提供するものであり、以下に実施例を図面
と共に説明する。
実施例
第２図は本発明による電極製造方法の第１の実
施例を示す工程断面図である。工程ａは一導電型
を有するシリコン基板８に基板８と反対導電型を
有する浅い接合をもつ拡散層９を形成し、８上の
SiO2膜１０の一部にコンタクト窓１１を開口し
て拡散層２の表面を露出させたものである。この
コンタクト窓１１を被覆する様にシリコンとTi
の合金膜１２を約1000Åの厚さに被着する（工程
ｂ）。このTi―Si合金膜１２中のSi濃度の深さ方
向プロフアイルは、第３図に示すように膜の表面
（曲線１）または表面近傍（曲線２）でピークを
持ち、一方合金膜１２とシリコン基板の拡散層９
とのコンタクト界面ではSi濃度が極めて小さくほ
とんどTi成分だけになるようなものである。第
３図の様なSi分布をもつTi―Siを形成する方法
は、Ti、Si２源真空蒸着又はスパツタリング法
を用い、蒸着速度を個別に制御するか、または
TiをSiH4等Si化合物ガスを含むAr中でスパツタ
し、連続的にArに対する化合物ガス分圧を変動
させながら蒸着すれば可能である。
施例を示す工程断面図である。工程ａは一導電型
を有するシリコン基板８に基板８と反対導電型を
有する浅い接合をもつ拡散層９を形成し、８上の
SiO2膜１０の一部にコンタクト窓１１を開口し
て拡散層２の表面を露出させたものである。この
コンタクト窓１１を被覆する様にシリコンとTi
の合金膜１２を約1000Åの厚さに被着する（工程
ｂ）。このTi―Si合金膜１２中のSi濃度の深さ方
向プロフアイルは、第３図に示すように膜の表面
（曲線１）または表面近傍（曲線２）でピークを
持ち、一方合金膜１２とシリコン基板の拡散層９
とのコンタクト界面ではSi濃度が極めて小さくほ
とんどTi成分だけになるようなものである。第
３図の様なSi分布をもつTi―Siを形成する方法
は、Ti、Si２源真空蒸着又はスパツタリング法
を用い、蒸着速度を個別に制御するか、または
TiをSiH4等Si化合物ガスを含むAr中でスパツタ
し、連続的にArに対する化合物ガス分圧を変動
させながら蒸着すれば可能である。
次に膜１２上にAl、またはAl／Si等の合金膜
１３を1μmの厚さに被着した後（工程ｃ）、通常
のフオトエツチング技術により、膜１３をリン酸
系エツチング液で選択除去した後、膜１３をマス
クとし膜１２をフツ素系エツチング液又はCF4等
のプラズマエツチング法で順次除去して電極配線
パターンを形成する（工程ｄ）。最後に温度400℃
〜500℃の範囲で約30分間シンターし、層１２を
Ti―Si―Al合金層１２′に変換して工程を終了す
る（工程ｅ）。
１３を1μmの厚さに被着した後（工程ｃ）、通常
のフオトエツチング技術により、膜１３をリン酸
系エツチング液で選択除去した後、膜１３をマス
クとし膜１２をフツ素系エツチング液又はCF4等
のプラズマエツチング法で順次除去して電極配線
パターンを形成する（工程ｄ）。最後に温度400℃
〜500℃の範囲で約30分間シンターし、層１２を
Ti―Si―Al合金層１２′に変換して工程を終了す
る（工程ｅ）。
本実施例においては、膜１２の材料として第３
図に示すSi濃度プロフアイルを有するTi―Si合
金膜を用いた事が特徴である。第２図工程ｄで
は、AlまたはAl／Si等の合金膜１３の直下にTi
―Si合金膜１２が設けられており、しかも合金膜
１２中のSi高濃度領域が膜１３に接するかまたは
極めて近い位置にある。したがつて第２図工程ｅ
におけるシンターを行うと、Siが、従来のように
シリコン基板から膜１３に供給されるのではな
く、合金膜１２から速やかに供給され、膜１３中
に拡散し飽和する。そしてSiと入れ替わつて膜１
３のAlが膜１２の中へのみ拡散し、膜１２はTi
―Si―Al合金層１２′に変換される。このように
して拡散層９にAlが侵入し、接合破壊するのを
防止でき、接合からのリークをなくすことが可能
である。膜１３がAlである場合、決められたシ
ンター温度においてAl中に溶解するSi量は最大
2at％程度であるから、Ti―Si合金中のSiをAl中
の2at％以上に相当する量だけ十分に含ませてお
けばAl中にSiをTi―Si膜だけから与えることが
でき、基板のSiを消費しないですむのである。ま
た膜１３が数at％Siを含むAlの場合には、上記
以下のSi量を含むTi―Siでも接合リークを防止
するのに十分効果がある。一方、シリコン基板の
拡散層９とのコンタクト界面では、500℃以下で
シンターするからTiとSi基板が反応してTi硅化
物をつくるようなことはなく、従つてSi濃度が増
加することがないから、従来のAl―Ti系電極と
同一の良好なコンタクト特性を保つことができ
る。
図に示すSi濃度プロフアイルを有するTi―Si合
金膜を用いた事が特徴である。第２図工程ｄで
は、AlまたはAl／Si等の合金膜１３の直下にTi
―Si合金膜１２が設けられており、しかも合金膜
１２中のSi高濃度領域が膜１３に接するかまたは
極めて近い位置にある。したがつて第２図工程ｅ
におけるシンターを行うと、Siが、従来のように
シリコン基板から膜１３に供給されるのではな
く、合金膜１２から速やかに供給され、膜１３中
に拡散し飽和する。そしてSiと入れ替わつて膜１
３のAlが膜１２の中へのみ拡散し、膜１２はTi
―Si―Al合金層１２′に変換される。このように
して拡散層９にAlが侵入し、接合破壊するのを
防止でき、接合からのリークをなくすことが可能
である。膜１３がAlである場合、決められたシ
ンター温度においてAl中に溶解するSi量は最大
2at％程度であるから、Ti―Si合金中のSiをAl中
の2at％以上に相当する量だけ十分に含ませてお
けばAl中にSiをTi―Si膜だけから与えることが
でき、基板のSiを消費しないですむのである。ま
た膜１３が数at％Siを含むAlの場合には、上記
以下のSi量を含むTi―Siでも接合リークを防止
するのに十分効果がある。一方、シリコン基板の
拡散層９とのコンタクト界面では、500℃以下で
シンターするからTiとSi基板が反応してTi硅化
物をつくるようなことはなく、従つてSi濃度が増
加することがないから、従来のAl―Ti系電極と
同一の良好なコンタクト特性を保つことができ
る。
実施例
第４図は第２の実施例を示す断面図である。２
０はシリコン基板、２１は拡散層、２２はSiO2
膜、２４はTi膜、２５はpolySi膜であり、蒸着
法やCVD法で形成される。２６はAl又はAl合金
膜である。膜２６に直接polySi膜２５が接触して
いる構造のため、シンターの際膜２５がAl中へ
のSi供給源として作用し、Al中のSi濃度は膜２
５の膜厚がAl1μmに対しその２％の200Å以上あ
れば基板２１からSi供給なしに飽和することにな
る。また、拡散層９とのコンタクト面はTi膜２
４で接触しているからコンタクト特性はAl―Ti
系電極と同一である。
０はシリコン基板、２１は拡散層、２２はSiO2
膜、２４はTi膜、２５はpolySi膜であり、蒸着
法やCVD法で形成される。２６はAl又はAl合金
膜である。膜２６に直接polySi膜２５が接触して
いる構造のため、シンターの際膜２５がAl中へ
のSi供給源として作用し、Al中のSi濃度は膜２
５の膜厚がAl1μmに対しその２％の200Å以上あ
れば基板２１からSi供給なしに飽和することにな
る。また、拡散層９とのコンタクト面はTi膜２
４で接触しているからコンタクト特性はAl―Ti
系電極と同一である。
以上述べた様に本発明においては、Al又は
Al／Si等の合金膜とSi基板間に表面を含む近傍
に最大濃度のSiを含むTiまたはTi―polySi2層膜
をそう入した構造になつているので、シンターに
おいてAl又はAl／Si膜へのSi供給はこれらの膜
のみから速やかに行なわれることになり、Al原
子の侵入による接合リークは十分防止できるもの
である。また拡散層と電極はSiをほとんどあるい
は全く含まないTiを通じて接触しているのでコ
ンタクト抵抗も小さく良好なオーミツク特性を示
すという特徴も備えており、電極の形成歩留り、
及び信頼性向上にその効果を発揮するものであ
る。
Al／Si等の合金膜とSi基板間に表面を含む近傍
に最大濃度のSiを含むTiまたはTi―polySi2層膜
をそう入した構造になつているので、シンターに
おいてAl又はAl／Si膜へのSi供給はこれらの膜
のみから速やかに行なわれることになり、Al原
子の侵入による接合リークは十分防止できるもの
である。また拡散層と電極はSiをほとんどあるい
は全く含まないTiを通じて接触しているのでコ
ンタクト抵抗も小さく良好なオーミツク特性を示
すという特徴も備えており、電極の形成歩留り、
及び信頼性向上にその効果を発揮するものであ
る。
第１図ａ〜ｄはAl―Ti系電極をシンターした
時のAl、Ti基板Siの反応過程を示す図、第２図
ａ〜ｅ、第４図は、本発明による電極製造方法の
それぞれ第１、第２実施例を説明する断面図、第
３図はTi―Si膜中のSi原子濃度の深さ方向のプ
ロフアイルである。 ８，２０……シリコン基板、９，２１……拡散
層、１０，２２……SiO2膜、１１，２３……コ
ンタクト窓、１２……Siを含むTi膜、１３，２
６……Al又はAl合金膜、２４……Ti膜、２５…
…polySi膜。
時のAl、Ti基板Siの反応過程を示す図、第２図
ａ〜ｅ、第４図は、本発明による電極製造方法の
それぞれ第１、第２実施例を説明する断面図、第
３図はTi―Si膜中のSi原子濃度の深さ方向のプ
ロフアイルである。 ８，２０……シリコン基板、９，２１……拡散
層、１０，２２……SiO2膜、１１，２３……コ
ンタクト窓、１２……Siを含むTi膜、１３，２
６……Al又はAl合金膜、２４……Ti膜、２５…
…polySi膜。
Claims (1)
- 【特許請求の範囲】 １ シリコン基板上に形成された絶縁膜の一部に
開口部を設ける工程と、前記開口部を含む領域に
表面を含む近傍でシリコン濃度が最大となるTi
とシリコンの合金膜を被着する工程と、前記合金
膜上にAlを主成分とする金属膜を被着する工程
と、前記合金膜および金属膜を選択除去し、少な
くとも前記開口部の一部の領域に前記合金膜およ
び金属膜を残す工程と、500℃以下の温度で熱処
理する工程とを備えたことを特徴とする半導体装
置の製造方法。 ２ シリコン基板上に形成された絶縁膜の一部に
開口部を設ける工程と、前記開口部を含む領域に
Ti膜を被着する工程と、前記Ti膜上に多結晶シ
リコン膜を被着する工程と、前記多結晶シリコン
膜上にAlを主成分とする金属膜を被着する工程
と、前記金属膜、多結晶シリコン膜、Ti膜を選
択除去し、少なくとも前記開口部の一部の領域に
前記金属膜、多結晶シリコン膜、Ti膜を残す工
程と、500℃以下の温度で熱処理する工程とを備
えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11131780A JPS5735318A (en) | 1980-08-12 | 1980-08-12 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11131780A JPS5735318A (en) | 1980-08-12 | 1980-08-12 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5735318A JPS5735318A (en) | 1982-02-25 |
| JPH0126172B2 true JPH0126172B2 (ja) | 1989-05-22 |
Family
ID=14558148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11131780A Granted JPS5735318A (en) | 1980-08-12 | 1980-08-12 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5735318A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088368B2 (ja) * | 1985-06-07 | 1996-01-29 | 鐘淵化学工業株式会社 | 耐熱性薄膜光電変換素子の製法 |
| US4751198A (en) * | 1985-09-11 | 1988-06-14 | Texas Instruments Incorporated | Process for making contacts and interconnections using direct-reacted silicide |
| JPS62111421A (ja) * | 1985-11-09 | 1987-05-22 | Mitsubishi Electric Corp | 金属シリサイド膜組成比制御方法 |
| JPS62160745A (ja) * | 1986-01-09 | 1987-07-16 | Fuji Electric Co Ltd | 半導体装置 |
| JPS6439775A (en) * | 1987-08-06 | 1989-02-10 | Fuji Electric Co Ltd | Formation of electrode film of semiconductor device |
-
1980
- 1980-08-12 JP JP11131780A patent/JPS5735318A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5735318A (en) | 1982-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3704427B2 (ja) | 半導体装置の銅金属配線形成方法 | |
| KR100214036B1 (ko) | 알루미늄계 배선형성방법 | |
| US5278099A (en) | Method for manufacturing a semiconductor device having wiring electrodes | |
| JPH05190493A (ja) | 選択的に（１１１） 結晶配向を有するＴｉＮ バリヤー層の形成方法 | |
| JPH0235462B2 (ja) | ||
| JP3252397B2 (ja) | 配線形成方法 | |
| JPH0126172B2 (ja) | ||
| JP3270985B2 (ja) | 半導体装置の製造方法 | |
| JP2740722B2 (ja) | 半導体装置及びその製造方法 | |
| EP0209654B1 (en) | Semiconductor device having wiring electrodes | |
| JPH0361346B2 (ja) | ||
| JPH0296374A (ja) | 半導体装置およびその製造方法 | |
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JPH0212015B2 (ja) | ||
| JPH0329189B2 (ja) | ||
| JP2000183349A (ja) | シリコン製ｆｅｔの製造方法 | |
| JPH069213B2 (ja) | 半導体装置の製造方法 | |
| JPS6161544B2 (ja) | ||
| JPH061774B2 (ja) | 半導体装置 | |
| US5534453A (en) | Method of manufacturing titanium silicide containing semiconductors | |
| JP3095452B2 (ja) | 半導体素子の製造方法 | |
| JP3058956B2 (ja) | 半導体装置およびその製造方法 | |
| JP2857170B2 (ja) | 半導体装置の製造方法 | |
| JP3222501B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6262468B2 (ja) |