JPH0296374A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0296374A
JPH0296374A JP24919288A JP24919288A JPH0296374A JP H0296374 A JPH0296374 A JP H0296374A JP 24919288 A JP24919288 A JP 24919288A JP 24919288 A JP24919288 A JP 24919288A JP H0296374 A JPH0296374 A JP H0296374A
Authority
JP
Japan
Prior art keywords
silicide
melting point
film
heat treatment
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24919288A
Other languages
English (en)
Other versions
JP2841386B2 (ja
Inventor
Shinichi Ogawa
真一 小川
Takehito Yoshida
岳人 吉田
Seiji Okuda
誠司 奥田
Takashi Kanzaki
隆 神前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63249192A priority Critical patent/JP2841386B2/ja
Publication of JPH0296374A publication Critical patent/JPH0296374A/ja
Application granted granted Critical
Publication of JP2841386B2 publication Critical patent/JP2841386B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置に関し、特にシリサイド化接合、シ
リサイド層を有した電極、配線部に用いる金属硅化物の
構造、及びその製造方法に関するものである。
従来の技術 半導体集積回路の高密度化にともなって構成要素である
MOSトランジスタも縮小化されるが、かかる装置にお
いては深さ方向の縮小化も実施しなくては正常なトラン
ジスタ動作を維持することはできない。また、横方向の
縮小化にともない平坦化を容易にする為に配線の厚さも
薄くする必要がある。
以上の問題を解決する為、最近注目されているがシリコ
ン基板、多結晶シリコン層における効濃度不純物拡散層
より低抵抗な高融点金属シリサイド層を用いて接合、電
極を形成する方法である。
例えば、MOSトランジスタのソース、ドレイン領域に
自己整合的にシリサイド化接合層を形成する従来の技術
(シリサイド化接合法)としては、アイ、イー、イー、
イー、トランザクション オブエレクトロンデバイスイ
ズED−31(1984年)1329頁から1334頁
(I E3Trans、E l e c t ron(
Dev i c e s。
ED−31(1984)pp1329〜1334)に示
されている。
第4図に従来のシリサイド化接合部の構造の概略を説明
する。第4図に示すようにシリコン基板51に自己整合
的に形成されたチタンシリサイド層52が、絶縁膜53
の選択的開口部34を介して、導体配線55と高濃度不
純物拡散層(n 又はp+層)56との間に位置したシ
リサイド化接合構造となっている。
以上の従来のシリサイド化接合構造においてはチタンシ
リサイド層52の存在により、高濃度不純物拡散層56
の面抵抗の低抵抗化が実現されている。
発明が解決しようとする課題 しかしながら、現在のところ自己整合的チタンシリサイ
ド膜形成時に、イオン注入による界面ミキシングを行う
ことにより膜厚の均一な良好な膜質から得られても、後
の比較的高温・長時間の熱処理(900℃以上、30分
間以上)の際にチタンシリサイドが凝集することによっ
て表面荒れや亀裂が生じ、シリサイドの亀裂部ではシリ
コン基板が露出するという問題があった。この様子を第
5図を用いて説明する。第6図(a)に示すようにシリ
コン基板61上に形成されたチタンシリサイド層は9o
ov、30分間の熱処理を施されることにより凝集し、
第6図(b)に示すように島状シリサイド層63に変形
し、島状シリサイド層63の間に高抵抗層のシリコン基
板61が露出した状態となる。この高温熱処理は集積回
路プロセスではチタンシリサイド膜形成後に、例えば注
入不純物の活性化や層間絶縁膜の平坦化リフローの為の
熱処理で必要である。このような問題点については実験
結果としてジャーナル オブ アプライドフィジクス(
1986年)243頁から245頁(J AF (19
86)pp243〜245)にも示されている。この問
題点は形状の劣化のみならず、電気的にはシート抵抗の
増大、接合リークの増大を引き起こし、シリサイド化接
合の有効性を失うこととなる。
本発明はかかる点に鑑み、シリサイド接合形成後の熱処
理によっても、シリサイド層の表面荒れ、亀裂が生じず
電気特性の劣化のない高耐熱性シリサイド層を形成する
ことを目的としている。
課題を解決するための手段 本発明は金属元素との化合物の融点が、当該金属元素の
硅化物の融点よりも高い元素を不純物として含有せしめ
た当該金属の硅化物薄膜及びこれを有した半導体装置で
ある。
作   用 本発明は熱処理によりシリサイド膜が多結晶膜として成
長する際に、膜中に含有させた不純物、例えば炭素や窒
素が、例えば金属炭化物や金属窒化物となって膜内の結
晶粒界に析出し、これら析出物がシリサイド膜の二次成
長(結晶粒の合体化)を抑制することにより、シリサイ
ド化の表面荒れや亀裂を防止することができる。
実施例 第1図は本発明の一実施例におけるチタンシリサイド膜
の構造の概略図を示す。
第1図(a)は本シリサイド膜の断面概略図、同図(b
)は第1図(a)の 部10の拡大図である。まず第1
図(a)を用いて説明する。シリコン基板11上に形成
されたシリサイド膜12はシリサイドの多結晶粒13と
、粒界14に存在するシリサイド膜12の融点よりも高
い融点を有した不純物から成る。
次に、粒界14に存在する不純物について、第1図(b
)を用いて説明する。シリサイドの多結晶粒13の間の
粒界14には炭素15.窒化チタン16、炭化チタン1
7が混在して析出層を形成している。
次にこのチタンシリサイド層12の形成方法を第2図を
用いて説明する。ここでは−例としてシリサイド化反応
法による形成方法について説明する。第2図(a)に示
すようにシリコン基板21上に炭素、あるいは窒素を含
んだ雰囲気中で炭素あるいは窒素を含んだチタン薄膜2
2を形成する。この炭素あるいは窒素を含んだチタン薄
膜22は炭素あるいは窒素を微量に含んだ雰囲気中での
チタン薄膜のスパッタ堆積法により容易に形成できる。
例えばチタンターゲットを有したスパッタ装タンガスを
導入したスパッタ条件では0.1%の炭素を含んだチタ
ン薄膜を形成できる。又、同様ガスを導入したスパッタ
条件では0,05%の窒素を含んだチタン薄膜を形成で
きる。以上のような手法で微量の炭素あるいは窒素を含
んだチタン薄膜22を形成した後、シリサイド化温度以
上、すなわち600℃以上で例えば窒素ガス中で熱処理
を1分間〜60分間行うと第2図(b)に示すようにシ
リコン基板21上に微量の炭素あるいは窒素が、結晶粒
界23に炭素、あるいは炭化チタンあるいは窒化チタン
が析出したチタンシリサイド層24が形成できる。
本方法により形成されたチタンシリサイド膜を不活性ガ
ス中で900℃、60分間熱処理を行っても第2図(C
)に示すようにチタンシリサイド層24の2次成長く結
晶粒24aの合体)は結晶粒界23に析出した炭素、窒
化チタン2炭化チタンなどの析出層(第1図(b)参照
)によって抑制され、シリサイド層24の変形は起こら
ず表面もフォロジーも平滑であった。この2次成長の抑
制は粒界23に析出した層の融点が高い為(窒化チタン
2930℃、炭化チタン3140℃、炭素3510℃)
チタンシリサイド層24の2次成長が起こる900℃程
度の熱処理においても、前記各層は2次成長を起こさず
安定であることによる。一般に2次成長が起こる温度は
融点の〜0.6倍であると言われている。
次に実際のデータに関して、本発明の詳細な説明する。
実用的な半導体プロセスに用いる熱処理温度よりも高温
である1100℃までの温度で、窒素を含まないチタン
と窒素を0.05%含んだチタンをシリコン基板上に厚
さ35nm形成した試料をアルゴンガス雰囲気中で熱処
理し、シート抵抗を測定した結果を表1に示す。
表   1 の間にチタンはシリコン基板と固相反応しチタンシリサ
イドとなり抵抗値が低くなっている。また、1100℃
2秒熱処理までは両者にシート抵抗値の差は見られない
が、1100℃20秒熱処理後では、窒素を含有した試
料ではシート抵抗は2.5Ω/口と1100℃2秒まで
の熱処理後と大差は見られないが、窒素を含有しない試
料では1100℃20秒熱処理後62Ω/口となり30
倍以上の高シート抵抗となった。このシート抵抗の相違
はチタンシリサイド膜の表面モフォロジーの相違に起因
している。1100℃20秒熱処理後の両試料の平面T
EM特性図を第3図に示す。
第3図(a)は窒素を含有しない試料、第3図(b)は
窒素を含有した試料に対応しており、(a)ではチタン
シリサイド(T i S i2)が凝集し島状シリサイ
ド層(図中、黒い部分)となりシリコン基板(図中、白
い部分)が露出している。一方、(b)では(a)のよ
うな凝集及びシリコン基板の露出は見られず全面がチタ
ンシリサイド(T i S i2)でおおわれ、表面モ
フォロジーも平滑であるという結果を得ている。
なお、本構造の実施例では金属の硅化物をチタンシリサ
イドとしたが、他の材料、例えばタングステンシリサイ
ド、コバルトシリサイド、ニッケルシリサイドなどの場
合でも全く同様である。
また、不純物の含有量としては形成されたシリサイド膜
の抵抗値を低く、安定化させる為に過度の含有ま不適で
あり、10−3%がら1o%までは適切な量であった。
シリサイド膜の下地基板はシリコン材料を用いて説明し
たが、シリコン酸化膜やシリコン窓化膜など他の材料で
も良い。更に、この高耐熱性シリサイド膜をMOSトラ
ンジスタにおけるゲート電極、シリサイド化接合層の構
成要素として用いたところ、900℃30分間の熱処理
後も良好な電気特性、例えば前者ではゲート酸化膜耐圧
9MV/c11以上、後者では接合リーク電流0.5n
A/cdにl下の値を得た。
本構造の製造方法としては、前記実施例においてスパッ
タ法による製膜を示したが、CVD法において金属ある
いは金属シリサイドを形成する為高融点の析出層を形成
することにより、シリサイド層の高温熱処理中の結晶粒
の2次成長を抑制することが可能であり、したがってシ
リサイド層形成後の高温熱処理に伴うシリサイド層の形
状の劣化を防ぎ、電気特性の優れた電極形成が可能であ
り、その実用的効果は大きい。
【図面の簡単な説明】
第1図(a) 、 (b)は本発明の一実施例における
シリ窒素ガスを混入することにより、形成された膜中の
炭素や窒素の含有量を10−3%から10%に制御する
ことは容易である。 また、シリサイド膜の形成方法として前記実施例におい
ては金属とシリコンとのシリサイド化反応を利用したが
、堆偕時に直接、シリサイド膜を形成しても同様な結果
が得られることは言うまでもない。 発明の詳細 な説明したように、本発明によれば、粒界に秒熱処理後
のチタンシリサイド膜の平面TEM特子を示した概念構
造図である。 11・・・・・・シリコン基板、12・・・・・・シリ
サイド層、13・・・・・・多結晶粒、14・・・・・
・粒界、15・・・・・・炭素、16・・・・・・窒化
チタン、17・・・・・・炭化チタン。 代理人の氏名 弁理士 粟野重孝 ほか1名第2図 1図 第 図 第 図

Claims (2)

    【特許請求の範囲】
  1. (1)金属元素との化合物の融点が、前記金属元素の硅
    化物の融点よりも高い元素を不純物として含有する前記
    金属の硅化物薄膜よりなる電極又は配線を有することを
    特徴とする半導体装置。
  2. (2)金属及び金属硅化物薄膜を形成する雰囲気に、前
    記金属元素との化合物の融点が、前記金属元素の硅化物
    の融点よりも高い元素を含ませ、半導体基板上に前記金
    属及び金属硅化物薄膜を形成することを特徴とする半導
    体装置の製造方法。
JP63249192A 1988-10-03 1988-10-03 半導体装置およびその製造方法 Expired - Fee Related JP2841386B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63249192A JP2841386B2 (ja) 1988-10-03 1988-10-03 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63249192A JP2841386B2 (ja) 1988-10-03 1988-10-03 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0296374A true JPH0296374A (ja) 1990-04-09
JP2841386B2 JP2841386B2 (ja) 1998-12-24

Family

ID=17189269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63249192A Expired - Fee Related JP2841386B2 (ja) 1988-10-03 1988-10-03 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2841386B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04226023A (ja) * 1990-04-16 1992-08-14 Applied Materials Inc 半導体ウエハにケイ化チタンを形成するための低窒素圧製造方法
JPH04226025A (ja) * 1990-04-16 1992-08-14 Applied Materials Inc シリコン半導体ウエーハ上にケイ化チタンの導電層を形成する方法
US5237495A (en) * 1990-05-23 1993-08-17 Fujitsu Limited Production/purchase management processing system and method
JPH06244137A (ja) * 1993-02-17 1994-09-02 Nec Corp 半導体装置およびその製造方法
US5789318A (en) * 1996-02-23 1998-08-04 Varian Associates, Inc. Use of titanium hydride in integrated circuit fabrication
US6528879B2 (en) * 2000-09-20 2003-03-04 Sanyo Electric Co., Ltd. Semiconductor device and semiconductor module
US7173336B2 (en) 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
JP2013183050A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2014187300A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 金属シリサイド層の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58125824A (ja) * 1982-01-22 1983-07-27 Toshiba Corp 金属シリサイド膜の形成方法
JPS63204743A (ja) * 1987-02-20 1988-08-24 Fujitsu Ltd 半導体装置の製造方法
JPS63227019A (ja) * 1987-03-17 1988-09-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58125824A (ja) * 1982-01-22 1983-07-27 Toshiba Corp 金属シリサイド膜の形成方法
JPS63204743A (ja) * 1987-02-20 1988-08-24 Fujitsu Ltd 半導体装置の製造方法
JPS63227019A (ja) * 1987-03-17 1988-09-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04226023A (ja) * 1990-04-16 1992-08-14 Applied Materials Inc 半導体ウエハにケイ化チタンを形成するための低窒素圧製造方法
JPH04226025A (ja) * 1990-04-16 1992-08-14 Applied Materials Inc シリコン半導体ウエーハ上にケイ化チタンの導電層を形成する方法
US5237495A (en) * 1990-05-23 1993-08-17 Fujitsu Limited Production/purchase management processing system and method
JPH06244137A (ja) * 1993-02-17 1994-09-02 Nec Corp 半導体装置およびその製造方法
US5789318A (en) * 1996-02-23 1998-08-04 Varian Associates, Inc. Use of titanium hydride in integrated circuit fabrication
US7173336B2 (en) 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
US7276793B2 (en) 2000-01-31 2007-10-02 Sanyo Electric Co., Ltd. Semiconductor device and semiconductor module
US6528879B2 (en) * 2000-09-20 2003-03-04 Sanyo Electric Co., Ltd. Semiconductor device and semiconductor module
JP2013183050A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2014187300A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 金属シリサイド層の製造方法

Also Published As

Publication number Publication date
JP2841386B2 (ja) 1998-12-24

Similar Documents

Publication Publication Date Title
JPH0523055B2 (ja)
JPH06302542A (ja) 半導体装置の低抵抗接触構造およびその形成方法
JPH0296374A (ja) 半導体装置およびその製造方法
US5801086A (en) Process for formation of contact conductive layer in a semiconductor device
JPH0361346B2 (ja)
JP3023189B2 (ja) 半導体装置の製造方法
JPH03292729A (ja) スパッタリングターゲットおよび半導体装置の製造方法
JP4730993B2 (ja) 半導体素子の電導性ライン形成方法
JPH0329189B2 (ja)
JPH0864801A (ja) 炭化けい素半導体素子およびその製造方法
JPH01160010A (ja) 半導体装置の製造方法
JPH0126172B2 (ja)
JPS59177926A (ja) 半導体装置の製造方法
JPH0529255A (ja) 半導体装置及びその製造方法
JPS5950214B2 (ja) 半導体装置の製造方法
JP2874642B2 (ja) 半導体装置の製造方法
JP3185396B2 (ja) 半導体装置の製造方法
JPH0795539B2 (ja) 集積回路およびその製法
JPH11297988A (ja) 金属シリサイドのスパイキング効果を防止するゲート電極製造方法
JPS5898968A (ja) 半導体装置
JP2944125B2 (ja) 半導体装置
JPS6241429B2 (ja)
JP3017810B2 (ja) 半導体装置の製造方法
JPS63116A (ja) 半導体装置の製造方法
JPS5935475A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees