JPH0361346B2 - - Google Patents
Info
- Publication number
- JPH0361346B2 JPH0361346B2 JP56184800A JP18480081A JPH0361346B2 JP H0361346 B2 JPH0361346 B2 JP H0361346B2 JP 56184800 A JP56184800 A JP 56184800A JP 18480081 A JP18480081 A JP 18480081A JP H0361346 B2 JPH0361346 B2 JP H0361346B2
- Authority
- JP
- Japan
- Prior art keywords
- wti
- wiring
- film
- alloy
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010931 gold Substances 0.000 claims description 30
- 229910045601 alloy Inorganic materials 0.000 claims description 25
- 239000000956 alloy Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 25
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 18
- 229910052737 gold Inorganic materials 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 13
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 229910021529 ammonia Inorganic materials 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 11
- 230000006866 deterioration Effects 0.000 description 8
- 238000005121 nitriding Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000005324 grain boundary diffusion Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は数種類の金属膜からなる多層構造の電
極または配線に関し、特にマイクロ波用シヨツト
キ障壁ゲート型電界効果トランジスタの半導体上
に設けられるゲート電極、または集積回路部品な
どに用いられる絶縁体上の配線などに適した多層
膜からなる電極および配線の製造方法に関する。
各種半導体装置における電極および配線の形成は
極めて重要である。
極または配線に関し、特にマイクロ波用シヨツト
キ障壁ゲート型電界効果トランジスタの半導体上
に設けられるゲート電極、または集積回路部品な
どに用いられる絶縁体上の配線などに適した多層
膜からなる電極および配線の製造方法に関する。
各種半導体装置における電極および配線の形成は
極めて重要である。
以下、説明を簡単化するために半導体材料とし
てGaAsを用いたシヨツトキ障壁ゲート型電界効
果トランジスタ（以下単にFETと呼ぶ）の場合
について説明する。
てGaAsを用いたシヨツトキ障壁ゲート型電界効
果トランジスタ（以下単にFETと呼ぶ）の場合
について説明する。
通常GaAsを用いたFETは、高抵抗半導体基板
上に形成されたｎ型半導体層の表面にオーミツク
接触するソース電極およびドレイン電極とシヨツ
トキ接触するゲート電極とからなり、ゲート電極
により、ソース及びドレイン電極間のチヤンネル
層のコンダクタンスを変化させるものである。
上に形成されたｎ型半導体層の表面にオーミツク
接触するソース電極およびドレイン電極とシヨツ
トキ接触するゲート電極とからなり、ゲート電極
により、ソース及びドレイン電極間のチヤンネル
層のコンダクタンスを変化させるものである。
このようなFETのゲート電極は高出力、低雑
音化のためには、ゲート配線抵抗が小さくてシヨ
ツトキ逆方向のリーク電流が小さく、且つ耐圧が
大きいことが望ましい。
音化のためには、ゲート配線抵抗が小さくてシヨ
ツトキ逆方向のリーク電流が小さく、且つ耐圧が
大きいことが望ましい。
従来、このようなシヨツトキ金属としてタング
ステンとチタンからなる合金（WTi）などが用
いられていた。
ステンとチタンからなる合金（WTi）などが用
いられていた。
例えば、従来のFETの構造を第１図を用いて
説明すると、GaAs半導体基板１にホトレジスト
を用いてリフトオフ方法またはエツチング方法に
より例えば、WTi合金膜２を1000Åさらに金
（Au）３を3000Åから5000Å設けて、Au／WTi
の二層膜からなるゲート電極が設けられ、再び、
ホトレジストを用いて前記同様の方法により、オ
ーミツク接触されたソース電極４およびドレイン
電極５を設けてFETが得られた。
説明すると、GaAs半導体基板１にホトレジスト
を用いてリフトオフ方法またはエツチング方法に
より例えば、WTi合金膜２を1000Åさらに金
（Au）３を3000Åから5000Å設けて、Au／WTi
の二層膜からなるゲート電極が設けられ、再び、
ホトレジストを用いて前記同様の方法により、オ
ーミツク接触されたソース電極４およびドレイン
電極５を設けてFETが得られた。
しかし、WTi合金は、(1)比抵抗が大きいため
に実用上は、さらに金膜を設けて、ゲート配線抵
抗を小さくしている。しかし、このために(2)高温
処理すると、金がWTi合金膜と反応し、さらに
GaAs基板に拡散してシヨツトキ耐圧が劣化し
て、ゲート電極の機能を失うことなどの問題があ
つた。
に実用上は、さらに金膜を設けて、ゲート配線抵
抗を小さくしている。しかし、このために(2)高温
処理すると、金がWTi合金膜と反応し、さらに
GaAs基板に拡散してシヨツトキ耐圧が劣化し
て、ゲート電極の機能を失うことなどの問題があ
つた。
例えば、我々の一実験例を示すと、GaAs基板
（電子濃度１×1017cm-3）上に金を3000Å設けた
場合、WTi合金を1000Åその上にさらに金を
3000Å設けた二層膜構造の場合、WTi合金だけ
を1000Å設けた場合について、アルゴン雰囲気中
で熱処理（10分）すると、シヨツトキ逆方向電流
が5μAにおける耐圧の変化率を調べた結果、金だ
けの場合は300℃で70％、400℃では99％減少し、
WTi合金上に金が設けられた場合は、700℃〜
750℃で98％減少して、ほぼ完全に劣化してゲー
ト電極の機能は全く失なつてしまう。一方、
WTi合金だけの場合は800℃でも劣化しない。こ
のことは金がGaAs基板と反応しているためと推
定される。
（電子濃度１×1017cm-3）上に金を3000Å設けた
場合、WTi合金を1000Åその上にさらに金を
3000Å設けた二層膜構造の場合、WTi合金だけ
を1000Å設けた場合について、アルゴン雰囲気中
で熱処理（10分）すると、シヨツトキ逆方向電流
が5μAにおける耐圧の変化率を調べた結果、金だ
けの場合は300℃で70％、400℃では99％減少し、
WTi合金上に金が設けられた場合は、700℃〜
750℃で98％減少して、ほぼ完全に劣化してゲー
ト電極の機能は全く失なつてしまう。一方、
WTi合金だけの場合は800℃でも劣化しない。こ
のことは金がGaAs基板と反応しているためと推
定される。
以上述べたように、高温になるとAuの反応に
よるゲート電極および配線の劣化が発生する。こ
のため、Au下層に窒素ガスを添付した雰囲気中
での反応性スパツタにより窒化層を堆積するが、
あるいは窒素を含むRFプラズマ中に曝してAu下
層に設けられた金属層を窒化する方法が知られて
いる。即ち、結晶粒界を窒化物で埋めてAuの粒
界拡散を防止する方法である。
よるゲート電極および配線の劣化が発生する。こ
のため、Au下層に窒素ガスを添付した雰囲気中
での反応性スパツタにより窒化層を堆積するが、
あるいは窒素を含むRFプラズマ中に曝してAu下
層に設けられた金属層を窒化する方法が知られて
いる。即ち、結晶粒界を窒化物で埋めてAuの粒
界拡散を防止する方法である。
しかしながら、これらの従来方法で形成した
WTiの窒化層は膜質が悪く700〜950℃の高温に
おけるAuの拡散や下地との反応を防止すること
は難しい。
WTiの窒化層は膜質が悪く700〜950℃の高温に
おけるAuの拡散や下地との反応を防止すること
は難しい。
さらにプラズマ窒化法の場合では、試料がプラ
ズマに曝されることにより、いわゆる照射損傷と
呼ばれる特性の劣化が生じる。
ズマに曝されることにより、いわゆる照射損傷と
呼ばれる特性の劣化が生じる。
次に基板が絶縁体の場合について述べる。
例えば集積回路部品などは、通常絶縁物として
SiO2とかSi3N4などが用いられ、この絶縁体上に
密着して多数の配線が設けられている。又は、こ
れらの絶縁物を用いずに配線の両極が接続された
以外は、空間の場合もある。しかし、これらのい
ずれの方法にしても、配線は低抵抗で耐熱性に優
れた配線が望まれる。現在、その多くはアルミニ
ウム（Al）が用いられているが、Alは良導体で
加工性に優れた長所がある反面、耐熱性に弱い欠
点があり、このことは配線を接続する工程のボン
デング、素子のマウントおよびパツケージに封入
などの加熱工程に不利であり、さらにこれからの
集積回路部品の製造法に多用されようとしている
イオン注入法などは、700℃から950℃の高温処理
を有する工程がある。このような高温処理を経る
と、Alは無論のこと前記金／WTiの場合でも絶
縁体上の配線金属は反応して密着性の劣化による
変形や剥離、断線などの異常や配線抵抗の変動な
どの問題が発生する。そして集積回路部品の場
合、同一基体上に多種の機能素子が組み込まれ、
それぞれが配線によつて連結されている。
SiO2とかSi3N4などが用いられ、この絶縁体上に
密着して多数の配線が設けられている。又は、こ
れらの絶縁物を用いずに配線の両極が接続された
以外は、空間の場合もある。しかし、これらのい
ずれの方法にしても、配線は低抵抗で耐熱性に優
れた配線が望まれる。現在、その多くはアルミニ
ウム（Al）が用いられているが、Alは良導体で
加工性に優れた長所がある反面、耐熱性に弱い欠
点があり、このことは配線を接続する工程のボン
デング、素子のマウントおよびパツケージに封入
などの加熱工程に不利であり、さらにこれからの
集積回路部品の製造法に多用されようとしている
イオン注入法などは、700℃から950℃の高温処理
を有する工程がある。このような高温処理を経る
と、Alは無論のこと前記金／WTiの場合でも絶
縁体上の配線金属は反応して密着性の劣化による
変形や剥離、断線などの異常や配線抵抗の変動な
どの問題が発生する。そして集積回路部品の場
合、同一基体上に多種の機能素子が組み込まれ、
それぞれが配線によつて連結されている。
したがつて、前記したゲート電極物質と他の素
子との連結に用いられる配線は同一物質であれば
集積回路部品の製造上、またコスト的にみて工業
上極めて有利である。
子との連結に用いられる配線は同一物質であれば
集積回路部品の製造上、またコスト的にみて工業
上極めて有利である。
またGaAs基板上に通常行なわれるスパツタ法
によりWTi層を設ける方法では、一般にスパツ
タ法による膜は粒径の小さい柱状結晶となる性質
がある。従つて、上層に設けられたAuは、WTi
層の粒界を柱状方向に反応拡散し基板に到達して
特性劣化をもたらす。AuとWTiとの反応を抑え
るためWTi上にスパツタによるWTiN層を形成
しても、粒径即ち粒界構造は変わらないし、また
スパツタによるWTiN膜は堆積膜のため、WTi
同様の粒界構造のため粒界拡散を抑制しきれない
上、ピンホール等の欠陥を内包し、ここからAu
が反応拡散する問題もある。
によりWTi層を設ける方法では、一般にスパツ
タ法による膜は粒径の小さい柱状結晶となる性質
がある。従つて、上層に設けられたAuは、WTi
層の粒界を柱状方向に反応拡散し基板に到達して
特性劣化をもたらす。AuとWTiとの反応を抑え
るためWTi上にスパツタによるWTiN層を形成
しても、粒径即ち粒界構造は変わらないし、また
スパツタによるWTiN膜は堆積膜のため、WTi
同様の粒界構造のため粒界拡散を抑制しきれない
上、ピンホール等の欠陥を内包し、ここからAu
が反応拡散する問題もある。
一方WTi膜をプラズマ中に曝してWTiN化す
る方法では、窒化ガス種の濃度が低いため、厚い
窒化膜を形成し難い。厚い窒化膜を形成するため
には、基板に高いバイアス電圧を印加し、窒化ガ
ス種イオンを基板に電気的に引きつける必要があ
る。しかし、高バイアス電圧を印加すると、加速
されたイオン衝撃による特性の劣化（照射損傷）
が生じる上、不純物イオンの膜中への注入も生じ
る。さらに、真空やプラズマを使用する方法は、
生産性が低いという欠点もある。
る方法では、窒化ガス種の濃度が低いため、厚い
窒化膜を形成し難い。厚い窒化膜を形成するため
には、基板に高いバイアス電圧を印加し、窒化ガ
ス種イオンを基板に電気的に引きつける必要があ
る。しかし、高バイアス電圧を印加すると、加速
されたイオン衝撃による特性の劣化（照射損傷）
が生じる上、不純物イオンの膜中への注入も生じ
る。さらに、真空やプラズマを使用する方法は、
生産性が低いという欠点もある。
これらの従来の方法による電極は700℃以上で
の熱処理でシヨツトキ特性が劣化するという問題
もあつた。
の熱処理でシヨツトキ特性が劣化するという問題
もあつた。
本発明の目的は前記したような欠点を改善した
低抵抗で耐熱性の優れた多層膜からなる電極およ
び配線の製造方法を提供することにある。
低抵抗で耐熱性の優れた多層膜からなる電極およ
び配線の製造方法を提供することにある。
本発明によれば、本方法は半導体または絶縁体
などの基板上に多層膜からなるゲート電極および
配線の形成方法において基板上にタングステンと
チタンからなる合金WTi膜をスパツタ法で被着
し該合金膜表面をアンモニア（NH4）ガスと窒
化（N2）ガスの混合気流中で400℃から900℃の
所定の温度で熱処理して薄い窒化層を形成し、該
窒化層上に金（Au）を設けることを特徴とする
電極および配線の製造方法が得られる。
などの基板上に多層膜からなるゲート電極および
配線の形成方法において基板上にタングステンと
チタンからなる合金WTi膜をスパツタ法で被着
し該合金膜表面をアンモニア（NH4）ガスと窒
化（N2）ガスの混合気流中で400℃から900℃の
所定の温度で熱処理して薄い窒化層を形成し、該
窒化層上に金（Au）を設けることを特徴とする
電極および配線の製造方法が得られる。
本発明のWTi層を設けたのち、高温のアンモ
ニアと窒素ガス雰囲気中でWTiを窒化し、
WTiNを形成する方法では、粒界に沿つて柱状
方向に深く窒化できる。また高温且つ窒化ガス種
の濃度が高いため、WTiNの粒径が成長し、ピ
ツトなどの欠陥や粒界の減少により緻密でバリヤ
性の高い良質の厚い膜が得られる。さらに本発明
の方法では大気圧中の加熱炉を用いるだけである
ので、照射損傷も発生しない上、高い生産性を確
保できる。しかも700℃以上の高温処理、例えば
イオン注入後の熱処理等、にも十分耐えられ、シ
ヨツトキ特性の劣化のない電極、配線構造が得ら
れる。
ニアと窒素ガス雰囲気中でWTiを窒化し、
WTiNを形成する方法では、粒界に沿つて柱状
方向に深く窒化できる。また高温且つ窒化ガス種
の濃度が高いため、WTiNの粒径が成長し、ピ
ツトなどの欠陥や粒界の減少により緻密でバリヤ
性の高い良質の厚い膜が得られる。さらに本発明
の方法では大気圧中の加熱炉を用いるだけである
ので、照射損傷も発生しない上、高い生産性を確
保できる。しかも700℃以上の高温処理、例えば
イオン注入後の熱処理等、にも十分耐えられ、シ
ヨツトキ特性の劣化のない電極、配線構造が得ら
れる。
以下本発明について第２図および第３図を用い
て説明する。
て説明する。
第２図は本発明によるGaAsFETの多層膜から
なるゲート電極の製造方法を説明するため、素子
断面を模式的に示したものである。
なるゲート電極の製造方法を説明するため、素子
断面を模式的に示したものである。
本発明方法は第２図ａに示すように電子濃度が
１×1017cm-3のGaAs半導体１０上にスパツタ法
でタングステンとチタンからなる合金WTi（チタ
ン10重量パーセント）２０をアルゴンガス雰囲気
４×10-3Torrで1500Å被着し、次にアンモニア
（NH4）ガスを窒素ガスで希釈した気流中で500
℃10分間熱処理してWTi合金表面を窒化して
WTi合金の窒化層３０を形成する。この窒化層
の形成されている深さは、500℃、10分で約100Å
であるが、生成膜厚はアンモニアと窒素との混合
比にもよるが、温度が高い程、また、その時間が
長い程深く窒化される。次に、真空蒸着法により
金４０を5000Å被着して、金／WTi合金の窒化
層／WTi合金からなる多層膜を形成する。次に
所定のホトレジストによるマスクを設けてドライ
エツチング法により不用な金、WTi合金の窒化
層、WTi合金を順次エツチング除去したのち、
マスクを除去してWTi合金２１、WTi合金の窒
化層３１、および金４１によるゲート電極が設け
られる。そして、更にソース電極５１とドレイン
電極６１を設けてGaAsFETが得られる（第２図
ｂ）。
１×1017cm-3のGaAs半導体１０上にスパツタ法
でタングステンとチタンからなる合金WTi（チタ
ン10重量パーセント）２０をアルゴンガス雰囲気
４×10-3Torrで1500Å被着し、次にアンモニア
（NH4）ガスを窒素ガスで希釈した気流中で500
℃10分間熱処理してWTi合金表面を窒化して
WTi合金の窒化層３０を形成する。この窒化層
の形成されている深さは、500℃、10分で約100Å
であるが、生成膜厚はアンモニアと窒素との混合
比にもよるが、温度が高い程、また、その時間が
長い程深く窒化される。次に、真空蒸着法により
金４０を5000Å被着して、金／WTi合金の窒化
層／WTi合金からなる多層膜を形成する。次に
所定のホトレジストによるマスクを設けてドライ
エツチング法により不用な金、WTi合金の窒化
層、WTi合金を順次エツチング除去したのち、
マスクを除去してWTi合金２１、WTi合金の窒
化層３１、および金４１によるゲート電極が設け
られる。そして、更にソース電極５１とドレイン
電極６１を設けてGaAsFETが得られる（第２図
ｂ）。
このような金／WTi合金の窒化層／WTi合金
からなるゲート電極のシヨツトキ逆方向耐圧のア
ルゴンガス中で10分間熱処理したときの変化率を
第３図７１に示した。同図８１は比較試料とし
て、本発明の窒化処理を行なわなかつた、金／
WTi合金の耐熱性を示したものであるが、この
窒化処理なしのもののシヨツトキ耐圧はほぼ750
℃で完全に劣化するのに対して、本発明によるタ
ングステンとチタンからなる合金を窒化した方法
では、850℃でも全く低下せず、また金の拡散に
よる反応が防止されたため、配線の変形や剥離、
断線などは全く発生しない。
からなるゲート電極のシヨツトキ逆方向耐圧のア
ルゴンガス中で10分間熱処理したときの変化率を
第３図７１に示した。同図８１は比較試料とし
て、本発明の窒化処理を行なわなかつた、金／
WTi合金の耐熱性を示したものであるが、この
窒化処理なしのもののシヨツトキ耐圧はほぼ750
℃で完全に劣化するのに対して、本発明によるタ
ングステンとチタンからなる合金を窒化した方法
では、850℃でも全く低下せず、また金の拡散に
よる反応が防止されたため、配線の変形や剥離、
断線などは全く発生しない。
一方従来の方法により、反応性スパツタによる
WTiN膜やWTiのプラズマ窒化膜をバリヤ層に
用いた場合には、第３図にように700℃以上で劣
化が始まり、800℃の熱処理ではシヨツトキ耐圧
の大きな劣化が生じる。このように本願発明では
電極の耐熱性が著しく改善されており、電極形成
後に700℃以上の高温熱処理工程を必要とする半
導体装置に最適な電極、配線を提供できる。
WTiN膜やWTiのプラズマ窒化膜をバリヤ層に
用いた場合には、第３図にように700℃以上で劣
化が始まり、800℃の熱処理ではシヨツトキ耐圧
の大きな劣化が生じる。このように本願発明では
電極の耐熱性が著しく改善されており、電極形成
後に700℃以上の高温熱処理工程を必要とする半
導体装置に最適な電極、配線を提供できる。
このように本発明によれば、半導体または絶縁
体などの基板上に耐熱性の優れた低抵抗のゲート
電極および配線を得ることが出来る。
体などの基板上に耐熱性の優れた低抵抗のゲート
電極および配線を得ることが出来る。
以上、本発明においてGaAs半導体および
SiO2Si3N4などの絶縁体上にゲート電極および配
線の製造方法について述べたが、他の基板上、例
えばSi、GaAsP、GaAsAlなどであつても、本発
明による効果は全く有効である。
SiO2Si3N4などの絶縁体上にゲート電極および配
線の製造方法について述べたが、他の基板上、例
えばSi、GaAsP、GaAsAlなどであつても、本発
明による効果は全く有効である。
第１図は従来のGaAsFETの断面を模式的に示
した図、第２図ａ，ｂは、本発明によるFETの
多層膜からなるゲート電極の製造方法を説明する
ための図、第３図は本発明によるゲート電極と従
来のゲート電極のシヨツトキ耐圧の変化率を示し
たものであり、１および１０はｎ型半導体基板２
および２０，２１はタングステンとチタンからな
る合金膜、４および５１はソース電極、５および
６１はドレイン電極、３０および３１はタングス
テンとチタンからなる合金の窒化層、３および４
０，４１は金膜を示し、７１および８１はシヨツ
トキ耐圧の変化率の温度依存性を示したものであ
る。
した図、第２図ａ，ｂは、本発明によるFETの
多層膜からなるゲート電極の製造方法を説明する
ための図、第３図は本発明によるゲート電極と従
来のゲート電極のシヨツトキ耐圧の変化率を示し
たものであり、１および１０はｎ型半導体基板２
および２０，２１はタングステンとチタンからな
る合金膜、４および５１はソース電極、５および
６１はドレイン電極、３０および３１はタングス
テンとチタンからなる合金の窒化層、３および４
０，４１は金膜を示し、７１および８１はシヨツ
トキ耐圧の変化率の温度依存性を示したものであ
る。
Claims (1)
- １ 半導体または絶縁体などの基板上に多層膜か
らなる電極または配線の形成方法において、前記
基板上にタングステンとチタンからなる合金膜を
スパツタ法で被着し、該合金膜表面をアンモニア
（NH3）ガスと窒素（N2）ガスの混合気流中で
400℃から900℃における所定の温度で熱処理して
窒化層を形成し、該窒化層上に金（Au）を設け
ることを特徴とする電極および配線の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18480081A JPS5886724A (ja) | 1981-11-18 | 1981-11-18 | 電極および配線の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18480081A JPS5886724A (ja) | 1981-11-18 | 1981-11-18 | 電極および配線の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5886724A JPS5886724A (ja) | 1983-05-24 |
| JPH0361346B2 true JPH0361346B2 (ja) | 1991-09-19 |
Family
ID=16159510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18480081A Granted JPS5886724A (ja) | 1981-11-18 | 1981-11-18 | 電極および配線の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5886724A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60183726A (ja) * | 1984-03-02 | 1985-09-19 | Toshiba Corp | 半導体装置の電極パタ−ンの形成方法 |
| JPH07111969B2 (ja) * | 1986-02-28 | 1995-11-29 | 株式会社東芝 | 半導体装置の製造方法 |
| DE3610709A1 (de) * | 1986-03-29 | 1987-10-08 | Philips Patentverwaltung | Verfahren zum herstellen von halbleiter-bauelementen |
| JPS6489470A (en) * | 1987-09-30 | 1989-04-03 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JP2707305B2 (ja) * | 1989-01-26 | 1998-01-28 | 株式会社日立製作所 | 薄膜形成法とそれによって得られた半導体装置及びその製造方法 |
| US5093274A (en) * | 1990-02-02 | 1992-03-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacture thereof |
| KR100364810B1 (ko) * | 2000-02-22 | 2002-12-16 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| JP4928098B2 (ja) * | 2005-08-03 | 2012-05-09 | セイコーエプソン株式会社 | 強誘電体キャパシタの製造方法 |
| JP5057113B2 (ja) * | 2009-11-17 | 2012-10-24 | セイコーエプソン株式会社 | 半導体装置および電子部品並びにそれらの製造方法 |
-
1981
- 1981-11-18 JP JP18480081A patent/JPS5886724A/ja active Granted
Non-Patent Citations (1)
| Title |
|---|
| THIN SOLID FILMS=1978 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5886724A (ja) | 1983-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4920073A (en) | Selective silicidation process using a titanium nitride protective layer | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| KR910005400B1 (ko) | 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법 | |
| US4545115A (en) | Method and apparatus for making ohmic and/or Schottky barrier contacts to semiconductor substrates | |
| US4566021A (en) | Semiconductor device | |
| US3918149A (en) | Al/Si metallization process | |
| JPH07161659A (ja) | 半導体装置およびその製造方法 | |
| JPS59119867A (ja) | 半導体装置 | |
| JPH0361346B2 (ja) | ||
| KR100238564B1 (ko) | 반도체 소자 제조 방법 | |
| US5322806A (en) | Method of producing a semiconductor device using electron cyclotron resonance plasma CVD and substrate biasing | |
| US5536967A (en) | Semiconductor device including Schottky gate of silicide and method for the manufacture of the same | |
| JPH04100221A (ja) | 半導体装置の製造方法 | |
| JPH0359580B2 (ja) | ||
| JPH0212015B2 (ja) | ||
| JPH0126172B2 (ja) | ||
| JPH04368125A (ja) | 半導体装置及びその製造方法 | |
| JP2889240B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2731194B2 (ja) | 化合物半導体装置の製造方法 | |
| JP3162181B2 (ja) | 半導体製造方法 | |
| JPH0257340B2 (ja) | ||
| JPH0669156A (ja) | 半導体集積回路装置の製造方法 | |
| KR0163741B1 (ko) | 반도체 소자의 오믹접촉전극 형성방법 | |
| JP2667840B2 (ja) | 化合物半導体装置の製造方法 | |
| KR100195326B1 (ko) | 반도체 집적회로 배선구조 및 그 형성 방법 |