JPS59119867A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59119867A JPS59119867A JP57227057A JP22705782A JPS59119867A JP S59119867 A JPS59119867 A JP S59119867A JP 57227057 A JP57227057 A JP 57227057A JP 22705782 A JP22705782 A JP 22705782A JP S59119867 A JPS59119867 A JP S59119867A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride
- conductor layer
- electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 150000004767 nitrides Chemical class 0.000 claims abstract description 20
- 239000004020 conductor Substances 0.000 claims abstract description 18
- 229910052723 transition metal Inorganic materials 0.000 claims abstract description 10
- -1 transition metal nitride Chemical class 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 238000002844 melting Methods 0.000 claims description 10
- 230000008018 melting Effects 0.000 claims description 8
- 150000003624 transition metals Chemical class 0.000 claims description 2
- 229940126062 Compound A Drugs 0.000 claims 1
- NLDMNSXOCDLTTB-UHFFFAOYSA-N Heterophylliin A Natural products O1C2COC(=O)C3=CC(O)=C(O)C(O)=C3C3=C(O)C(O)=C(O)C=C3C(=O)OC2C(OC(=O)C=2C=C(O)C(O)=C(O)C=2)C(O)C1OC(=O)C1=CC(O)=C(O)C(O)=C1 NLDMNSXOCDLTTB-UHFFFAOYSA-N 0.000 claims 1
- 210000004556 brain Anatomy 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 10
- 238000000137 annealing Methods 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 8
- 150000001875 compounds Chemical class 0.000 abstract description 4
- 238000002513 implantation Methods 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000001259 photo etching Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、高融点遷移金属のナイトライドからなる電
極を備えた半導体装置に関する。
極を備えた半導体装置に関する。
［発明の技術的背景とその問題点）
半導体基体に対するイオン注入技術は、半導体素子製造
工程、特にＩＣ製造工程でか＼すことのできないもので
ある。これに関連して、電極配線用金属、絶縁膜などの
材料もきびして条件下で使用されることが多い。
工程、特にＩＣ製造工程でか＼すことのできないもので
ある。これに関連して、電極配線用金属、絶縁膜などの
材料もきびして条件下で使用されることが多い。
最近ｍ−ｖ族化合物半導体、特にＧ ａ Ａ ｓ半導体
を用いたＩＣの開発が急速に進められておシ、イオン注
入技術に関連する材料に対する要求も８ｉＩＣ技術とは
違った意味できびしくなっている。例えばＧ ａ Ａ
ｓ半導体基体の所望領域に所望の原子を選理を行なわな
ければならない。これはイオン注入技術で重要な工程で
ある。このような選択的イオン注入工程では、注入のマ
スク材料として一般に８ｉ０．．８ｉＮ、 レジスト
等絶縁膜が使用されるが、場合によっては意図的に金属
その他の導電性の膜を使用し、アニール工程後これらの
膜をそのまま電極として残置する場合も多い。こういっ
た工程は今後ますます多くな夛その重要を増すと考えら
れ、例えばＧ ａ Ａ ｓ Ｉ Ｃのセルフアライメン
ト技術をあげることが出来る。
を用いたＩＣの開発が急速に進められておシ、イオン注
入技術に関連する材料に対する要求も８ｉＩＣ技術とは
違った意味できびしくなっている。例えばＧ ａ Ａ
ｓ半導体基体の所望領域に所望の原子を選理を行なわな
ければならない。これはイオン注入技術で重要な工程で
ある。このような選択的イオン注入工程では、注入のマ
スク材料として一般に８ｉ０．．８ｉＮ、 レジスト
等絶縁膜が使用されるが、場合によっては意図的に金属
その他の導電性の膜を使用し、アニール工程後これらの
膜をそのまま電極として残置する場合も多い。こういっ
た工程は今後ますます多くな夛その重要を増すと考えら
れ、例えばＧ ａ Ａ ｓ Ｉ Ｃのセルフアライメン
ト技術をあげることが出来る。
我々は先にこのような導電体として、Ｏａ Ａ ｓ基体
と良好な電気的接触を形成し、イオン注入活性化アニー
ル後にも、その接触特性を保持し、且つ膜の形成を容易
にする高融点遷移金属のナイトライドを提案した。その
後これらのナイトライドを使用したデバイスの開発過程
で若干の欠点が判明した。この事情は次の通シである。
と良好な電気的接触を形成し、イオン注入活性化アニー
ル後にも、その接触特性を保持し、且つ膜の形成を容易
にする高融点遷移金属のナイトライドを提案した。その
後これらのナイトライドを使用したデバイスの開発過程
で若干の欠点が判明した。この事情は次の通シである。
まずＯａ Ａ ｓ基体の表面に高融点金属のナイトライ
ド層を例えば〜３０００λ被着踵この上に金属層、例え
ばＡｕ層を〜４０００＾被着したのち、金属表面に絶縁
膜例えば８ｉ０，８ｉＮ膜を〜４０００λ堆積してＧａ
人Ｓ基体表面を被覆しだのち、高温度でアニール処理例
えばＡｒガス流中、８００°Ｇ、１５ｍ１ｎの熱処理を
施す。このアニール処理の結果、Ａｕ層表面は異常に変
質し、ナイトライド層からの部分的な剥離 、ボール・
アップ、ナイトライドとの部分的反応等を発生してしま
う。このような事情は前記の導電体層、金融層を初着し
たのち、所望の寸法、形状のパターニングを施して電極
を形成してから、同様のアニール処理を行なった場合で
も程度の差はあるが同じように金属層の変質が起ること
が判った。
ド層を例えば〜３０００λ被着踵この上に金属層、例え
ばＡｕ層を〜４０００＾被着したのち、金属表面に絶縁
膜例えば８ｉ０，８ｉＮ膜を〜４０００λ堆積してＧａ
人Ｓ基体表面を被覆しだのち、高温度でアニール処理例
えばＡｒガス流中、８００°Ｇ、１５ｍ１ｎの熱処理を
施す。このアニール処理の結果、Ａｕ層表面は異常に変
質し、ナイトライド層からの部分的な剥離 、ボール・
アップ、ナイトライドとの部分的反応等を発生してしま
う。このような事情は前記の導電体層、金融層を初着し
たのち、所望の寸法、形状のパターニングを施して電極
を形成してから、同様のアニール処理を行なった場合で
も程度の差はあるが同じように金属層の変質が起ること
が判った。
との発明は上記の欠点を除き、高温度のアニール処理後
も良好な電極表面を保持するｍ−ｖ族元素間化合物半導
体装置を提供するにある。
も良好な電極表面を保持するｍ−ｖ族元素間化合物半導
体装置を提供するにある。
即ちこの発明は［−Ｖ族元素間化合物半導体基体上にＷ
、Ｔａ、Ｔｉ、Ｍｏ、等の倒れか高融点遷移金属を主成
分とする金属のナイトライドからなる導電体層と、その
上方の金属層、例えばＡｕ層、から構成される電極を具
備し九半導装置において、導電体層と金融層の間に導電
体層とは異種の高融点遷移金属ナイトライドからなる導
電体層を介在させることを特徴としている。このような
介在導電体層を設けることによシ、高温度アニール処理
後もアニール前と殆んど変らない電極表面を保持する半
導体装置と提供できる。
、Ｔａ、Ｔｉ、Ｍｏ、等の倒れか高融点遷移金属を主成
分とする金属のナイトライドからなる導電体層と、その
上方の金属層、例えばＡｕ層、から構成される電極を具
備し九半導装置において、導電体層と金融層の間に導電
体層とは異種の高融点遷移金属ナイトライドからなる導
電体層を介在させることを特徴としている。このような
介在導電体層を設けることによシ、高温度アニール処理
後もアニール前と殆んど変らない電極表面を保持する半
導体装置と提供できる。
以下、この発明の実施例セルフ・アライメントＦＥＴに
ついて製造工程順に図面を参照して説明する。
ついて製造工程順に図面を参照して説明する。
第１図乃至第６図は本実施例の装置を形成する工程で順
に得られる生成品の各断面図を示す。まず第１図で半絶
縁性ＧａＡｓ基体（１）に例えばＳｉ原子をイオン注入
してｎ型注入層Ｉを形成する。次に第２図で注入層ａυ
の表面にスパッタ法で厚さ〜２０００ Ａ、〜１０００
Ａ、〜４００ＯＡのＷナイトライド層（２）、Ｔａナ
イトライド層（３）、Ａｕ層を順次連続的に被着する。
に得られる生成品の各断面図を示す。まず第１図で半絶
縁性ＧａＡｓ基体（１）に例えばＳｉ原子をイオン注入
してｎ型注入層Ｉを形成する。次に第２図で注入層ａυ
の表面にスパッタ法で厚さ〜２０００ Ａ、〜１０００
Ａ、〜４００ＯＡのＷナイトライド層（２）、Ｔａナ
イトライド層（３）、Ａｕ層を順次連続的に被着する。
Ｗナイトライド層（２）およびＴａナイトライド層（３
）の被着の手順は、Ｇ ａ Ａ ｓ基体（１）を藺スパ
ッタ装置内に適宜配置し、装置はルジャ内の背圧が〜ｌ
Ｘｌ０”ｏｒｒに到達したのち、まずＮ２ガスを〜１．
２ Ｘ １０−ｊ’ Ｔｏ ｒ ｒ、続いてＡｒガスを
〜２．０ＸＩＯ’ Ｔｏｒｒ夫々ベルジャ内に導入、こ
の混合ガスの圧力〜１．５Ｘ１０−” Ｔｏ ｒ ｒ中
で、別に配置したＷターゲット、続いてＴａターゲット
を夫々スパッタしてＧａＡｓ基体（１）の注入層圓表面
にＷナイトライド層（２） Ｔ ａナイトライド層（３
）を順に被着する。
）の被着の手順は、Ｇ ａ Ａ ｓ基体（１）を藺スパ
ッタ装置内に適宜配置し、装置はルジャ内の背圧が〜ｌ
Ｘｌ０”ｏｒｒに到達したのち、まずＮ２ガスを〜１．
２ Ｘ １０−ｊ’ Ｔｏ ｒ ｒ、続いてＡｒガスを
〜２．０ＸＩＯ’ Ｔｏｒｒ夫々ベルジャ内に導入、こ
の混合ガスの圧力〜１．５Ｘ１０−” Ｔｏ ｒ ｒ中
で、別に配置したＷターゲット、続いてＴａターゲット
を夫々スパッタしてＧａＡｓ基体（１）の注入層圓表面
にＷナイトライド層（２） Ｔ ａナイトライド層（３
）を順に被着する。
次に第３図に示すように例えば写真蝕刻法を用いゲート
電極（５）を形成する。続いて第４図に示すようにゲー
ト電極（５）をマスクとしてＳｉ原子の高濃度注入層Ｕ
を形成する。次に第５図に示すようにゲート電極（５）
を含むＧａＡｓ基体（１）の表面全面に厚さ〜８０００
λ（７）ＣＶＤＳｉ０２膜（６）を堆積する。このＧａ
人Ｓ基体（１）をＡｒガス流中で〜８２０℃、１５分の
アニール処理を施し、活性化を行った後、８１０２膜（
６）を除去する。このようにして第６図に示すようにゲ
ート電極（５）にセルファラインされにｎ＋層（１２が
形成され、電極（５）は最上層のＡｕ層（４）を含めて
、特に異状はみられない。ｎ＋層住渇にソース電極（７
）、ドレーン電極（８）を形成して所謂セルフアライメ
ント形ＦＥＴが完成する。
電極（５）を形成する。続いて第４図に示すようにゲー
ト電極（５）をマスクとしてＳｉ原子の高濃度注入層Ｕ
を形成する。次に第５図に示すようにゲート電極（５）
を含むＧａＡｓ基体（１）の表面全面に厚さ〜８０００
λ（７）ＣＶＤＳｉ０２膜（６）を堆積する。このＧａ
人Ｓ基体（１）をＡｒガス流中で〜８２０℃、１５分の
アニール処理を施し、活性化を行った後、８１０２膜（
６）を除去する。このようにして第６図に示すようにゲ
ート電極（５）にセルファラインされにｎ＋層（１２が
形成され、電極（５）は最上層のＡｕ層（４）を含めて
、特に異状はみられない。ｎ＋層住渇にソース電極（７
）、ドレーン電極（８）を形成して所謂セルフアライメ
ント形ＦＥＴが完成する。
この実施例では半導体基体としてＧａＡｓ、導電層とし
てＷナイトライド、Ｔａナイトライド、金属層をＡｕ層
に限定して説明したが、特許請求の範囲内の他の組合せ
の場合にも同様な効果が期待できる。Ｗカイトライド、
Ｔａナイトライドは積層順序をかえてさし支えない。
てＷナイトライド、Ｔａナイトライド、金属層をＡｕ層
に限定して説明したが、特許請求の範囲内の他の組合せ
の場合にも同様な効果が期待できる。Ｗカイトライド、
Ｔａナイトライドは積層順序をかえてさし支えない。
またこの実施例ではセルフ藝アシイメントＦＥＴへの適
用の場合について説明したが、装置の種類に限定される
ものでないことは明らかである。
用の場合について説明したが、装置の種類に限定される
ものでないことは明らかである。
以上述べたようにこの発明によれば、ＩＩＩ −Ｖ族元
素間半導体基体上に設けられた高融点遷移金属のナイト
ライドからなる導電体層とその上の金属層から構成され
る電極を備えた半導体装置において、前記導電体層と金
属層との間に前記導電体層とは異梅の高融点遷移金属ナ
イトライドからなる導電体層を介在させることによｐ、
高温アニール処理後も良好な電極面を保持する半導体装
置を提供できる。
素間半導体基体上に設けられた高融点遷移金属のナイト
ライドからなる導電体層とその上の金属層から構成され
る電極を備えた半導体装置において、前記導電体層と金
属層との間に前記導電体層とは異梅の高融点遷移金属ナ
イトライドからなる導電体層を介在させることによｐ、
高温アニール処理後も良好な電極面を保持する半導体装
置を提供できる。
第１図乃至第６図は実施例半導体装置を製造工程順に示
す生成品断面図である。 各図で （１）・半絶縁性ＧａＡｓ基体（カ ノース電極α１）
−ｎ型注入層 （８） ドレーン電極（ｌの・・
ｎ＋型注入層 （２）・Ｗナイトライド層 （３） −Ｔ ａナイトライド層 （４） Ａｕ層 （５）・ゲート電極 （６）・ＳｉＯ□膜 代理人 弁理士 井 上 −男 第 １ 図 第 ２ 図 第 ３ 図 第４図 第 ５ 図 第６図
す生成品断面図である。 各図で （１）・半絶縁性ＧａＡｓ基体（カ ノース電極α１）
−ｎ型注入層 （８） ドレーン電極（ｌの・・
ｎ＋型注入層 （２）・Ｗナイトライド層 （３） −Ｔ ａナイトライド層 （４） Ａｕ層 （５）・ゲート電極 （６）・ＳｉＯ□膜 代理人 弁理士 井 上 −男 第 １ 図 第 ２ 図 第 ３ 図 第４図 第 ５ 図 第６図
Claims (1)
- ｍ−ｖ族元素間化合物からなる半導体基体上にＷ、 Ｔ
ａ、 Ｍｏ、 Ｔ ＋、 脳等の何れか高融点遷移金
属を主成分とする金属のナイトライドからなる導電体層
を設け、更に前記導電体層上に金属層をおく型の電極を
備える半導体装置において、前記ナイトライドからなる
導電体層と前記金属層の間に前記高融点遷移金属ナイト
ライドとは異種の高融点遷移金属ナイトライドからなる
導電体層を介在させることを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57227057A JPS59119867A (ja) | 1982-12-27 | 1982-12-27 | 半導体装置 |
| US06/565,101 US4574298A (en) | 1982-12-27 | 1983-12-23 | III-V Compound semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57227057A JPS59119867A (ja) | 1982-12-27 | 1982-12-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59119867A true JPS59119867A (ja) | 1984-07-11 |
| JPH0463548B2 JPH0463548B2 (ja) | 1992-10-12 |
Family
ID=16854849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57227057A Granted JPS59119867A (ja) | 1982-12-27 | 1982-12-27 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4574298A (ja) |
| JP (1) | JPS59119867A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5049954A (en) * | 1988-12-07 | 1991-09-17 | Kabushiki Kaisha Toshiba | GaAs field effect semiconductor device having Schottky gate structure |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61117868A (ja) * | 1984-11-14 | 1986-06-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| US4712291A (en) * | 1985-06-06 | 1987-12-15 | The United States Of America As Represented By The Secretary Of The Air Force | Process of fabricating TiW/Si self-aligned gate for GaAs MESFETs |
| US4956308A (en) * | 1987-01-20 | 1990-09-11 | Itt Corporation | Method of making self-aligned field-effect transistor |
| US4782032A (en) * | 1987-01-12 | 1988-11-01 | Itt Gallium Arsenide Technology Center, A Division Of Itt Corporation | Method of making self-aligned GaAs devices having TiWNx gate/interconnect |
| JPS62259469A (ja) * | 1986-05-06 | 1987-11-11 | Hitachi Ltd | 半導体装置 |
| JPH081950B2 (ja) * | 1986-11-21 | 1996-01-10 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH01120818A (ja) * | 1987-09-23 | 1989-05-12 | Siemens Ag | 低伝達抵抗オーム接触の形成方法 |
| JPS6489470A (en) * | 1987-09-30 | 1989-04-03 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| US5075755A (en) * | 1987-10-20 | 1991-12-24 | Bell Communications Research, Inc. | Epitaxial intermetallic contact for compound semiconductors |
| US5121174A (en) * | 1987-10-23 | 1992-06-09 | Vitesse Semiconductor Corporation | Gate-to-ohmic metal contact scheme for III-V devices |
| US5273937A (en) * | 1988-01-08 | 1993-12-28 | Kabushiki Kaisha Toshiba | Metal semiconductor device and method for producing the same |
| US4935805A (en) * | 1988-05-16 | 1990-06-19 | Eaton Corporation | T-type undercut electrical contact on a semiconductor substrate |
| US4923827A (en) * | 1988-05-16 | 1990-05-08 | Eaton Corporation | T-type undercut electrical contact process on a semiconductor substrate |
| US5093274A (en) * | 1990-02-02 | 1992-03-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacture thereof |
| US5136362A (en) * | 1990-11-27 | 1992-08-04 | Grief Malcolm K | Electrical contact with diffusion barrier |
| US5536666A (en) * | 1994-06-03 | 1996-07-16 | Itt Corporation | Method for fabricating a planar ion-implanted GaAs MESFET with improved open-channel burnout characteristics |
| US6114256A (en) * | 1995-08-18 | 2000-09-05 | California Institute Of Technology | Stable metallization for diamond and other materials |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2402304A1 (fr) * | 1977-08-31 | 1979-03-30 | Int Computers Ltd | Procede de connexion electrique d'une pastille de circuit integre |
| NL186354C (nl) * | 1981-01-13 | 1990-11-01 | Sharp Kk | Halfgeleiderinrichting die uit iii-v verbindingen bestaat, met een samengestelde elektrode. |
| JPS57211269A (en) * | 1981-06-22 | 1982-12-25 | Mitsubishi Electric Corp | Semiconductor element |
| JPS5830147A (ja) * | 1981-08-18 | 1983-02-22 | Toshiba Corp | 半導体装置 |
| JPS5877257A (ja) * | 1981-11-04 | 1983-05-10 | Hitachi Ltd | 超高信頼性電極 |
-
1982
- 1982-12-27 JP JP57227057A patent/JPS59119867A/ja active Granted
-
1983
- 1983-12-23 US US06/565,101 patent/US4574298A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5049954A (en) * | 1988-12-07 | 1991-09-17 | Kabushiki Kaisha Toshiba | GaAs field effect semiconductor device having Schottky gate structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0463548B2 (ja) | 1992-10-12 |
| US4574298A (en) | 1986-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59119867A (ja) | 半導体装置 | |
| JPS60137070A (ja) | 半導体装置の製造方法 | |
| JPS63275114A (ja) | 基板上に低応力耐火金属層を形成する方法 | |
| JPH07161659A (ja) | 半導体装置およびその製造方法 | |
| US5144410A (en) | Ohmic contact for III-V semiconductor devices | |
| JPH10242465A (ja) | ＧａＡｓを基本としたＭＯＳＦＥＴ及びその製品 | |
| JPH0361346B2 (ja) | ||
| JPS6257255A (ja) | 化合物半導体装置の製造方法 | |
| JPH0212015B2 (ja) | ||
| JPH02113530A (ja) | 半導体素子の製造方法 | |
| JPH06151354A (ja) | 半導体素子の電極形成方法 | |
| JPS6143484A (ja) | 半導体装置の電極形成方法 | |
| JP2667840B2 (ja) | 化合物半導体装置の製造方法 | |
| JPS60123026A (ja) | 半導体装置の製造方法 | |
| KR100342827B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| JPS6077467A (ja) | 電界効果トランジスタの製造方法 | |
| JPS624317A (ja) | 半導体集積回路の製造方法 | |
| JPS6354774A (ja) | 化合物半導体装置の製造方法 | |
| JPS6190470A (ja) | 化合物半導体装置の製造方法 | |
| JPH0287670A (ja) | 半導体装置の製造方法 | |
| JPH0226790B2 (ja) | ||
| JPH03165515A (ja) | コンタクトの形成方法 | |
| JPH04158516A (ja) | 半導体装置の製造方法 | |
| JPH01200651A (ja) | 半導体装置の製造方法 | |
| JPH03295229A (ja) | 化合物半導体装置の製造方法 |