JPH01120818A - 低伝達抵抗オーム接触の形成方法 - Google Patents

低伝達抵抗オーム接触の形成方法

Info

Publication number
JPH01120818A
JPH01120818A JP63237464A JP23746488A JPH01120818A JP H01120818 A JPH01120818 A JP H01120818A JP 63237464 A JP63237464 A JP 63237464A JP 23746488 A JP23746488 A JP 23746488A JP H01120818 A JPH01120818 A JP H01120818A
Authority
JP
Japan
Prior art keywords
wiring
metal wiring
titanium
metal
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63237464A
Other languages
English (en)
Inventor
Hans-Peter Zwicknagl
ハンスペーター、ツウイツクナグル
Helmut Tews
ヘルムート、テウス
Thomas H Hager
トーマス、フマーハガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH01120818A publication Critical patent/JPH01120818A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/10—Lift-off masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ｎ型又はｐ型にドープされた半導体上に伝
達抵抗が低いオーム接触を形成する方法に関するもので
ある。
〔従来の技術〕
プレーナ形のへテロバイポーラ・トランジスタ特にＧａ
Ａｓ系のものの製作に当たっては、トランジスタのドー
プされた能動領域に接触する金属配線を充分低い伝達抵
抗のものとすることに問題がある＊ｎｐｎ）ランジスタ
の製作に当たっては、エミッタとコレクタに対してｎ型
ドープ領域が半導体基板内に形成される。ベースに対し
ては対応するｐ型ドープ領域がイオン注入によって形成
される。これらのドーピングは加熱によりアニール（回
復）し、活性化しなければならない、この高温処理は炉
内の長時間処理によるかあるいは急速アニール装置内の
短時間アニーリングによる。
トランジスタのドープ領域には金属接触を設けて合金化
する必要がある。多くの公知製法では最初に高温でイオ
ン注入欠陥を回復させた後、続く工程段で金属配線をと
りつけ、その金属接触を比較的低い温度で合金化する０
文献「アイ・イー・イー・イー・エレクトロン・デバイ
ス・レターズ（Ｉ［！ＥＥ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖ
ｉｃｅ　Ｌｅｔｔｅｒｓ）　Ｊ　Ｅ　Ｄ　Ｌ　−７，１
９８６年８〜ｌＯ頁には、ベースに対してドーピングを
行いその際エミッタ領域をマスクとすることによりヘテ
ロバイポーラ・トランジスタを作る方法が記載されてい
る。この方法によりエミッタに対して自己整合形のベー
ス領域が作られる。
このベース・ドーピングは所属金属配線が設けられる前
にアニール（回復）処理を受ける。ドープされたベース
領域とエミッタ領域に対するベース配線の整合は酸化シ
リコン又は窒化シリコン・マスク技術による。
ドーピングのアニールと金属配線の合金化が１回の焼も
どし処理において行われる製法は文献「アイ・イー・デ
イ−・エム（ＩＥＤＭ）８６’Ｊ　２７４〜２７７頁に
記載されている。この製法では最初に金属配線が設けら
れ、後で行われるイオン注入ドーピングに際してマスク
として使用される。
従って新しいドーピングのアニールと金属配線の合金化
が１回の焼もどし処理において実施可能である。上記２
文献の製法に共通なのは、ドーピングのアニールが焼も
どしの時点でまだ金属配線が布設されていない区域にお
いて行われることである。
〔発明が解決しようとする課題〕
この発明の目的は、■−■族化合物半導体のｎ型又はｐ
型のイオン注入のアニーリングと所属金属配線の合金化
が１回の温度・時間サイクルにおいて実施可能である自
己整合式製法を提供することである。この製法で達成さ
れる伝達抵抗は、イオン注入のアニーリングと配線の合
金化が別々の工程段で行われる製法の場合より大きくあ
ってはならない。
〔課題を解決するための手段〕 この目的は請求項１に特徴として挙げた工程をとること
によって達成される。
〔作用効果〕
この発明の方法は、■−■族化合物半導体に対して高温
安定性の金属配線が存在するという事実を利用するもの
である。特にＧａＡｓ基板に対しては適当にドープされ
た区域の表面に設けられ、ドーピングのアニール・サイ
クルに対応する温度において合金化される金属配線を示
すことができる。
この発明の方法の核心は、従来の技術と異なりドープ領
域とそれに所属する金属配線に対して共通のアニール処
理と合金化処理を実施する点にあると見ることができる
。この場合通常のフォトマスク技術が後でドープされる
領域とその上に設けられる金属配線の双方に応用される
。これによってこの発明の製法を自己整合型に遂行する
ことが可能となる。
金属配線には１種又はそれ以上の金属が含まれ、これら
は順次にとりつけられた後合金化される。
ｎ型ドープ領域に対する接触材料として文献に記載され
ているのはケイ化チタン、ケイ化タングステン、ケイ化
モリブデン、ケイ化タンタル（米国特許第４５６６０２
１号明細書）、窒化タングステン、窒化タンタル、窒化
モリブデン、窒化チタン、窒化ジルコニウム、窒化ニオ
ブ、窒化バナジウム（米国特許第４５７４２９８号明細
書）、六ホウ化ランタン（文献「ジャパニーズ・ジャー
ナル・オプ・フィジクス（Ｊｐｎ、　Ｊ、＾ｐｐ１．Ｐ
ｈｙｓ、）　２工、Ｌ７６７〜７６９．１９８６年）お
よびホウ化タングステン（ドイツ連邦共和国特許出願公
開第３７２６７１７号明細書）である、これらの材料は
当該金属とシリコン、窒素又はホウ素との合金であるか
あるいは２つの元素の化学量論的化合物である。この外
に金属間合金と化合物および純金属層も使用可能である
。Ｐ型にドープされた領域に対してはこの発明によりチ
タンを含む金属配線を使用するのが有利である。この場
合箱１にチタン、第２に白金、第３にチタンを置くか、
−第１にチタン、第２に白金、第３に金を置くか、第１
にチタン、第２に白金、第３に金、第４にチタン、第５
に白金を置いて後から合金化する。ゲルマニウム、金、
クロムの上に更に金を重ねた金属配線も可能である。こ
のゲルマニウム−金−クロム−金・合金を使用する場合
、ｐ型ドープ領域上の充分低い伝達抵抗は５分から７分
の間の合金化時間のときに限って達成される。充分低い
伝達抵抗の配線をＰ型ドープ領域上に作るための温度と
時間の限界はチタン−白金−金・合金を使用する場合の
方がゲルマニウム−金−クロム−金・配線の場合よりは
るかに広いから、ｐ型ドープ領域特にヘテロバイポーラ
・トランジスタのｐ領域の配線に対してはこの発明によ
るチタンを含む合金が好適である。
〔実施例） この発明による製造工程の重要な５段階を第１図ないし
第５図に示す。
この発明による製法でも始めの２段階は公知製法による
。即ち最初の工程段において■−■族化合物半導体例え
ばＧａＡｓの基板を使用する半導体デバイスの最上部半
導体層１の上にマスク層２が設けられる。このマスク層
は一例として１層又はそれ以上のレジスト・マスク層か
ら成り、第１図に示すように張り出し形になワている。
次の工程段では第２図に示すようにｐ型又はｎ型ドープ
領域３の形成のためイオン注入ｉが行われる。これ以後
の工程段はこの発明の特徴となっているもので、第３工
程段が第１追加工程段となる。ここでは第２図の矢印ｌ
の方向に金属配線４．４ａ、４ｂの蒸着が行われる。こ
のようにしてそれぞれのドープ領域３に１つの金属配線
４が作られるが、これらの配線は同じマスク層２を使用
して作られるためそれぞれのドープ領域３に対して自己
整合である。配線４．４ａ、４ｂの析出結果は第３図に
示される。第４段階（第２追加工程段）においては、引
きはがし法によってマスク層とその上にある配線４　ａ
ｓ　４　ｂの部分が除去される。
ここでデバイスは１つ又はそれ以上の半導体層を備える
基板から成り、その最上部の半導体層ｌには配線４が接
触するドープ領域が形成されている（第４図）。
続く第５段階（第３追加工程段）において注入ドープ領
域３とその上の金属配線４が同時に温度・時−サイクル
の処理を例えば急速アニール処理装置内で受け、注入ひ
ずみの回復と配線の合金化が行われる。このアニール過
程において時間の関数としての温度は、合金化された配
線４０が形成する接触の伝達抵抗がデバイスに予定され
た応用に対してきめられた値より大きくならないように
選定される。ＧａＡｓベースのＴｉ／Ｐｔ／Ａｕ又はＴ
　ｉ　／　Ｐ　ｔ　／　Ｔ　ｉ金属配線の場合８５０℃
と９００℃の間の温度に最高３秒間、理想的には２秒間
加熱すると、例えばこのようにして作られたヘテロバイ
ポーラ・トランジスタの機能にとって充分低い値の伝達
抵抗が達成される。基板１、アニールされたドープ領域
３０およびその上の合金化された金属配線４０を備える
完成したデバイスを第５図に示す。
【図面の簡単な説明】
第１図ないし第５図はこの発明によるオーム接触形成過
程の５段階を示すものである。 ｌ・・・半導体最上層 ２・・・マスク層 ３．３０・・・Ｐ型又はｎ型ドープ領域４．４　ａ、　
４　ｂｓ　４０・”金属配線−へ　　　　　（ η　　　　　　　　　　−５ｕ′）

Claims (1)

  1. 【特許請求の範囲】 １）最初に半導体層（１）にマスク層（２）を設け、続
    いてドープ領域形成用のイオン注入（１）を実施するこ
    とにより、III−Ｖ族化合物半導体基板を備えるデバイ
    スの半導体層上に低伝達抵抗オーム接触を形成する方法
    において、 第１追加工程段において、前の工程段にお いて注入ドープされた半導体層（１）の材料に対して次
    に行われる温度・時間サイクルに関係して高い温度耐性
    を示す金属配線（４、４ａ、４ｂ）をとりつけること、 第２追加工程段において、引きはがし法に よりマスク層（２）をその上に置かれた金属配線（４ａ
    、４ｂ）と共に除去すること、 第３追加工程段において、温度・時間サイ クルを実施し、その際同時にイオン注入欠陥を回復させ
    又ドープ領域（３；３０）の金属配線（４；４０）を合
    金化する ことを特徴とする低伝達抵抗オーム接触の形成方法。 ２）イオン注入欠陥の回復と金属配線（４；４０）の合
    金化を急速アニール装置内で実施することを特徴とする
    請求項１記載の方法。 ３）基板がＧａＡｓであることを特徴とする請求項１又
    は２記載の方法。 ４）ｎ導電型ドーピングが行われることを特徴とする請
    求項１ないし３の１つに記載の方法。 ５）ｐ導電型ドーピングが行われることを特徴とする請
    求項１ないし３の１つに記載の方法。 ６）所定の工程段において金属配線を備えるｎ型ドープ
    領域とｐ型ドープ領域の双方が形成されることを特徴と
    する請求項１ないし３の１つに記載の方法。 ７）金属配線が金属シリサイド、窒化金属又はホウ化金
    属であることを特徴とする請求項４記載の方法。 ８）金属配線の金属がチタン、タングステン、タンタル
    、モリブデン、ジルコニウム、ニオブおよびバナジウム
    中の少なくとも１つであることを特徴とする請求項７記
    載の方法。 ９）金属配線が順次に重ねられたチタン、白金およびチ
    タンであることを特徴とする請求項５記載の方法。 １０）金属配線が順次に重ねられたチタン、白金および
    金であることを特徴とする請求項５記載の方法。 １１）金属配線が順次に重ねられたチタン、白金、金、
    チタンおよび白金であることを特徴とする請求項５記載
    の方法。 １２）オーム接触を設ける半導体層（１）がヘテロバイ
    ポーラ・トランジスタに常用される層列の最上層を形成
    することを特徴とする請求項１ないし１１の１つに記載
    の方法。
JP63237464A 1987-09-23 1988-09-20 低伝達抵抗オーム接触の形成方法 Pending JPH01120818A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3732043.2 1987-09-23
DE3732043 1987-09-23

Publications (1)

Publication Number Publication Date
JPH01120818A true JPH01120818A (ja) 1989-05-12

Family

ID=6336684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63237464A Pending JPH01120818A (ja) 1987-09-23 1988-09-20 低伝達抵抗オーム接触の形成方法

Country Status (3)

Country Link
US (1) US4894350A (ja)
EP (1) EP0308940A3 (ja)
JP (1) JPH01120818A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036023A (en) * 1989-08-16 1991-07-30 At&T Bell Laboratories Rapid thermal processing method of making a semiconductor device
US5063174A (en) * 1990-09-18 1991-11-05 Polaroid Corporation Si/Au/Ni alloyed ohmic contact to n-GaAs and fabricating process therefor
US5266516A (en) * 1992-01-02 1993-11-30 Chartered Semiconductor Manufacturing Pte Ltd Method for making electrical contact through an opening of one micron or less for CMOS technology
US5665639A (en) * 1994-02-23 1997-09-09 Cypress Semiconductor Corp. Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal
US5614438A (en) * 1995-03-15 1997-03-25 Radiant Technologies, Inc. Method for making LSCO stack electrode
KR100541102B1 (ko) * 2004-02-13 2006-01-11 삼성전기주식회사 오믹 접촉을 개선한 질화물 반도체 발광소자 및 그 제조방법
WO2011075461A1 (en) * 2009-12-18 2011-06-23 First Solar, Inc. Photovoltaic device back contact
US9666705B2 (en) * 2012-05-14 2017-05-30 Infineon Technologies Austria Ag Contact structures for compound semiconductor devices

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3769694A (en) * 1970-12-28 1973-11-06 Gen Electric Ohmic contact for group iii-v p-type semiconductors
US4330343A (en) * 1979-01-04 1982-05-18 The United States Of America As Represented By The Secretary Of The Navy Refractory passivated ion-implanted GaAs ohmic contacts
JPS57113289A (en) * 1980-12-30 1982-07-14 Fujitsu Ltd Semiconductor device and its manufacture
US4654960A (en) * 1981-11-02 1987-04-07 Texas Instruments Incorporated Method for fabricating GaAs bipolar integrated circuit devices
JPS58124276A (ja) * 1982-01-20 1983-07-23 Sumitomo Electric Ind Ltd シヨツトキゲ−ト電界効果トランジスタおよびその製造方法
JPS58145158A (ja) * 1982-02-23 1983-08-29 Toshiba Corp 電界効果トランジスタ及びその製造方法
US4472206A (en) * 1982-11-10 1984-09-18 International Business Machines Corporation Method of activating implanted impurities in broad area compound semiconductors by short time contact annealing
JPS59111325A (ja) * 1982-12-17 1984-06-27 Hitachi Ltd 半導体多層電極の製造法
JPS59119867A (ja) * 1982-12-27 1984-07-11 Toshiba Corp 半導体装置
US4471005A (en) * 1983-01-24 1984-09-11 At&T Bell Laboratories Ohmic contact to p-type Group III-V semiconductors
GB2137806B (en) * 1983-04-05 1986-10-08 Standard Telephones Cables Ltd Ion implantation in semiconductor bodies
JPS59210642A (ja) * 1983-05-16 1984-11-29 Hitachi Ltd 半導体装置の製造方法
US4470189A (en) * 1983-05-23 1984-09-11 International Business Machines Corporation Process for making polycide structures
US4570324A (en) * 1984-10-17 1986-02-18 The University Of Dayton Stable ohmic contacts for gallium arsenide semiconductors
US4610730A (en) * 1984-12-20 1986-09-09 Trw Inc. Fabrication process for bipolar devices
JPS61147571A (ja) * 1984-12-21 1986-07-05 Toshiba Corp ヘテロ接合バイポ−ラトランジスタの製造方法
EP0220605B1 (en) * 1985-10-21 1990-12-12 Itt Industries, Inc. Method of making self-aligned gaas digital integrated circuits
US4729967A (en) * 1987-04-09 1988-03-08 Gte Laboratories Incorporated Method of fabricating a junction field effect transistor
EP0303079A3 (de) * 1987-08-11 1990-02-28 Siemens Aktiengesellschaft Halbleiterbauelement mit hochtemperaturstabilem Schottky-Kontakt

Also Published As

Publication number Publication date
EP0308940A2 (de) 1989-03-29
US4894350A (en) 1990-01-16
EP0308940A3 (de) 1990-05-23

Similar Documents

Publication Publication Date Title
JPS61142739A (ja) 半導体装置の製造方法
JPH01120818A (ja) 低伝達抵抗オーム接触の形成方法
JP2002525870A (ja) オーミック接点の形成方法
JPH01130566A (ja) エミツタ‐ベース複合体の製法
JPH03268324A (ja) 半導体装置の製造方法
US5387548A (en) Method of forming an etched ohmic contact
JP2599432B2 (ja) オーミック電極の形成方法
JPH05167063A (ja) オーミック電極とその形成方法及び半導体装置
JPS63116A (ja) 半導体装置の製造方法
JP2675076B2 (ja) 半導体装置の製造方法
JPS60245220A (ja) 砒化ガリウムへのオ−ム性電極の形成方法
JP2002261044A (ja) 半導体装置の製造方法および半導体装置
JPS61102730A (ja) オ−ミツク接触の形成方法
JPH0616502B2 (ja) 半導体素子の製造方法
JPS5886779A (ja) 半導体装置の製造方法
JPS61170047A (ja) 半導体装置の製造方法
JPH01194468A (ja) オーミック電極構造
JPH03184348A (ja) 電極の形成方法
JPS60123026A (ja) 半導体装置の製造方法
JPH02299261A (ja) 半導体装置
JPS63163A (ja) 半導体装置の製造方法
JPH01112769A (ja) 半導体装置
JPS6143443A (ja) 半導体装置の製造方法
JPS5933825A (ja) 半導体装置の製造方法
JPH029169A (ja) オーミック電極の形成方法