JPS60245220A - 砒化ガリウムへのオ−ム性電極の形成方法 - Google Patents
砒化ガリウムへのオ−ム性電極の形成方法Info
- Publication number
- JPS60245220A JPS60245220A JP10067784A JP10067784A JPS60245220A JP S60245220 A JPS60245220 A JP S60245220A JP 10067784 A JP10067784 A JP 10067784A JP 10067784 A JP10067784 A JP 10067784A JP S60245220 A JPS60245220 A JP S60245220A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- electrode
- heat treatment
- germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の製造における電極の形成方法Ｋ
かかシ、４１９ Ｋ ｎ型砒化ガリウム結晶基体にオー
ム性電極を形成する方法の改良に関する。
かかシ、４１９ Ｋ ｎ型砒化ガリウム結晶基体にオー
ム性電極を形成する方法の改良に関する。
従来、ｎ型砒化ガリウム結晶基体（以下Ｇａ Ａａ基体
と称する）へのオーム性電極形成の電極材料として、ド
ナー不純物となる元素と金（Ａｕ）の合金、例えば金−
ゲルマニウム（ＡｕＧｅ ）合金系電極が多く用いられ
ている。かかる電極材料による電極の形成工程中には、
必ず合金化熱処理、またはアロイ（Ａ１１ｏｙ ）と称
される電極金属とＧａｐｓ 基体との合金化の過程が必
要である。
と称する）へのオーム性電極形成の電極材料として、ド
ナー不純物となる元素と金（Ａｕ）の合金、例えば金−
ゲルマニウム（ＡｕＧｅ ）合金系電極が多く用いられ
ている。かかる電極材料による電極の形成工程中には、
必ず合金化熱処理、またはアロイ（Ａ１１ｏｙ ）と称
される電極金属とＧａｐｓ 基体との合金化の過程が必
要である。
しかし、使用するＡｍＧｅ合金中のゲルマニウムの含有
量Ｋ、応じて適尚なアロイ温度の温度域があって良好な
オーム性接触を得る丸めの温度域が狭いという制約があ
った。また、このアロイの過程で電極金属が不均一に反
応し島状の凝集を生じ、Ｇａｐｓ基体とのオーム性接触
部が電極領域内で不均一になシ、接触抵抗が充分低下し
ない上に電極表面が平滑にならない場合が多いという問
題点がある。
量Ｋ、応じて適尚なアロイ温度の温度域があって良好な
オーム性接触を得る丸めの温度域が狭いという制約があ
った。また、このアロイの過程で電極金属が不均一に反
応し島状の凝集を生じ、Ｇａｐｓ基体とのオーム性接触
部が電極領域内で不均一になシ、接触抵抗が充分低下し
ない上に電極表面が平滑にならない場合が多いという問
題点がある。
上記凝集化を防ぐためＫＧａ入３基体上に設けたＡｕＧ
ａ合金膜上をニッケルや白金の薄膜で被覆しておいてア
薗イを施す方法も用いられている。しかし、この方法に
よっても完全圧凝集化を防止で鼾るものでなく５アロイ
工程時に金属層間や、合金層とＧａＡｓとの反応を複雑
和し、接触抵抗がアロイ条件に敏感に左右されるように
なる。更には、電極形成後の高温保管時に＝ツケル、白
金によって生じるオーム性劣化堺象を生ずる場合がある
。成上の不都合を避け、低接触抵抗で信頼性に優れると
ともに嵐好な電極表面を得るＫは上記アロイ条件の他に
ムｕＧｅを被覆するニッケル、白金層の層厚にも注意ｔ
−要するなどの問題点もある。
ａ合金膜上をニッケルや白金の薄膜で被覆しておいてア
薗イを施す方法も用いられている。しかし、この方法に
よっても完全圧凝集化を防止で鼾るものでなく５アロイ
工程時に金属層間や、合金層とＧａＡｓとの反応を複雑
和し、接触抵抗がアロイ条件に敏感に左右されるように
なる。更には、電極形成後の高温保管時に＝ツケル、白
金によって生じるオーム性劣化堺象を生ずる場合がある
。成上の不都合を避け、低接触抵抗で信頼性に優れると
ともに嵐好な電極表面を得るＫは上記アロイ条件の他に
ムｕＧｅを被覆するニッケル、白金層の層厚にも注意ｔ
−要するなどの問題点もある。
上に述べたように、従来から一般に使用されている五ｗ
Ｇｅ系電極はその形成過＠に多くの制約が６９困難なも
のであった。
Ｇｅ系電極はその形成過＠に多くの制約が６９困難なも
のであった。
この発明は上述の問題点に鑑みてなされたもので、熱処
理条件に制約の多い合金化を行なわず、かつ平滑な表面
の電極を有するｎ型砒化ガリウム結晶基体にオーム性電
極を形成する改良方法を提供する。
理条件に制約の多い合金化を行なわず、かつ平滑な表面
の電極を有するｎ型砒化ガリウム結晶基体にオーム性電
極を形成する改良方法を提供する。
この発明にがかる砒化ガリウムへのオーム性電極の形成
方法は、ｎ型砒化ガリウム結晶基体表面の電極配設予定
域にゲルマニウム膜を被着し、熱処理を施して上記ゲル
マニウムと基体とを反応させたのち電極用金属膜を被着
する電極の形成方法において、ゲルマニウム膜の形成に
ドナー不純物が添加されたゲルマニウムを用いることを
特徴とする。
方法は、ｎ型砒化ガリウム結晶基体表面の電極配設予定
域にゲルマニウム膜を被着し、熱処理を施して上記ゲル
マニウムと基体とを反応させたのち電極用金属膜を被着
する電極の形成方法において、ゲルマニウム膜の形成に
ドナー不純物が添加されたゲルマニウムを用いることを
特徴とする。
次にこの発明の１実施例を第１図ないし第４図によシ説
明する。
明する。
まず、第１図（−に示すように、半絶縁性ＧａＡｓ基体
（１）Ｋ加速エネルギ１８０ ｋｅＶでドーズ量４．５
×１０１″ｃｆ”のシリコンイオン（８ｉ＋） ｔマス
ク（２）を介して選択的にイオン注入して表面導電層領
域（３）を形成する。
（１）Ｋ加速エネルギ１８０ ｋｅＶでドーズ量４．５
×１０１″ｃｆ”のシリコンイオン（８ｉ＋） ｔマス
ク（２）を介して選択的にイオン注入して表面導電層領
域（３）を形成する。
次に、第１図（ｂ）に示すようにオーム性電極配設予定
域に比抵抗１０−ｓΩ１の砒素（入Ｓ）ドープのゲルマ
ニウムＣＧｅ）’？：原材料として真空蒸着によシ厚菫
５００λのＧａ薄膜（４）を被着する。なお、上記被着
技術は通常のホトエツチング技術とり７トオフ法、ある
いはフレオンガス（ＣＦ４ ）とＨＭＡ （０１）ガス
を用いたプラズマエツチング技術等を組み合わせれば容
易に達成できる。なお、成上のリフトオフ法の他にエツ
チングによっても所定の形状に容易に加工できることは
、従来法のムｕＧｅ合金系電極の微細加工が専らリフト
オフ法によって行なうこと全必要としたのに比し顕著な
利点である。ついで、アルシン（ムｍＨ１）ガスを含ん
だアルゴン（ムｒ）ガス雰囲気中で８００℃、２０分間
の熱処理を施す。
域に比抵抗１０−ｓΩ１の砒素（入Ｓ）ドープのゲルマ
ニウムＣＧｅ）’？：原材料として真空蒸着によシ厚菫
５００λのＧａ薄膜（４）を被着する。なお、上記被着
技術は通常のホトエツチング技術とり７トオフ法、ある
いはフレオンガス（ＣＦ４ ）とＨＭＡ （０１）ガス
を用いたプラズマエツチング技術等を組み合わせれば容
易に達成できる。なお、成上のリフトオフ法の他にエツ
チングによっても所定の形状に容易に加工できることは
、従来法のムｕＧｅ合金系電極の微細加工が専らリフト
オフ法によって行なうこと全必要としたのに比し顕著な
利点である。ついで、アルシン（ムｍＨ１）ガスを含ん
だアルゴン（ムｒ）ガス雰囲気中で８００℃、２０分間
の熱処理を施す。
この熱処理によりＧｅ薄膜（４）と０１人３基体（１）
とが反応するとともに、ＧａＡ易基体（１）Ｋ対し施さ
れたイオン注入によるシリコンの活性化熱処理（アニー
リング）も兼ねるものである。
とが反応するとともに、ＧａＡ易基体（１）Ｋ対し施さ
れたイオン注入によるシリコンの活性化熱処理（アニー
リング）も兼ねるものである。
次に、第１図（ｃ）４Ｃ示すように％Ｇｅ薄膜（４）上
を含む０１ム＄基体（１）の上面ＫＣＶＤ＠によって二
酸化シリコン（ｓｔｏ、）膜（５）を約５ｏｏｏＸ厚に
被着したのち、これに積層させてホトレジスト膜（６）
を被着する。ついで、ホトエツチング技術によＪ ８ｉ
０．膜（５）の電極配設域に窓（７）を形成する。
を含む０１ム＄基体（１）の上面ＫＣＶＤ＠によって二
酸化シリコン（ｓｔｏ、）膜（５）を約５ｏｏｏＸ厚に
被着したのち、これに積層させてホトレジスト膜（６）
を被着する。ついで、ホトエツチング技術によＪ ８ｉ
０．膜（５）の電極配設域に窓（７）を形成する。
次に％第１図（ｄ）に示すように、金属膜（８）の例え
ばチタ／（Ｔｉ）膜を真空蒸着したのち、ホトレジスト
膜（６）上のＴＩＪｉＫをり７トオ７法によってホトレ
ジスト膜とともに除去することにより、Ｇｅ薄膜（４）
上にのみ残して第１図（ｅ）に示すように一例のホール
素子的が得られる。また、このホール素子ＱＪを上面図
で第２図に示す。なお、゛図中同一符号は同じ部分ない
しは相当部分を示すものとし、説Ｆ！Ａを省略する。
ばチタ／（Ｔｉ）膜を真空蒸着したのち、ホトレジスト
膜（６）上のＴＩＪｉＫをり７トオ７法によってホトレ
ジスト膜とともに除去することにより、Ｇｅ薄膜（４）
上にのみ残して第１図（ｅ）に示すように一例のホール
素子的が得られる。また、このホール素子ＱＪを上面図
で第２図に示す。なお、゛図中同一符号は同じ部分ない
しは相当部分を示すものとし、説Ｆ！Ａを省略する。
なお、成上の実施例においては、熱処理を入ｓＨｇを含
むＡｒ雰囲気中で行なったが、Ｇｅ薄膜（４）ヲ含むＧ
ａ４−基体全面％または一部をＳｔＯ，中室化シリコン
（引、Ｎ４）等の熱処理保護膜で被覆して適当、な雰囲
気、例えばアルぜン雰囲気の中で熱処理を施してもよい
。このときＫは、この熱処理用の保護膜をそのまま上記
実施例の工程における第１図（Ｃ）の８１Ｏ２膜（５）
に替え、その後の工程で使用できる。
むＡｒ雰囲気中で行なったが、Ｇｅ薄膜（４）ヲ含むＧ
ａ４−基体全面％または一部をＳｔＯ，中室化シリコン
（引、Ｎ４）等の熱処理保護膜で被覆して適当、な雰囲
気、例えばアルぜン雰囲気の中で熱処理を施してもよい
。このときＫは、この熱処理用の保護膜をそのまま上記
実施例の工程における第１図（Ｃ）の８１Ｏ２膜（５）
に替え、その後の工程で使用できる。
また、熱処理後ＫＧｅ薄膜（４） Ｋ被着する金属膜（
８）はＴｉ Ｋ限定されるものでなり、例えばＮｂ 、
・Ｖ。
８）はＴｉ Ｋ限定されるものでなり、例えばＮｂ 、
・Ｖ。
Ｔａ 、 Ｗ 、 Ｍｏなどの高融点金属やムｕＧｅな
どの合金でもよく、さらＫＴＩ／人１ 、 Ｔｉ ／
Ｐｔ ／ Ａｕ 等、２層以上を積層させてもよい。
どの合金でもよく、さらＫＴＩ／人１ 、 Ｔｉ ／
Ｐｔ ／ Ａｕ 等、２層以上を積層させてもよい。
この発明の製造方法によるオーム性電極のｎ型Ｇａ／ｋ
ｍに対する接触抵抗は、Ｇｅ −ＧａＡｍ間、Ｇａ自体
、およびＧｅ−金属膜間の抵抗ではぼ決定される。
ｍに対する接触抵抗は、Ｇｅ −ＧａＡｍ間、Ｇａ自体
、およびＧｅ−金属膜間の抵抗ではぼ決定される。
従って接触抵抗の低い良好なオーム性接触を再現性良く
得るには、Ｇｅ薄膜（４）自体の比抵抗を下げるととも
にこれと金属膜間の接触抵抗を小さくする必要がある。
得るには、Ｇｅ薄膜（４）自体の比抵抗を下げるととも
にこれと金属膜間の接触抵抗を小さくする必要がある。
このため、Ｇｅ薄膜（４）中のドナー不純物濃度を高く
することが効果的で、少くとも１０”Ｃａ１以上の不純
物濃度であること、また良好なオーム性接触を得るため
Ｋはｌ Ｑ” ＣＩＬ”以上の不純物濃度であることが
望ましい。この観点から発明者は種穫の比抵抗を有する
Ｇｏを用いて実験を行なった結果、１０−２Ω１以下の
低比抵抗ｎ ｍ Ｇｅが薄膜形成用材料として適当であ
ることを見出し友。なお、前記実施例では薄膜形成用材
料としてム＄ドープ伽を用いたが、低比抵抗のリン（Ｐ
）ドープ伽、アンチ七ン（８ｂ）ドープＧｅ等を用いて
もよい結果が得られた。
することが効果的で、少くとも１０”Ｃａ１以上の不純
物濃度であること、また良好なオーム性接触を得るため
Ｋはｌ Ｑ” ＣＩＬ”以上の不純物濃度であることが
望ましい。この観点から発明者は種穫の比抵抗を有する
Ｇｏを用いて実験を行なった結果、１０−２Ω１以下の
低比抵抗ｎ ｍ Ｇｅが薄膜形成用材料として適当であ
ることを見出し友。なお、前記実施例では薄膜形成用材
料としてム＄ドープ伽を用いたが、低比抵抗のリン（Ｐ
）ドープ伽、アンチ七ン（８ｂ）ドープＧｅ等を用いて
もよい結果が得られた。
次にＧｅ薄膜（４）を被着したのらの熱処理温度は、Ｇ
ａ１ｇ基体（１）の種類、適用する素子、Ｇｅ薄膜（４
）の膜厚等によって最適な熱処理温度が存在するが、こ
の温度をあまり低くするとＧａＡｓとＧｅとの反応が不
十分となシ、良好なオーム性を示さなくなる。
ａ１ｇ基体（１）の種類、適用する素子、Ｇｅ薄膜（４
）の膜厚等によって最適な熱処理温度が存在するが、こ
の温度をあまり低くするとＧａＡｓとＧｅとの反応が不
十分となシ、良好なオーム性を示さなくなる。
この温度として上記実施例ではイオン注入後のアニーリ
ングを兼ねている丸め８００℃を選んだが、他の場合に
おいても概ねほぼこの程度の温度で熱処理を施すことが
望ましい。
ングを兼ねている丸め８００℃を選んだが、他の場合に
おいても概ねほぼこの程度の温度で熱処理を施すことが
望ましい。
以上述べたようＫこの発明によれば、金属膜をＧａＡｓ
基体上の所定の領域、例えばオーム性電極形成域に設は
九〇ａ薄膜上に被着することによって−わゆる非合金化
オーム性電極を得ることができる。
基体上の所定の領域、例えばオーム性電極形成域に設は
九〇ａ薄膜上に被着することによって−わゆる非合金化
オーム性電極を得ることができる。
また、工程中で高温の熱処理を施す必要があるものの、
この熱処理後でもＧｅ薄膜の表面に平滑に保たれており
、［有］薄膜が加工性に富むことと相俟って所望の形状
のオーム性電極を容易に傅ることができる。
この熱処理後でもＧｅ薄膜の表面に平滑に保たれており
、［有］薄膜が加工性に富むことと相俟って所望の形状
のオーム性電極を容易に傅ることができる。
さらに、従来ｎ型ＧａＡｓ Ｋ対しショットキ接触にし
がならなかった金属でもオーム性接触が得られる丸め、
他の素子、例えばショットキゲート型電界効果トランジ
スタ等の製造工程も大幅な短縮が可能となる効果もあシ
、その工業的価値はきわめて大きい。
がならなかった金属でもオーム性接触が得られる丸め、
他の素子、例えばショットキゲート型電界効果トランジ
スタ等の製造工程も大幅な短縮が可能となる効果もあシ
、その工業的価値はきわめて大きい。
第１図（、）〜（ｅ）はこの発明にかかる製造方法の一
実施例を工程ＪＩＫ示すいずれも断面図で、図（−は導
電層領域形成工程を、図（ｂ）はＧｅ薄膜の形成工程を
、図（Ｃ）Ｆｉ電極形成のための窓を形成する工１１を
、図（ｄ）はリフトオフによ゛る電極形成工程を、図（
ｅ）は形成されたホール素子を夫々示すいずれも断面図
、ｄμ 第２図は第１図（ｅ） Ｋ対応しホール素子の上面図で
ある。 １・・・・・・半絶縁性ＧａＡｍ基体 ２・・・イオン注入のマスク ３・・・・・・表面導電層領域 ４・・・・・Ｇｅ薄膜 ５・・−・８ｉ０．膜 ６・−・・・・ホトレジスト膜 ７・・・・・・ホトレジスト膜の窓 ８・・・・・・金属膜 １０ ・−ホール素子代理人
弁理士 井 上 −男 第 １ 図 （ＯＬ） Ｃｂ） （ｄ） 第 １ 図 。 （ｅ） 第 ２ 図
実施例を工程ＪＩＫ示すいずれも断面図で、図（−は導
電層領域形成工程を、図（ｂ）はＧｅ薄膜の形成工程を
、図（Ｃ）Ｆｉ電極形成のための窓を形成する工１１を
、図（ｄ）はリフトオフによ゛る電極形成工程を、図（
ｅ）は形成されたホール素子を夫々示すいずれも断面図
、ｄμ 第２図は第１図（ｅ） Ｋ対応しホール素子の上面図で
ある。 １・・・・・・半絶縁性ＧａＡｍ基体 ２・・・イオン注入のマスク ３・・・・・・表面導電層領域 ４・・・・・Ｇｅ薄膜 ５・・−・８ｉ０．膜 ６・−・・・・ホトレジスト膜 ７・・・・・・ホトレジスト膜の窓 ８・・・・・・金属膜 １０ ・−ホール素子代理人
弁理士 井 上 −男 第 １ 図 （ＯＬ） Ｃｂ） （ｄ） 第 １ 図 。 （ｅ） 第 ２ 図
Claims (1)
- 、Ｗｉ砒化ガリウム結晶基体の表面の所定の領域にゲル
マニウム薄膜を設ける工程と、前記ｎ型砒化ガリウム結
晶基体を前記ゲルマニウム薄膜と共に所定の熱処理を行
なう工程と、前記ゲルマニウム薄膜上に金属膜を被着す
る工程とを具備するｎ型砒化ガリウムへのオーム性電極
の形成方法に於て、前記ゲルマニウム薄膜は、ドナー不
純物が添加されたゲルマニウムを原材料とした薄膜形成
法に依って設けられるととｔ−特徴とするａｌｌ砒化ガ
リウムへのオーム性電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10067784A JPS60245220A (ja) | 1984-05-21 | 1984-05-21 | 砒化ガリウムへのオ−ム性電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10067784A JPS60245220A (ja) | 1984-05-21 | 1984-05-21 | 砒化ガリウムへのオ−ム性電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60245220A true JPS60245220A (ja) | 1985-12-05 |
Family
ID=14280382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10067784A Pending JPS60245220A (ja) | 1984-05-21 | 1984-05-21 | 砒化ガリウムへのオ−ム性電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60245220A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4883773A (en) * | 1986-12-16 | 1989-11-28 | Sharp Kabushiki Kaisha | Method of producing magnetosensitive semiconductor devices |
| JP2016510511A (ja) * | 2013-01-30 | 2016-04-07 | エクシコ フランス | 半導体デバイスのための改善された低抵抗接点 |
-
1984
- 1984-05-21 JP JP10067784A patent/JPS60245220A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4883773A (en) * | 1986-12-16 | 1989-11-28 | Sharp Kabushiki Kaisha | Method of producing magnetosensitive semiconductor devices |
| JP2016510511A (ja) * | 2013-01-30 | 2016-04-07 | エクシコ フランス | 半導体デバイスのための改善された低抵抗接点 |
| JP2021061436A (ja) * | 2013-01-30 | 2021-04-15 | エクシコ フランス | 半導体デバイスのための改善された低抵抗接点 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08241983A (ja) | 耐熱ゲート・ヘテロ構造電界効果トランジスタおよびその方法 | |
| JPH0235462B2 (ja) | ||
| JPS60245220A (ja) | 砒化ガリウムへのオ−ム性電極の形成方法 | |
| JPS6362313A (ja) | 半導体装置の製造方法 | |
| JPH01120818A (ja) | 低伝達抵抗オーム接触の形成方法 | |
| JPH0616502B2 (ja) | 半導体素子の製造方法 | |
| JPH0235463B2 (ja) | ||
| JP3096133B2 (ja) | 化合物半導体装置 | |
| JPS58103175A (ja) | 半導体装置およびその製造方法 | |
| JPH08222526A (ja) | Ｐ・ｎ型同一オーミック材料及びその製造方法 | |
| JPS6050966A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0439772B2 (ja) | ||
| JPS6354774A (ja) | 化合物半導体装置の製造方法 | |
| JPS63304665A (ja) | 半導体装置 | |
| JPS6116577A (ja) | 半導体装置 | |
| JP2731194B2 (ja) | 化合物半導体装置の製造方法 | |
| JPS60107867A (ja) | 半導体装置とその製法 | |
| JPS58176973A (ja) | 半導体装置の製造方法 | |
| JPS5975674A (ja) | 化合物半導体装置の製造方法 | |
| JPH0352238A (ja) | 化合物半導体装置の製造方法 | |
| JPS6190470A (ja) | 化合物半導体装置の製造方法 | |
| JPH02211622A (ja) | 半導体装置及びその製造方法 | |
| JPS61204982A (ja) | 電界効果トランジスタ | |
| JPS61102730A (ja) | オ−ミツク接触の形成方法 | |
| JPS6050967A (ja) | 電界効果トランジスタの製造方法 |