JPH0352238A - 化合物半導体装置の製造方法 - Google Patents

化合物半導体装置の製造方法

Info

Publication number
JPH0352238A
JPH0352238A JP18615789A JP18615789A JPH0352238A JP H0352238 A JPH0352238 A JP H0352238A JP 18615789 A JP18615789 A JP 18615789A JP 18615789 A JP18615789 A JP 18615789A JP H0352238 A JPH0352238 A JP H0352238A
Authority
JP
Japan
Prior art keywords
film
compound semiconductor
thickness
semiconductor device
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18615789A
Other languages
English (en)
Inventor
Koji Watanabe
渡邊 厚司
Kaoru Inoue
薫 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP18615789A priority Critical patent/JPH0352238A/ja
Publication of JPH0352238A publication Critical patent/JPH0352238A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、化合物半導体装置の製造方法に関し,特に、
マイクロ波帯の高周波トランジスタや高速ディジタルI
Cなどの化合物半導体装置の製造方法に関するものであ
る。
(従来の技術) 従来の化合物半導体装置の製造方法について,低拡散ド
レイン(LDD)構造のガリウムヒ素電界効果形トラン
ジスタ(以下MESFETと称す)を例として第3図に
より説明する。
第3図(a)ないし(e)は、従来の製造工程を工程順
に示した要部拡大断面図である。
まず、半絶縁性ガリウムヒ素(以下GaAsと称す)基
板11の表面に2ケイ素(Si)イオンを、加速電圧4
0keV、濃度2.O X to°an−”の条件で注
入し、n形導電域となる活性層12を形成する(第3図
( ,i ’) ),次に,スバッタ法などにより高融
点金属の薄層、例えば厚さ4000入のケイ化タングス
テン(以下WSiと称す)層を全面に形或した後、写真
食刻およびドライエッチングによって.WSLゲート1
3を形成する.次に.WSiゲート13をマスクとして
,加速電圧50kaV.濃度5.O X 10′″国−
2の条件でイオンを注入し,自己整合的に低濃度(n′
)拡散領域t4を形或する(第3図(b)).続いて,
加速電圧100keV ,濃度?.O X 10” a
m−”の条件でイオンを注入シ、自己整合的に高濃度(
n′)拡散領域15を形威した?、常圧化学的気相成長
(以下CVDと称す)法などにより,任意の厚さの二酸
化ケイ素(以下Sun,と称す)膜l6を堆積し、アル
ゴン水素などの不活性ガス雰囲気の拡散炉の中で,温度
800℃ないし1000℃で拡散熱処理を施す(第3図
(c) ).次に,プラズマ化学的気相成長(PC:V
D)法により厚さ2000人の窒化ケイ素(SiN)膜
17を堆積した(第3図(d))後、A u G eな
どの金属により,オーミック電極18を形成する(第3
図(e))と.MESFETが完或する. (発明が解決しようとする課題〉 しかしながら、上記の製造方法では、拡散熱処理方法や
装置によって、活性層12、低濃度(n′)拡散領域l
4および高濃度(n0)拡散領域15の活性化率が最高
となるSiO■膜16の膜厚が決まり、特に低濃度(n
′)拡散領域■4および高濃度(n”)拡散領域15の
活性化率を良くするために厚さ500人以上のSin2
膜l6を堆積していた。
第3図において、このような厚いSi○,膜16を用い
ると、WSiゲート13とSio.膜16の境界に接す
るガリウムヒ素基板11表面で顕著にガリウム(Ga)
元素やヒ素(As)元素がぬけるエッチング溝19が形
威される.これは、Sio2中に含まれている酸素がG
aと結合して安定な酸化ガリウム(Ga,○,)を形戊
する反応が、境界で集中して起きるもので,Sin,膜
16が厚いほど大きくエッチングされ、数百人の大きさ
になるという問題があった。
このようなエッチング溝l9は,例えば,電流の減少、
閾値電圧のばらつき、耐圧の減少として現われトランジ
スタの特性を低下させるという問題があった。
本発明は上記の問題を解決するもので、エッチング溝の
発生しない、安定したFET等が得られる化合物半導体
装置の製造方法を提供するものである. (課題を解決するための手段) 上記の課題を解決するため、本発明は,拡散熱処理時に
保護膜として用いるSin2膜の膜厚を300A以下に
して、アニールによって起きるW S iゲートとSi
n,膜の境界で発生するエッチングを?えるものである
. (作 用) 上記の構成により,SiO■膜の膜厚に比例するSio
,によるGa,O,の形或反応が少なくなるので、ガリ
ウムヒ素基板のエッチングを防ぐことができる。
(実施例) 本発明の一実施例を従来例と同じMESFETを例とし
て第1図により説明する. 第l図(a)ないし(a)は,本発明によるMESFE
Tの製造方法を工程順に示す要部拡大断面図で、1は半
絶縁性ガリウムヒ素(GaAs)基板,2は活性層、3
はWSiゲート,4は低濃度(n′)拡散領域,5は高
濃度(n0)拡散領域,6は二酸化ケイ素(SiO■)
膜、7は窒化ケイ素(SiN)膜,8はオーミック電極
である.第3図(a)ないし(s)に示した従来例と異
なる点は、第1図(c)で、CVD法などにより厚さ3
00人以下のSio,膜6を形成した点と,第1図(d
)の拡散熱処理で,水素雰囲気の拡散熱処理炉の中で、
温度820℃で15分間拡散を行う点である.その他は
従来例と変わらないので、その説明を省略する. なお、本実施例では、Sin.膜6の厚さを300大と
したが、それ以下の膜厚あるいは、Sio,膜6を形威
しなくてもよい.また、Sio.膜6を単独膜として用
いたが、その上に例えばW S i Nのような高融点
金属を蒸着した2層以上の膜か、あるいは.Sin.膜
6なしに、高融点金属の単独膜を用いてもよい.要は,
0〜300人の膜厚でSio.膜6を設定することであ
る。
本実施例のように、Sin2膜6の厚さを300 A以
下にすると、Sio,膜6から供給される酸素が制限さ
れるため、酸化ガリウムの形或が抑えられて、エッチン
グ溝19(第3図)が発生しない.次に、Sio.膜の
膜厚を300λ以下とした理由について説明する. 第2図の横軸は問題とするSio.膜の膜厚の大きさで
あり,縦軸はアニール後に発生するGaAsのエッチン
グ溝の深さである。この結果によるとSin,膜の膜厚
がOのとき最も良<FETの電流も最も流れ易いが,通
常のMESFETの活性贋の深さが、浅いときには50
0 A程度であることを考慮すると、Sin.膜の膜厚
が370入まで厚くなるにしたがい,電流は流れにくく
なり、370入を越えるとエッチング溝が500人を越
え、電流が全く流れなくなる.従って、最低限電流を流
すことを考えると、Sin.の膜厚は300人以下が妥
当である. (発明の効果) 以」二説明したように、本発明によれば拡散熱処理時に
WSiゲートとSin,膜の境界で顕著に発生していた
G a A s基板のエッチング溝がほとんど発生しな
いので、特性の安定した化合物半導体装置が得られる。
【図面の簡単な説明】
第1図(a)〜(e)は本発明による化合物半導体装置
(MESFET)の製造工程を工程順に示す要部拡大断
面図、第2図はSio,膜の厚さを300入以下とした
理由を説明するための図、第3図は従来のMESFET
の製造工程を工程順に示す要部拡大断面図である。 工 ・・・半絶縁性ガリウムヒ素(GaAs)基板、 
2・・・活性層、 3 ・・・WSiゲート,4・・・
低濃度(n′)拡散領域, 5 ・・・高濃度(n”)
拡散領域、 6 ・・・二酸化ケイ素(Sun.)膜5
 7・・・窒化ケイ素(SiN)膜、 8・・・オーミ
ック電極。

Claims (1)

    【特許請求の範囲】
  1. 化合物半導体基板の表面に、選択的に高融点金属膜パタ
    ーンを形成する工程と、上記の高融点金属パターンを含
    め上記の化合物半導体基板の表面に酸化ケイ素膜を堆積
    する工程と、上記の化合物半導体基板に注入されたイオ
    ンを拡散する熱処理工程からなる化合物半導体装置の製
    造方法において、上記の酸化ケイ素膜の膜厚を300Å
    以下とし、拡散熱処理を温度820℃水素雰囲気炉中で
    行うことを特徴とする化合物半導体装置の製造方法。
JP18615789A 1989-07-20 1989-07-20 化合物半導体装置の製造方法 Pending JPH0352238A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18615789A JPH0352238A (ja) 1989-07-20 1989-07-20 化合物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18615789A JPH0352238A (ja) 1989-07-20 1989-07-20 化合物半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0352238A true JPH0352238A (ja) 1991-03-06

Family

ID=16183380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18615789A Pending JPH0352238A (ja) 1989-07-20 1989-07-20 化合物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0352238A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004056593A1 (de) * 2002-12-19 2004-07-08 Daimlerchrysler Ag Verfahren zum betreiben einer klimaanlage
JP2008539915A (ja) * 2005-05-10 2008-11-20 スポーツ アンド サポーツ リミテッド コルセット

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004056593A1 (de) * 2002-12-19 2004-07-08 Daimlerchrysler Ag Verfahren zum betreiben einer klimaanlage
JP2008539915A (ja) * 2005-05-10 2008-11-20 スポーツ アンド サポーツ リミテッド コルセット

Similar Documents

Publication Publication Date Title
JPH11297712A (ja) 化合物膜の形成方法及び半導体素子の製造方法
JPH02192127A (ja) T型ゲート形状を有する自己整合mesfetの製造方法
US5362658A (en) Method for producing semiconductor device
JPH05299441A (ja) 電界効果トランジスタの製造方法
JPH0352238A (ja) 化合物半導体装置の製造方法
JP3277910B2 (ja) 電界効果トランジスタ及びその製造方法
JPS6390175A (ja) 化合物半導体電界効果トランジスタの製造方法
JP2731194B2 (ja) 化合物半導体装置の製造方法
JPH0429225B2 (ja)
JPS60136264A (ja) 半導体装置の製造方法
JPS62291070A (ja) 半導体装置の製造方法
JPS58147168A (ja) 半導体装置の製造方法
JPS61292964A (ja) 半導体装置の製造方法
JPH07254617A (ja) 半導体集積回路装置の製造方法
JPH0521467A (ja) 電界効果トランジスタの製造方法
JPH02262343A (ja) 化合物半導体装置及びその製造方法
JPH09293735A (ja) 電界効果トランジスタの製造方法
JPS6260268A (ja) 電界効果トランジスタの製造方法
JPS6347982A (ja) 半導体装置
JPS61198785A (ja) 半導体装置の製造方法
JPH0410549A (ja) 電界効果型トランジスタの製造方法
JPH0621100A (ja) Mesfetを含む半導体装置およびその製造方法
JPS6366973A (ja) 半導体装置の製造方法
JPS6158274A (ja) 半導体装置の製造方法
JPH0669243A (ja) 半導体装置の製造方法