JPS6390175A - 化合物半導体電界効果トランジスタの製造方法 - Google Patents
化合物半導体電界効果トランジスタの製造方法Info
- Publication number
- JPS6390175A JPS6390175A JP23435886A JP23435886A JPS6390175A JP S6390175 A JPS6390175 A JP S6390175A JP 23435886 A JP23435886 A JP 23435886A JP 23435886 A JP23435886 A JP 23435886A JP S6390175 A JPS6390175 A JP S6390175A
- Authority
- JP
- Japan
- Prior art keywords
- film
- compound semiconductor
- gate electrode
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 150000001875 compounds Chemical class 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 230000005669 field effect Effects 0.000 title claims description 8
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000005121 nitriding Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 150000002736 metal compounds Chemical class 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 abstract 2
- 230000003245 working effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 21
- 229910052721 tungsten Inorganic materials 0.000 description 11
- 239000010937 tungsten Substances 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- -1 tungsten nitride Chemical class 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910000070 arsenic hydride Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【発明の目的】
(産業上の利用分野)
この発明は、化合物半導体電界効果トランジスタの製造
方法に関する。 (従来の技術) ショットキバリアゲート型電界効果トランジスタ(ME
SFET)においては、ソース電極Φゲート電極間に存
在するソース直列抵抗(R)が、その特性を決定する大
きな要因となっている。すなわち、FETの真性相互コ
ンダクタンス(gIilo)及び実際の相互コンダクタ
ンス(g、)とRとの間には、 g −g /(1+Rg ) m mo s
ag。 なる関係があり、Rが小さいほどg が大きくIl なる。したがって、FETの高性能化には、Rsの低減
が重要である。 このため、耐熱性ゲート電極に対して自己整合的にソー
スドレイン領域を形成する技術が用いられている。その
概要を第2図(a)〜(C)を用いて説明する。活性層
を形成した基板全面に耐熱性金属又はその化合物を堆積
しく第2図(a) ) 、パターニングしてゲート電極
を形成する(第2図(b))。 この後、ゲート電極をマスクとしてイオン注入を行い、
熱処理を施して注入イオンを活性化し、ソース・ドレイ
ン領域を形成する(第2図(C))。 従来、この耐熱性ゲート電極の材料としては、Ti W
、WSl 、WNx等が知られているが、中でもW N
xはショットキバリア性に優れている特徴がある。そ
してW N x膜は不活性ガスとN2との混合雰囲気中
でのWターゲットの反応性スパッタリングによって形成
されるものが用いられてきた。しかし、この方法で形成
されたW N X膜は、一般には不安定な非晶質をなし
、ソース・ドレイン領域を形成するための活性化熱処理
によって、化合物半導体基板との間にしばしば相互拡散
・反応を生じる。このことが、形成したMESFETの
特性の均一性・再現性を悪化させる一要因となっていた
。 (発明が解決しようとする問題点) 本発明は、以上の点に鑑みてなされたものである。すな
わち、従来法の欠点であるソース・ドレイン領域形成の
だめの熱処理工程における化合物半導体基板との相互反
応・拡散を生じない耐熱性ゲート電極膜を形成し、これ
により均一性・再現性に優れた化合物半導体電界効果ト
ランジスタを製造する方法を提供することを目的とする
。 [発明の構成] (問題点を解決するための手段) 本発明では、化合物半導体基板表面にW膜を堆積した後
、N2 、NH3等の雰囲気中にてW膜の一部又は全部
を窒化して、W N x層を形成する。 この後、一部又は全部を窒化したW膜を加工してゲート
電極とするものである。 (作用) 化合物半導体表面にCVD法又はスパッタ法によって形
成したW膜は、一般に数百〜数千人の径を有する粒状又
は柱状の多結晶をなす。このW膜に対して何らかの窒化
処理を施した場合、主に粒状又は柱状結晶の表面部のみ
が窒化され、結晶粒(又は柱)同志の隙間(結晶粒界)
が窒素でふさがれた形になる。これにより、熱処理を施
した時に化合物半導体を構成する原子がW膜の粒界を拡
散することが妨げられる。又、WとNの結合は極めて強
固であるたるめ、Wと化合物半導体を構成する元素との
反応は生じない。 このようにして形成した窒化タングステンを材料とする
ことにより、耐熱性に優れたゲート電極を形成すること
ができ、もって均一性・再現性に優れた化合物半導体電
界効果トランジスタを製造することができる。 (実施例) 本発明の実施例を第1図(a)〜(e)を用いて説明す
る。まず、半絶縁性Ga As基板1にS1+を加速電
圧50 KeV 、ドーズ量2X1012/cJでイオ
ン注入し、850℃で15分間熱処理してn型活性層2
を形成する(第1図(a))。次にスパッタリング蒸着
装置により、タングステン膜3を〜100人形成する(
第1図(b))。ここでNH3を含む雰囲気中で600
℃にて熱処理を行なうことにより、タングステン膜3を
表面付近より窒化する(第1図(C))。尚〜100人
と薄い膜を用いるのはこの条件にて窒化が表面数十人ま
でしか進まないためである。次に、窒化したタングステ
ン膜3′上に、タングステン膜4を〜200oA堆積し
た後、CF4を含むガスによる反応性イオンエツチング
によりタングステン膜4及び窒化したタングステン膜3
′を加工して幅1゜5μmのパターン(ゲート電極)を
形成する(第1図(d))。 この後、S1+を加速電圧180Kev、ドーズ量3X
10’/c−でイオン注入し、PSG膜を〜〜5000
人基板1の両面に堆積して800℃、10分間の熱処理
を行い、ソース・ドレイン領域、5.6を形成する。さ
らにソース・ドレイン領域5.6上に、Au Ge膜か
らなるソース・ドレイン電極7.8を形成する(第1図
(e))。 上述した方法で得られたM E S F E Tは、2
インチウェハ面内での閾値電圧Vthの分散σが30〜
40mVと小さく、均一なFET特性を示していた。又
、ウェハ間でのバラツキも小さく、閾値電圧の2インチ
ウェハ面内での平均値W■は、n型活性層の形成時のイ
オン注入ドーズ量から経験的に求められる閾値電圧V*
に対して±60mVの範h 日内にあった。さらにFETの性能を示す相互コンダク
タンスg も200 as/ ma+と良好であった。 覆 尚比較の為に従来例として、ゲート電極に、A「とN2
の混合雰囲気中でのWターゲットの反応性スパッタリン
グによって〜2000人堆積した窒化タングステン膜の
みを材料として用い、他の工程を同じくしてMESFE
Tを形成した場合、■ の分散σが50〜70aIvで
あり、又、V、h7><h ■零に対して100〜200mVプラス側にシフトh しているウェハが散見された。これはソース及びドレイ
ン領域の活性化の為に行う300℃程度の熱処理工程に
おいて基板と非晶質な窒化タングステン膜との間に相互
拡散・反応が生じ、ショットキ接合界面が実質的に移動
して活性層の実効的厚さが減少した為と考えられる。 以上のように、本実施例の方法によれば、均一性、再現
性に優れ、しかも高性能なMESFETを製造すること
ができる。 なお、本発明のMESFETの製造方法は、上記実施例
に限られない。例えば、基板はGa Asに限らず、他
の化合物半導体であってもよい。ゲート電極形成後の熱
処理方法についても、実施例の方法に限らず、St 0
2 、St N、St ON。 AIIN等を被82.iとして用いたキャップアニール
法、あるいはAsH3雰囲気中でのアニール法などでも
よい。 [発明の効果コ 以上説明したように、本発明によれば、良好なショット
キ接合を有し、均一性・再現性に優れたMESFETを
得ることができる。
方法に関する。 (従来の技術) ショットキバリアゲート型電界効果トランジスタ(ME
SFET)においては、ソース電極Φゲート電極間に存
在するソース直列抵抗(R)が、その特性を決定する大
きな要因となっている。すなわち、FETの真性相互コ
ンダクタンス(gIilo)及び実際の相互コンダクタ
ンス(g、)とRとの間には、 g −g /(1+Rg ) m mo s
ag。 なる関係があり、Rが小さいほどg が大きくIl なる。したがって、FETの高性能化には、Rsの低減
が重要である。 このため、耐熱性ゲート電極に対して自己整合的にソー
スドレイン領域を形成する技術が用いられている。その
概要を第2図(a)〜(C)を用いて説明する。活性層
を形成した基板全面に耐熱性金属又はその化合物を堆積
しく第2図(a) ) 、パターニングしてゲート電極
を形成する(第2図(b))。 この後、ゲート電極をマスクとしてイオン注入を行い、
熱処理を施して注入イオンを活性化し、ソース・ドレイ
ン領域を形成する(第2図(C))。 従来、この耐熱性ゲート電極の材料としては、Ti W
、WSl 、WNx等が知られているが、中でもW N
xはショットキバリア性に優れている特徴がある。そ
してW N x膜は不活性ガスとN2との混合雰囲気中
でのWターゲットの反応性スパッタリングによって形成
されるものが用いられてきた。しかし、この方法で形成
されたW N X膜は、一般には不安定な非晶質をなし
、ソース・ドレイン領域を形成するための活性化熱処理
によって、化合物半導体基板との間にしばしば相互拡散
・反応を生じる。このことが、形成したMESFETの
特性の均一性・再現性を悪化させる一要因となっていた
。 (発明が解決しようとする問題点) 本発明は、以上の点に鑑みてなされたものである。すな
わち、従来法の欠点であるソース・ドレイン領域形成の
だめの熱処理工程における化合物半導体基板との相互反
応・拡散を生じない耐熱性ゲート電極膜を形成し、これ
により均一性・再現性に優れた化合物半導体電界効果ト
ランジスタを製造する方法を提供することを目的とする
。 [発明の構成] (問題点を解決するための手段) 本発明では、化合物半導体基板表面にW膜を堆積した後
、N2 、NH3等の雰囲気中にてW膜の一部又は全部
を窒化して、W N x層を形成する。 この後、一部又は全部を窒化したW膜を加工してゲート
電極とするものである。 (作用) 化合物半導体表面にCVD法又はスパッタ法によって形
成したW膜は、一般に数百〜数千人の径を有する粒状又
は柱状の多結晶をなす。このW膜に対して何らかの窒化
処理を施した場合、主に粒状又は柱状結晶の表面部のみ
が窒化され、結晶粒(又は柱)同志の隙間(結晶粒界)
が窒素でふさがれた形になる。これにより、熱処理を施
した時に化合物半導体を構成する原子がW膜の粒界を拡
散することが妨げられる。又、WとNの結合は極めて強
固であるたるめ、Wと化合物半導体を構成する元素との
反応は生じない。 このようにして形成した窒化タングステンを材料とする
ことにより、耐熱性に優れたゲート電極を形成すること
ができ、もって均一性・再現性に優れた化合物半導体電
界効果トランジスタを製造することができる。 (実施例) 本発明の実施例を第1図(a)〜(e)を用いて説明す
る。まず、半絶縁性Ga As基板1にS1+を加速電
圧50 KeV 、ドーズ量2X1012/cJでイオ
ン注入し、850℃で15分間熱処理してn型活性層2
を形成する(第1図(a))。次にスパッタリング蒸着
装置により、タングステン膜3を〜100人形成する(
第1図(b))。ここでNH3を含む雰囲気中で600
℃にて熱処理を行なうことにより、タングステン膜3を
表面付近より窒化する(第1図(C))。尚〜100人
と薄い膜を用いるのはこの条件にて窒化が表面数十人ま
でしか進まないためである。次に、窒化したタングステ
ン膜3′上に、タングステン膜4を〜200oA堆積し
た後、CF4を含むガスによる反応性イオンエツチング
によりタングステン膜4及び窒化したタングステン膜3
′を加工して幅1゜5μmのパターン(ゲート電極)を
形成する(第1図(d))。 この後、S1+を加速電圧180Kev、ドーズ量3X
10’/c−でイオン注入し、PSG膜を〜〜5000
人基板1の両面に堆積して800℃、10分間の熱処理
を行い、ソース・ドレイン領域、5.6を形成する。さ
らにソース・ドレイン領域5.6上に、Au Ge膜か
らなるソース・ドレイン電極7.8を形成する(第1図
(e))。 上述した方法で得られたM E S F E Tは、2
インチウェハ面内での閾値電圧Vthの分散σが30〜
40mVと小さく、均一なFET特性を示していた。又
、ウェハ間でのバラツキも小さく、閾値電圧の2インチ
ウェハ面内での平均値W■は、n型活性層の形成時のイ
オン注入ドーズ量から経験的に求められる閾値電圧V*
に対して±60mVの範h 日内にあった。さらにFETの性能を示す相互コンダク
タンスg も200 as/ ma+と良好であった。 覆 尚比較の為に従来例として、ゲート電極に、A「とN2
の混合雰囲気中でのWターゲットの反応性スパッタリン
グによって〜2000人堆積した窒化タングステン膜の
みを材料として用い、他の工程を同じくしてMESFE
Tを形成した場合、■ の分散σが50〜70aIvで
あり、又、V、h7><h ■零に対して100〜200mVプラス側にシフトh しているウェハが散見された。これはソース及びドレイ
ン領域の活性化の為に行う300℃程度の熱処理工程に
おいて基板と非晶質な窒化タングステン膜との間に相互
拡散・反応が生じ、ショットキ接合界面が実質的に移動
して活性層の実効的厚さが減少した為と考えられる。 以上のように、本実施例の方法によれば、均一性、再現
性に優れ、しかも高性能なMESFETを製造すること
ができる。 なお、本発明のMESFETの製造方法は、上記実施例
に限られない。例えば、基板はGa Asに限らず、他
の化合物半導体であってもよい。ゲート電極形成後の熱
処理方法についても、実施例の方法に限らず、St 0
2 、St N、St ON。 AIIN等を被82.iとして用いたキャップアニール
法、あるいはAsH3雰囲気中でのアニール法などでも
よい。 [発明の効果コ 以上説明したように、本発明によれば、良好なショット
キ接合を有し、均一性・再現性に優れたMESFETを
得ることができる。
第1図は本発明の一実施例を説明する為の工程断面図、
第2図は従来の製造方法を説明する工程断面図である。 1・・・・・・・・・・・・半絶縁性Ga As基板2
・・・・・・・・・・・・n型活性層3.4・・・・・
・W膜 3′・・・・・・−・・窒化されたW膜5.14・・・
ソース領域 6.15・・・ドレイン領域 7.8・・・・・・ソース・ドレイン電極11・・・・
・・・・・化合物半導体基板12・・・・・・・・・活
性層
第2図は従来の製造方法を説明する工程断面図である。 1・・・・・・・・・・・・半絶縁性Ga As基板2
・・・・・・・・・・・・n型活性層3.4・・・・・
・W膜 3′・・・・・・−・・窒化されたW膜5.14・・・
ソース領域 6.15・・・ドレイン領域 7.8・・・・・・ソース・ドレイン電極11・・・・
・・・・・化合物半導体基板12・・・・・・・・・活
性層
Claims (3)
- (1)化合物半導体表面にW膜を堆積する工程と、前記
W膜の一部又は全部を窒化する工程と、前記一部又は全
部を窒化したW膜を加工してゲート電極を形成する工程
とを含むことを特徴とする、化合物半導体電界効果トラ
ンジスタの製造方法。 - (2)化合物半導体表面にW膜を堆積する工程と、前記
W膜の一部又は全部を窒化する工程と、金属膜又は金属
化合物を堆積する工程と、前記金属膜及び前記一部又は
全部を窒化したW膜を加工してゲート電極を形成する工
程とを含むことを特徴とする化合物半導体電界効果トラ
ンジスタの製造方法。 - (3)前記W膜の厚さが100Å以下であることを特徴
とする特許請求の範囲第2項記載の化合物半導体電界効
果トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23435886A JPS6390175A (ja) | 1986-10-03 | 1986-10-03 | 化合物半導体電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23435886A JPS6390175A (ja) | 1986-10-03 | 1986-10-03 | 化合物半導体電界効果トランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6390175A true JPS6390175A (ja) | 1988-04-21 |
Family
ID=16969752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23435886A Pending JPS6390175A (ja) | 1986-10-03 | 1986-10-03 | 化合物半導体電界効果トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6390175A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH039566A (ja) * | 1989-06-07 | 1991-01-17 | Toshiba Corp | 半導体装置 |
US7985597B2 (en) | 2002-04-16 | 2011-07-26 | Universitat Bern | Process and apparatus for providing a gaseous substance for the analysis of chemical elements or compounds |
JP2011146753A (ja) * | 2011-05-06 | 2011-07-28 | Rohm Co Ltd | 半導体装置 |
JP2014042053A (ja) * | 2013-10-15 | 2014-03-06 | Rohm Co Ltd | 半導体装置 |
-
1986
- 1986-10-03 JP JP23435886A patent/JPS6390175A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH039566A (ja) * | 1989-06-07 | 1991-01-17 | Toshiba Corp | 半導体装置 |
US7985597B2 (en) | 2002-04-16 | 2011-07-26 | Universitat Bern | Process and apparatus for providing a gaseous substance for the analysis of chemical elements or compounds |
JP2011146753A (ja) * | 2011-05-06 | 2011-07-28 | Rohm Co Ltd | 半導体装置 |
JP2014042053A (ja) * | 2013-10-15 | 2014-03-06 | Rohm Co Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6390175A (ja) | 化合物半導体電界効果トランジスタの製造方法 | |
JPH05299441A (ja) | 電界効果トランジスタの製造方法 | |
JP3035941B2 (ja) | ▲iii▼―▲v▼族化合物半導体装置の製造方法 | |
JPS60144980A (ja) | 半導体装置 | |
JPH04282841A (ja) | 半導体装置の製造方法 | |
JP3263956B2 (ja) | 半導体装置の製造方法 | |
JPS62130567A (ja) | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 | |
JPS62206886A (ja) | 化合物半導体電界効果トランジスタの製造方法 | |
JP2731194B2 (ja) | 化合物半導体装置の製造方法 | |
JPH0352238A (ja) | 化合物半導体装置の製造方法 | |
JPS609120A (ja) | 半導体装置の製造方法 | |
JP2889240B2 (ja) | 化合物半導体装置及びその製造方法 | |
JPS59172776A (ja) | 半導体装置の製造方法 | |
JPS6086871A (ja) | 電界効果トランジスタの製造方法 | |
JPS6347982A (ja) | 半導体装置 | |
JPH0216008B2 (ja) | ||
JPH01161873A (ja) | 半導体装置の製造方法 | |
JPS59181066A (ja) | 半導体装置の製造方法 | |
JPS6143443A (ja) | 半導体装置の製造方法 | |
JPH01228126A (ja) | 化合物半導体装置の製造方法 | |
JPS6037176A (ja) | 電界効果トランジスタの製造方法 | |
JPS59193070A (ja) | シヨツトキゲ−ト電界効果トランジスタの製造方法 | |
JPH05182988A (ja) | 半導体装置 | |
JPS63255922A (ja) | 化合物半導体の熱処理方法 | |
JPS61114583A (ja) | 半導体装置 |