JPS609120A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ＋　発明の技術分野 本発明は、半導体基板表面に形成するショソトキハリア
電極などに好適な、金属シリサイドを形成することを、
特徴とする半導体装置の製造方法に関する。

（ｂｌ　技術の背景 マイクロ波用又は高速度半導体装置は、高周波。

高速、大電力高集積化される傾向にあり、必然的に、半
導体基板は、キャリア移動度及び飽和ドリフト速度がシ
リコン（Ｓｉ）等に比較してより、大きいガリウム・砒
素（ＧａＡｓ）基板の半導体集積回路等への実用化が検
討されつつある。

ＧａＡｓショットキ形電界効果型トランジスタ（以下Ｇ
ａＡｓ　ＭＥＳＦＥＴと略称）により構成される、前記
の高性能化を実現させるプロセスとして、形成されたゲ
ート電極をマスクとしてイオン注入を行なう、セルフア
ライメント方式が不可欠なプロセスとなっており、例え
ばグー１−長さは０．７μｍ程度が要求される。イオン
注入により形成したｉｌ’ｔｉ　ｍ度Ｎ形層の不純物イ
オンを高温度アニーリングにより活性化させる必要があ
り、温度は、ｉＴ′ｔｌ温はど活性化率が向上し、通當
は８００　’ｃ以」二が選ばれるが、従来のショットキ
ハリアゲート＋Ａ料である、金又はアルミニウムは４０
０°Ｃ前後の低温で、半導体基板中に合金化してしまう
。

」二記理山から、高温アニーリングに爾える同融点金属
シリザイドを採用し、しかも良好なシ、、＋７１−キ特
性を持ち、微細加工し得る製造方法がめられている。

（Ｃ１従来技術と問題点 従来のショットキバリアゲート桐材である、金（Ａｕ）
、アルミニウム（ＡＩ）、チタン（Ｔｉ）、モリブデン
（Ｍｏ）、タングステン（Ｗ）。

タンタル（Ｔａ）などの金属が用いられている。

しかしながら、いずれも６００（’Ｃ：ｌ程度の熱処理
でゲート電極の電気特性、例えば障壁高さ〔φ８〕Ｉｎ
値口ｄｅａｌｉｔｙ　ｆａ、ｃｔｏｒ＝ｎｉｆ）、逆方
向耐圧が劣化する。

下記の表−１高融点金属、Ｍｏ、Ｔａ、Ｗをシラノ１−
キハリア材料としてＧａＡｓ基板上に形成し、φＢ　、
ｎｉｆを測定したものであり、Ｔａ。

Ｗば５５０℃の熱処理で剥離及び整流性劣化を起こす。

そこで、最近高融点シリサイドによりショットキバリア
を形成することが行なわれるようになった。その１つの
方法として、ホットプレス法により形成した高融点シリ
サイドターゲ・７トをスパッタリング法により膜形成す
る方法が行なわれているが、ホットプレス工程中に多量
の酸素及びカーボン等の不純物をターゲット中に含有し
てしまうため、これにより形成したショットキバリア特
性ψＢ　、ｎｉｆはバラツキが大きくなる欠点を持って
いる。

又別の方法として、異なるターゲットから高融点金属と
シリコンを１つの集魚へ曲り、同時にスパッタをする方
式が行なわれているが、この方式は第３図に示す如く、
半導体基板面２５から見た対向する２つのターゲット２
６．及び２７への距離が前記基板内位置で異なることが
ら、前記基板内において、それぞれの膜被着形成速度に
不均一が発生ずる。

これは、形成した膜組成が前記基板に均一にならないこ
とであり、このため、高融点金属過多で。

シリサイドとして不完全な領域が発生し易（なり、この
ため、前記第１表に示した、Ｍｏ、Ｔａ、Ｗで得られる
値に近い結果を示すことになる。

つ１す、高融点金属としてＭｏを採用した場合には、８
００（’Ｃ）の熱処理でｎｉｆの劣化が起り、Ｔａ及び
Ｗを採用した場合には５５０℃の加熱に耐えないことに
なる。

これらのことから、８００［”Ｃ）以上の熱処理に耐え
る高融点シリサイドゲートの製造方法がめられている。

ｆｄ）　発明の目的 本発明は上記従来の欠点に泥み、耐熱性の高い、ショッ
トキバリア電極として高融点金属シリサイドの形成を可
能とする、半導体装置の製造方法を提供することにある
。

（ｅｌ　発明の構成 そして、この目的は、本発明によれば、化合物半導体基
板表面にシリコン膜と高融点金属膜を交互に積層形成し
、しかる後、前記形成膜を熱処理することにより、金属
シリサイドを形成することを特徴とする半導体装置の製
造方法を提供することによって達成される。

（ｆ）　発明の実施例 以下本発明の１実施例を図面を参照し、て具体的に説明
する。第１図（ａ）及至ｔｈ＋は本発明の１実施例を説
明する為の工程要所に於ける半導体装置の要部側断面図
、第２図はスパック装置の要部断面図。

第３図は従来技術のスパッタ装置要部断面図を用いて説
明する。

第１図（ａ）参照。

半絶縁性Ｇａ八へ基扱１にイオン注入法によって、ｎ型
層を形成し、次いでメザエッヂを行ない、動作分Ｍｌｔ
［２を形成する。以上の工程は通宙の技術によって成さ
れる。

第１図（ｂｌ参照 次いで、第２図のように、スパッタ装置の試料台１４を
回転させながら、前記ＧａΔＳ基板に第１層目のスパッ
タ膜を形成させるために、シリコンターゲット１６にバ
イアス電源１９を印加し、シリコン膜３を厚さ３０±５
人形成して、パイアスミ源１９のバイアスを一旦中断す
る。

次に、試料台の回転が％周に要する時間を例えば５秒に
ｍ整し、バイアス電源１Ｂ（Ｍｏ又はＷ）を印加してか
ら試料台１４を２周させた点（つまり５秒後）にバイア
ス電源１９（Ｓｔ）を印加する。このようにすることに
より、モリブデン（Ｍ　ｏ　）又はタングステン（Ｗ）
とシリコン（Ｓｉ）の積層が形成され、シリコン膜５を
厚さ４０±８　〔人〕２ＭＯ又はＷ層４を厚さ６０±１
０Ｃ人〕になるようにバイアス電源１８．１９を調整し
て合計の積層）漠を厚さ４０００±４００〔人〕形成す
る。（実際にはこの積層膜は約４０層の積層となる） この様にして形成された積層膜は、ターゲ・ノドと前記
Ｇａ　Ａ　ｓ基板が平行平面でしがち近接した相互位置
関係で構成されていることから形成膜厚の均−性及び再
現性は高い。

第１図（ｄｌ参照。

前記基板を水素零四気中で温度５００（”Ｃ）。

加熱時間１　〔時間〕の熱処理を行なうことにより、高
融点金属シリサイド層６が形成され、このときの重量比
は高融点金属が１０．　シリコンが６の割合となる。

以上のように、熱処理前の前記積層膜高融点金属膜４及
びシリコン膜５の膜厚をそれぞれ規定した理由は、自熱
処理により前記積層膜全体がシリサイド化されるに必要
とされる各層膜厚の最大値を示すものであり、この最小
値は高融点金属シリサイド層の組成を決めるために規定
される。

又、前記の表−１で前記ＧａＡｓ基板に接する第１層目
がＷの場合５５０［”Ｃ）の熱処理により特性φＢ　、
ｎｉｆが劣化したが本実施例に於ける第一層目に形成し
たＳｉ層の存在により当水素雰囲気中の熱処理を５５０
（’Ｃ）で実施しても特性劣化を起こすことはない。

第１図（ｅ）参照。

上記高融点金属シリサイド層６を、電子ビーム露光技術
等のりソグラフィを行ない、パターン形成し動作順２の
上にゲート電極７をゲート幅例えば０．７μｍに形成す
ることば、前記シリサイド層６の組成均一性が高いため
可能である。

続いて、ＣＶＤ法及び電子ビーム露光技術等で酸化膜窓
８を形成し、前記ゲート電極７をマスクとして用いた、
セルフアライメント（自己整合法）法によりシリコンを
ドーハントとした高ドーズイオン注入を行ない高濃度層
９を表面濃度１０×１０１８　ｃｍ−３以１　ニ形ｒＦ
ｉ、’ｔ　ル。

第１図（ｆｌ参照。

前記イオン注入の後、ＧａＡｓ基板の表面側にＣＶＤ法
により、酸化膜（Ｓｉｎｓ）１０を厚さ１５００人形成
させる。次いで、水素雰囲気で温度８００°Ｃ１加熱時
間１５分間の高温アニーリングを行ない、前記イオン注
入による高濃度層を活性化させる。

以上説明した実施例により得られた、高融点金属シリサ
イド、特にＭｏＳｉ２及びＷＳｉ２　に於けるショット
キバリア特性φＢ、ｎｉｆの熱処理温度による耐性を第
４図に示した。これによるとＭ　ＯＳ　ｆ　、　ＷＳ　
１２　共に８５０℃までの熱処理に耐性を示した。

第１図＋ｇＬ　（ｈ）参照。

前記ＣＶＤで形成された５ｉ０２１０をフ第１・リソグ
ラフィ等により電極窓開き形成した後、金・ゲルマニウ
ム（ＡｕＧｅ）／金（”Ａ　ｕ　）を用いてソース電極
１２及びドレイン電極１３を形成する。以上によって一
実施例に於けるＧａＡｓ　ＭＥＳＦＥＴ素子が完成する
。以上説明した実施例は、動作Ｍ２をメザ構造としたが
これに限定されるものではなく、第１図（ｈ）の如く形
成し得ることは無給可能である。、 上記の如く、化合物半導体上に高融点シリサイドのショ
ットキ電極を形成すると８５０°Ｃ以上の熱処理温度に
耐える理由は完全には解明されてないが、シリサイドが
化合物半導体と反応し難い点が挙げられる。

（ｇｌ　発明の効果 本発明の製造方法によれば、高温熱処理に安定なショッ
トキバリア接合と組成の安定した金属シリサイドが得ら
れ、８５０（’Ｃ１の熱処理が可能な高融点金属シリサ
イドが得られる。

【図面の簡単な説明】

第１図（ａｌ及至（ｈｌば本発明の１実施例を説明する
為の工程要所に於ける要部側面図、第２図はスパッタ装
置の要部断面図、第３図は従来技術のスパッタ装置要部
断面図２第４図はφＢ、ｎｉｆの熱処理耐性を示す。 図に於いて１はＧａＡｓ基板、２は動作分離闇３はシリ
コン膜、４は高融点金属膜、５はシリコン膜、６は高融
点シリサイド層、７はゲート電極。 ８ば酸化膜窓、９は高濃度層、１０は酸化膜、１１ば活
性ｌＬ１２はソース電（へ、１３はドレイン電極、１４
．２４は試料台、１５．２５はＧ　ａ　、Ａ　ｓ基板、
１６．２６はシリコンターゲット、１７゜２７は高融点
金ＩＩターゲソ）、１８．２８はバイアス電源、１９．
２９はバイアス電源である。

Claims (1)

【特許請求の範囲】
1. 半導体基板表面にシリコン膜と高融点金属膜を交互に積
   層形成し、しかる後、前記形成膜を熱処理することによ
   り、金属シリサイドを形成することを特徴とする半導体
   装置の製造方法。