JPS63128732A - 金属シリサイド膜の形成方法 - Google Patents

金属シリサイド膜の形成方法

Info

Publication number
JPS63128732A
JPS63128732A JP27584786A JP27584786A JPS63128732A JP S63128732 A JPS63128732 A JP S63128732A JP 27584786 A JP27584786 A JP 27584786A JP 27584786 A JP27584786 A JP 27584786A JP S63128732 A JPS63128732 A JP S63128732A
Authority
JP
Japan
Prior art keywords
silicon
film
point metal
semiconductor substrate
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27584786A
Other languages
English (en)
Other versions
JP2522924B2 (ja
Inventor
Yuji Kitamura
北村 裕二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP61275847A priority Critical patent/JP2522924B2/ja
Publication of JPS63128732A publication Critical patent/JPS63128732A/ja
Application granted granted Critical
Publication of JP2522924B2 publication Critical patent/JP2522924B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は半導体装置の製造プロセスに用いる金属シリサ
イド膜の形成方法の改良に関する。
(ロ)従来の技術 D−RAM、5−RAM等の半導体集積回路では近年ま
すます高集積化、高速化が図られているが、これを阻害
する要因の1つとして配線抵抗による信号の遅延がある
この配線抵抗の低減の1つの方法としてポリシリコン電
極のシリサイド化が図られている。例えば工業調査会発
行、前田和夫著「最新LSIプロセス技術」第397頁
〜第399頁には、シリコンゲートの唯一の欠点である
高い抵抗値(シート抵抗値〜10Ω/口)はシリサイド
化して、例えばWSi□(タングステンシリサイド)を
用いればシート抵抗値1Ω/口程度まで低減できること
が示されている。
斯る金属シリサイド膜の形成方法としては種々の方法が
あるが、標準的な方法は確立されていない。デポジショ
ン法については、シリサイドをターゲットに用いたスパ
ッタリング、シリコンと金属の同時スパッタリング、シ
リコンと金属の同時蒸着、ポリシリコン上への金属のC
VDまたはPVDと熱処理によるシンタリング等が考え
られる。アニール法も標準的な方法が確立されていない
従来の一般的な金属シリサイド膜の形成方法は、例えば
特開昭59−72131号公報に示されるように、第2
図Aに示す如く、ホットウォールタイプの減圧CVD装
置を用いて、基板温度450°C1全圧0 、2Ior
r、六弗化タングステン流量毎分1cc、アルゴンガス
流量毎分1j2の条件で15分成長させると、基板(1
1)上の酸化膜(12)の開口部(13)上に選択的に
約1000人のタングステン層(14)が成長する1次
に第2図Bに示す如く、減圧CVD装置を用いて基板温
度450°C1全圧0 、2Torr、モノシラン流量
毎分30ccの条件で15分タングステン層(14〉表
面にシリサイド層(15)が形成される。
(ハ)発明が解決しようとする問題点 しかしながら斯上した金属シリサイド膜の形成方法では
、タングステンJim(14)を付着した後に次工程の
シリサイド化を行うので、タングステン層(14)表面
に空気中の酸素が吸着きれてシリサイド化の妨げとなる
問題点を有していた。
(ニ)問題点を解決するための手段 本発明は斯る問題点に鑑みてなされ、高融点金属とシリ
コンとを同一スパッタ装置内で連続してスパッタするこ
とにより、従来の欠点を大巾に改善した金属シリサイド
膜の形成方法を実現するものである。
(ホ)作用 本発明に依れば、同一スパッタ装置で高融点金属とシリ
コンとを連続スパッタするの士、スパッタ装置の真空を
破らずに処理でき、高融点金属とシリコンとの間に酸素
を吸着せず良好なシリサイド化を可能にする。
くべ)実施例 本発明に依る金属シリサイド膜の形成方法を第1図A乃
至第1図Cを参照して詳述する。
先ず第1図Aに示すように、半導体基板(1)表面にシ
リコン酸化膜(2)を形成する。半導体基板(1)内に
はMoSトランジスタ等の所望の回路素子が形成され、
シリコン酸化膜(2)は例えばゲート酸化膜等に用いら
れる熱酸化膜で形成されている。
次に第1図Bに示すように、半導体基板(1)のシリコ
ン酸化膜(2)上にポリシリコン膜(3)を付着した後
、高融点金属(4)とシリコン層(5)とを連続して付
着することにある。
本工程は本発明の特徴とする工程であり、先ずシリコン
酸化膜(2)上にポリシリコン膜(3)を減圧CVD法
により約4000人の厚みに形成し、リンをドープして
比抵抗R5−20Ω/口に設定する。続いて同一のスパ
ッタ装置を用いて、チタン(Ii>を約400人の厚み
にスパッタし、スパッタ装置の真空を破ることなくシリ
コン(Si )を約1000人の厚みにスパッタしてい
る。本工程の特徴は、このスパッタ装置の10−’To
rrの真空を維持したままでチタン(Ii)とシリコン
(Si)の連続スパッタを行い、チタン(Ti)とシリ
コン(Si )の間に空気中の不純物物質である酸素分
子が含まれることを防止している点にある。
更に第1図Cに示すように、加熱してチタンシリサイド
層(6)を形成している。本工程では、加熱処理をラン
プアニールにより行う。即ちXeフラッシュランプを用
いて、窒素(N2)雰囲気中で60秒間行い基板温度を
800°Cに加熱している。ランプアニールに依れば、
基板温度を急峻に上昇でき、従来の電気炉アニールに比
べて極端に酸素のまき込みを防止できる利点を有する。
この結果チタンとシリコンの間にシリサイド層(6)が
形成され、特にチタンとシリコン間に酸素分子が介在さ
れないので良質で表面が鏡面状態のシリサイド層(6)
が得られる。
然る後期上したシリサイド層(6)は所望のパターンに
エツチングされて、MoSトランジスタのゲート電極や
配線層として利用される。
なお本発明の他の実施例として高融点金属としてタング
ステン(賢)、モリブデン(M。)等も利用できる。
(ト)発明の効果 斯上した如く本発明に依れば、高融点金属(4)とシリ
コン層(5)とを同一スパッタ装置で真空を破らずに連
続スパッタすることにより、高融点金属(4)とシリコ
ン層(5)間にシリサイド化を阻害する空気中の酸素分
子を介在させないので、良好なシリサイド化を実現でき
る利点を有する。この結果鏡面状態の表面を有するシリ
サイド層(6〉を形成でき、シリサイド層(6)をホト
エツチングにより微細加工できる利点を有する。
【図面の簡単な説明】
第1図A乃至第1図Cは本発明による金属シリサイド膜
の形成方法を説明する断面図、第2図Aおよび第2図B
は従来の金属シリサイド膜の形成方法を説明する断面図
である。 (1)は半導体基板、 (2)はシリコン酸化膜、(3
)はポリシリコン膜、(4)は高融点金属、(5)はシ
リコン層、(6)はシリサイド層である。 出願人 三洋電機株式会社外1名 代理人 弁理士 西野卓嗣 外1名 第1図Δ

Claims (1)

    【特許請求の範囲】
  1. (1)ポリシリコン膜上に高融点金属を付着しアニール
    処理して金属シリサイド膜を形成する方法において、前
    記高融点金属のスパッタと前記高融点金属上に付着する
    シリコンのスパッタを連続して行い前記高融点金属とシ
    リコン間に空気中の不純物物質を介在させないことを特
    徴とする金属シリサイド膜の形成方法。
JP61275847A 1986-11-19 1986-11-19 金属シリサイド膜の形成方法 Expired - Lifetime JP2522924B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61275847A JP2522924B2 (ja) 1986-11-19 1986-11-19 金属シリサイド膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61275847A JP2522924B2 (ja) 1986-11-19 1986-11-19 金属シリサイド膜の形成方法

Publications (2)

Publication Number Publication Date
JPS63128732A true JPS63128732A (ja) 1988-06-01
JP2522924B2 JP2522924B2 (ja) 1996-08-07

Family

ID=17561262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61275847A Expired - Lifetime JP2522924B2 (ja) 1986-11-19 1986-11-19 金属シリサイド膜の形成方法

Country Status (1)

Country Link
JP (1) JP2522924B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04226023A (ja) * 1990-04-16 1992-08-14 Applied Materials Inc 半導体ウエハにケイ化チタンを形成するための低窒素圧製造方法
JPH04226025A (ja) * 1990-04-16 1992-08-14 Applied Materials Inc シリコン半導体ウエーハ上にケイ化チタンの導電層を形成する方法
JPH0637092A (ja) * 1992-05-30 1994-02-10 Samsung Electron Co Ltd 二重構造のシリサイド層を有する半導体装置及びその製造方法
US5420074A (en) * 1990-07-05 1995-05-30 Kabushiki Kaisha Toshiba Method for burying low resistance material in a contact hole
US7030014B2 (en) 2003-06-26 2006-04-18 Micron Technology, Inc. Semiconductor constructions and electronic systems comprising metal silicide

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS609120A (ja) * 1983-06-29 1985-01-18 Fujitsu Ltd 半導体装置の製造方法
JPS61160952A (ja) * 1985-01-09 1986-07-21 Nec Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS609120A (ja) * 1983-06-29 1985-01-18 Fujitsu Ltd 半導体装置の製造方法
JPS61160952A (ja) * 1985-01-09 1986-07-21 Nec Corp 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04226023A (ja) * 1990-04-16 1992-08-14 Applied Materials Inc 半導体ウエハにケイ化チタンを形成するための低窒素圧製造方法
JPH04226025A (ja) * 1990-04-16 1992-08-14 Applied Materials Inc シリコン半導体ウエーハ上にケイ化チタンの導電層を形成する方法
US5420074A (en) * 1990-07-05 1995-05-30 Kabushiki Kaisha Toshiba Method for burying low resistance material in a contact hole
JPH0637092A (ja) * 1992-05-30 1994-02-10 Samsung Electron Co Ltd 二重構造のシリサイド層を有する半導体装置及びその製造方法
US7030014B2 (en) 2003-06-26 2006-04-18 Micron Technology, Inc. Semiconductor constructions and electronic systems comprising metal silicide
US7282443B2 (en) * 2003-06-26 2007-10-16 Micron Technology, Inc. Methods of forming metal silicide

Also Published As

Publication number Publication date
JP2522924B2 (ja) 1996-08-07

Similar Documents

Publication Publication Date Title
JPH05190493A (ja) 選択的に(111) 結晶配向を有するTiN バリヤー層の形成方法
JPS6213819B2 (ja)
JP3689756B2 (ja) 半導体素子のゲート電極形成方法
US6121139A (en) Ti-rich TiN insertion layer for suppression of bridging during a salicide procedure
JPH0794731A (ja) 半導体装置及びその製造方法
JPS63128732A (ja) 金属シリサイド膜の形成方法
KR0161380B1 (ko) 반도체장치의 트랜지스터 및 그 제조방법
JP2658019B2 (ja) 半導体装置の製造方法
JP2000183349A (ja) シリコン製fetの製造方法
EP0100454B1 (en) Semiconductor device having a conductive layer consisting of a high-melting point metal silicide and a method for manufacturing such a semiconductor device
JPS59200418A (ja) 半導体装置の製造方法
US6207562B1 (en) Method of forming titanium silicide
JPH0294476A (ja) 半導体装置のゲート電極の製造方法
JP3238437B2 (ja) 半導体装置およびその製造方法
JPH0126172B2 (ja)
JPS6027129A (ja) 金属性膜配線のアニ−ル方法
JP3178867B2 (ja) 半導体素子の製造方法
JP2857170B2 (ja) 半導体装置の製造方法
JP3095452B2 (ja) 半導体素子の製造方法
JPH02162723A (ja) 半導体構造物の製造法
JPH01309356A (ja) 半導体装置の配線構造およびその形成方法
JPH05160068A (ja) 半導体装置の製造方法
JPS60245256A (ja) 半導体装置
JPH03198329A (ja) 配線形成方法
JPH0513364A (ja) 半導体素子の製造方法