JPS60245256A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60245256A JPS60245256A JP10199984A JP10199984A JPS60245256A JP S60245256 A JPS60245256 A JP S60245256A JP 10199984 A JP10199984 A JP 10199984A JP 10199984 A JP10199984 A JP 10199984A JP S60245256 A JPS60245256 A JP S60245256A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- tungsten silicide
- silicon
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 産業上の利用分野
本発明は珪化タングステン配線を有する半導体装置に係
り、特に珪化タングステン配線の構造の改良に関するも
のである。
り、特に珪化タングステン配線の構造の改良に関するも
のである。
ＭＯＳメモリ等の半導体集積回路装置に於いてゲート電
極等下層の電極配線は、従来主として多結晶シリコン層
によって形成されていた。これは該下層の電極配線が上
層の絶縁膜形成等に際しての熱処理工程に於いて、変形
若しくは変質しないような耐熱性を要求されることによ
る。
極等下層の電極配線は、従来主として多結晶シリコン層
によって形成されていた。これは該下層の電極配線が上
層の絶縁膜形成等に際しての熱処理工程に於いて、変形
若しくは変質しないような耐熱性を要求されることによ
る。
然し近時該半導体集積回路装置の高密度高集積化が進み
配線幅が挟まり配線長が延長されるに伴って、比較的比
抵抗の高い多結晶シリコン層を該下層の電極配線に用い
た場合、配線抵抗が著しく増大して該半導体集積回路装
置の動作速度が大幅に低下すると言う問題が生じて来た
。
配線幅が挟まり配線長が延長されるに伴って、比較的比
抵抗の高い多結晶シリコン層を該下層の電極配線に用い
た場合、配線抵抗が著しく増大して該半導体集積回路装
置の動作速度が大幅に低下すると言う問題が生じて来た
。
そこで近時耐熱性を有し且つ比抵抗の比較的低い珪化タ
ングステン（タングステン・シリサイド）が、上記下層
電極配線の材料として用いられるようになって来た。
ングステン（タングステン・シリサイド）が、上記下層
電極配線の材料として用いられるようになって来た。
（ｂ） 従来の技術
標準組成の珪化タングステンは二珪化タングステン（Ｗ
５ｉｚ）の構造を有している。
５ｉｚ）の構造を有している。
該二珪化タングステンは高不純物ドープの多結晶シリコ
ンに比べ１ノ１０程度にあたる２．２〜２．４〔Ω−１
〕程度の低い比抵抗を有し、且つ高融点であるので下層
の電極配線に用いるには非常に優れた材料である。
ンに比べ１ノ１０程度にあたる２．２〜２．４〔Ω−１
〕程度の低い比抵抗を有し、且つ高融点であるので下層
の電極配線に用いるには非常に優れた材料である。
然しなから該二珪化タングステンは二酸化シリコン（Ｓ
ｉＯ□）等の絶縁膜に対して１５倍程度の大きな熱膨張
率を有するために、該二珪化タングステン層を絶縁膜上
に直に被着した際には非常に剥がれ易く、従って該二珪
化タングステン層単体よりなる電極配線の二酸化シリコ
ン上への形成は極めて困難であった。
ｉＯ□）等の絶縁膜に対して１５倍程度の大きな熱膨張
率を有するために、該二珪化タングステン層を絶縁膜上
に直に被着した際には非常に剥がれ易く、従って該二珪
化タングステン層単体よりなる電極配線の二酸化シリコ
ン上への形成は極めて困難であった。
そこで従来は、熱膨張率が絶縁膜に対して数倍程度で該
絶縁膜に対して密着性の良い多結晶シリコン層を該二珪
化タングステン層と絶縁膜の間に介在せしめるような配
線構造にして、該配線の剥がれが防止されていた。
絶縁膜に対して密着性の良い多結晶シリコン層を該二珪
化タングステン層と絶縁膜の間に介在せしめるような配
線構造にして、該配線の剥がれが防止されていた。
第４図は該従来の配線構造を断面図で示すもので、図中
、１は二酸化シリコン絶縁膜、２は厚さ２０００人程度
０多結晶シリコン層、３は厚さ２０００人程度０多珪化
タングステン層である。
、１は二酸化シリコン絶縁膜、２は厚さ２０００人程度
０多結晶シリコン層、３は厚さ２０００人程度０多珪化
タングステン層である。
（此の構造は一般にポリサイドと呼ばれる）ｆｃｌ 発
明が解決しようとする問題点然し上記多結晶シリコン層
と二珪化タングステン層との二層構造を有する従来の二
珪化タングステン配線には、 ｆｉｌ多結晶シリコン層の比抵抗が高いためにこれを厚
（形成して配線抵抗を下げる必要があるので配線の高さ
が高くなり、該配線上に形成する絶縁膜のカバレ、−ジ
を悪くして、半導体装置の信頼性を低下させる、 （２）該配線を形成する際に、多結晶シリコン層と二珪
化タングステン層とを異なる装置を用いて異なる方法で
形成しなければならないので、工程間の表面処理を含め
て該配線を有する半導体装置の製造工程が非常に複雑化
し、且つ製造手番も長引く、 等の問題点があった。
明が解決しようとする問題点然し上記多結晶シリコン層
と二珪化タングステン層との二層構造を有する従来の二
珪化タングステン配線には、 ｆｉｌ多結晶シリコン層の比抵抗が高いためにこれを厚
（形成して配線抵抗を下げる必要があるので配線の高さ
が高くなり、該配線上に形成する絶縁膜のカバレ、−ジ
を悪くして、半導体装置の信頼性を低下させる、 （２）該配線を形成する際に、多結晶シリコン層と二珪
化タングステン層とを異なる装置を用いて異なる方法で
形成しなければならないので、工程間の表面処理を含め
て該配線を有する半導体装置の製造工程が非常に複雑化
し、且つ製造手番も長引く、 等の問題点があった。
ｔｄｌ 問題点を解決するための手段
上記問題点は、絶縁膜上に直に接する珪素過剰の珪化タ
ングステン層と、該珪素過剰の珪化タングステン層上に
形成された路標率組成の珪化タングステン層よりなる二
層構造の電極配線を有する本発明による半導体装置によ
り解決される。
ングステン層と、該珪素過剰の珪化タングステン層上に
形成された路標率組成の珪化タングステン層よりなる二
層構造の電極配線を有する本発明による半導体装置によ
り解決される。
ｔｅｌ 作用
即ち本発明の半導体装置においては、珪化タングステン
配線を従来同様二層構造とし、該配線の絶縁膜に対する
密着性を高めるため、絶縁膜に直に接する該配線の下層
部に従来配設していた多結晶シリコン層に変えて、珪素
を過剰に含んだ例えばＷ Ｓ＋３．Ｗ Ｓｉｓ等の組成
を有する珪化タングステン層を配設してなる。
配線を従来同様二層構造とし、該配線の絶縁膜に対する
密着性を高めるため、絶縁膜に直に接する該配線の下層
部に従来配設していた多結晶シリコン層に変えて、珪素
を過剰に含んだ例えばＷ Ｓ＋３．Ｗ Ｓｉｓ等の組成
を有する珪化タングステン層を配設してなる。
該珪素を過剰に含んだ珪化タングステン層は標準組成（
Ｗ ５ｉｚ）の珪化タングステン層に比べて１７２以下
の多結晶シリコン層に略近い（３〜４ＰＰｈ程度）熱膨
張率を有するので、多結晶シリコン層同様に絶縁膜に対
して強い密着性が得られる。
Ｗ ５ｉｚ）の珪化タングステン層に比べて１７２以下
の多結晶シリコン層に略近い（３〜４ＰＰｈ程度）熱膨
張率を有するので、多結晶シリコン層同様に絶縁膜に対
して強い密着性が得られる。
そして更に該珪素を過剰に含んだ珪化タングステン層と
上層の標準組成の珪化タングステン層とは同種の物質か
ら形成され相互拡散によって強く密着するので、上記珪
素を過剰に含んだ珪化タングステン層を下層に配設し其
の上層に標準組成の珪化タングステン層を配設した二層
構造にすることによって、該珪化タングステン配線の絶
縁膜からの剥がれは完全に防止される。
上層の標準組成の珪化タングステン層とは同種の物質か
ら形成され相互拡散によって強く密着するので、上記珪
素を過剰に含んだ珪化タングステン層を下層に配設し其
の上層に標準組成の珪化タングステン層を配設した二層
構造にすることによって、該珪化タングステン配線の絶
縁膜からの剥がれは完全に防止される。
又上記珪素を過剰に含んだ珪化タングステン層は多結晶
シリコン層に比べ１１５〜１／１０程度の低い比抵抗を
有するので、従来に比べて配線抵抗を更に低下せしめ得
ると共に、低い配線抵抗を保ちながら配線の高さを低く
形成出来るので、該配線の断差部における該配線上の絶
縁膜の品質低下が防止される。
シリコン層に比べ１１５〜１／１０程度の低い比抵抗を
有するので、従来に比べて配線抵抗を更に低下せしめ得
ると共に、低い配線抵抗を保ちながら配線の高さを低く
形成出来るので、該配線の断差部における該配線上の絶
縁膜の品質低下が防止される。
そして又上記珪素を過剰に含んだ珪化タングステン層と
標準組成の珪化タングステン層とは、同一の装置を用い
反応ガスの組成を変えるだけで続けて形成できるので、
製造工程が従来に比べ著しく簡略化され製造手番も大幅
に短縮される。
標準組成の珪化タングステン層とは、同一の装置を用い
反応ガスの組成を変えるだけで続けて形成できるので、
製造工程が従来に比べ著しく簡略化され製造手番も大幅
に短縮される。
（ｆ） 実施例
以下本発明を図に示す実施例により具体的に説明する。
第１図は本発明の構造を有する半導体装置の一実施例を
示す模式断面図、第２図は珪化タングステン層形成に用
いる化学気相成長装置の模式図で、第３図は珪化タング
ステン層成長に際しての反応ガス組成と成長膜組成の関
係図である。
示す模式断面図、第２図は珪化タングステン層形成に用
いる化学気相成長装置の模式図で、第３図は珪化タング
ステン層成長に際しての反応ガス組成と成長膜組成の関
係図である。
本発明を適用したＭＯ３型半導体装置は、例えば第１図
のような構造を有する。
のような構造を有する。
図において、１１はｐ型シリコン基板、１２はフィール
ド酸化膜、１３はｐ＋型チャネルカット領域、１４ａは
ｎ１型ソース領域、１４ｂはｎ４型ドレイン領域、１５
はゲート酸化膜、１６は珪素を過剰に含む珪化タングス
テン層例えばＷ Ｓ ｉ３層、１７は標準組成を有する
珪化タングステン層即ちＷＳｉ’２層、１８は二珪化タ
ングステンゲート電極配線を示す。
ド酸化膜、１３はｐ＋型チャネルカット領域、１４ａは
ｎ１型ソース領域、１４ｂはｎ４型ドレイン領域、１５
はゲート酸化膜、１６は珪素を過剰に含む珪化タングス
テン層例えばＷ Ｓ ｉ３層、１７は標準組成を有する
珪化タングステン層即ちＷＳｉ’２層、１８は二珪化タ
ングステンゲート電極配線を示す。
かかる構造において、ＷＳｉ３１６層は１０００Å以上
あれば充分に剥離防止の機能が果たされる。又半導体装
置の機能上支障の無い程度の低い配線抵抗を得るために
、該Ｗ Ｓ ｉ ３層１６上に積層されるＷ Ｓ ｉ２
層１７の厚さは２０００人程度０れば充分である。
あれば充分に剥離防止の機能が果たされる。又半導体装
置の機能上支障の無い程度の低い配線抵抗を得るために
、該Ｗ Ｓ ｉ ３層１６上に積層されるＷ Ｓ ｉ２
層１７の厚さは２０００人程度０れば充分である。
上記半導体装置において本発明に係わる珪化タングステ
ン配線を構成するＷ Ｓ ｉ ３層１６とＷ Ｓ ｉ
２層１７との積層構造は、第３図に模式的に示したよう
な装置を用い化学気相成長法によって連続して簡単に形
成される。
ン配線を構成するＷ Ｓ ｉ ３層１６とＷ Ｓ ｉ
２層１７との積層構造は、第３図に模式的に示したよう
な装置を用い化学気相成長法によって連続して簡単に形
成される。
第２図にをいて、２１は成長容器、２２は反応ガス導入
管、２３は真空排気管、２４は加熱手段、２５は被処理
半導体基板を示す。
管、２３は真空排気管、２４は加熱手段、２５は被処理
半導体基板を示す。
成長は被処理半導体基板２５を３００〜４５０℃程度に
加熱した状態で、該基板２５上に反応ガスを導入するこ
とによってなされ、反応ガスには弗化タングステン（Ｗ
Ｆ）とモノシラン（ＳｉＨ４）の混合ガスが用いられる
。
加熱した状態で、該基板２５上に反応ガスを導入するこ
とによってなされ、反応ガスには弗化タングステン（Ｗ
Ｆ）とモノシラン（ＳｉＨ４）の混合ガスが用いられる
。
そしてそれらの混合比を変えることによって珪化タング
ステンの組成が変えられる。
ステンの組成が変えられる。
第３図は弗化タングステン（ＷＦ）の流量を２（’ｃｃ
／分〕に固定した場合の、モノシラン（ＳｉＨ４）の流
１１ｖ（ｃｃ／分〕と珪化タングステンの組成即ちＷ
Ｓ ｉ ｘのＸの値との関係を示した図である。
／分〕に固定した場合の、モノシラン（ＳｉＨ４）の流
１１ｖ（ｃｃ／分〕と珪化タングステンの組成即ちＷ
Ｓ ｉ ｘのＸの値との関係を示した図である。
なお成長温度は４００℃とした。
此の図から上記実施例の構造を得るためには、先ずモノ
シランの流量Ｖを１００〜１２０ （ｃｃ／分〕分度程
度定して１０００人程度０厚さのＷ Ｓ ｉ ３層１６
を成長させた後、続いてモノシランの流量Ｖを４０〔ｃ
ｃ／分〕近傍に減少させて該Ｗ Ｓ ｉ ３層上に２０
００人程度０れさのＷ Ｓ ｉ ｚ層を成長させれば良
い。
シランの流量Ｖを１００〜１２０ （ｃｃ／分〕分度程
度定して１０００人程度０厚さのＷ Ｓ ｉ ３層１６
を成長させた後、続いてモノシランの流量Ｖを４０〔ｃ
ｃ／分〕近傍に減少させて該Ｗ Ｓ ｉ ３層上に２０
００人程度０れさのＷ Ｓ ｉ ｚ層を成長させれば良
い。
（ｇ） 発明の詳細
な説明したように本発明によれば、絶縁膜に対して密着
性が良く且つ配線抵抗の低い珪化タングステン電極配線
ｉ有する半導体装置が、従来に比べて大幅に簡略化され
た製造工程によって提供される。
性が良く且つ配線抵抗の低い珪化タングステン電極配線
ｉ有する半導体装置が、従来に比べて大幅に簡略化され
た製造工程によって提供される。
従って本発明は、半導体集積回路装置の高密度高集積化
及び製造手番の短縮に対して極めて有効である。
及び製造手番の短縮に対して極めて有効である。
第１図は本発明の構造を有する半導体装置の一実施例を
示す模式断面図、 第２図は珪化タングステン層形成に用いる化学気相成長
装置の模式図、 第３図は珪化タングステン層成長に際しての反応ガス組
成と成長膜組成の関係図、 第４図は従来の珪化タングステン配線の構造を示す模式
断面図である。 図において、１１はｐ型シリコン基板、１２はフィール
ド酸化膜、１３はｐ゛型チャネルカット領域、１４ａは
ｎ３型ソース領域、１４ｂはｎ４型ドレイン領域、１５
はゲート酸化膜、１６は珪素を過剰に含む珪化タングス
テン層例えばＷ Ｓ ｉ ３層、１７は標準組成を有す
る珪化タングステン層即ちＷ Ｓ ｉ ｚ層、１８は二
珪化タングステンゲート電極配線を示す。 第１図 第２図 第３図 ６０ １００ ／！；０ ２００ □Ｖ−′沙 第４図
示す模式断面図、 第２図は珪化タングステン層形成に用いる化学気相成長
装置の模式図、 第３図は珪化タングステン層成長に際しての反応ガス組
成と成長膜組成の関係図、 第４図は従来の珪化タングステン配線の構造を示す模式
断面図である。 図において、１１はｐ型シリコン基板、１２はフィール
ド酸化膜、１３はｐ゛型チャネルカット領域、１４ａは
ｎ３型ソース領域、１４ｂはｎ４型ドレイン領域、１５
はゲート酸化膜、１６は珪素を過剰に含む珪化タングス
テン層例えばＷ Ｓ ｉ ３層、１７は標準組成を有す
る珪化タングステン層即ちＷ Ｓ ｉ ｚ層、１８は二
珪化タングステンゲート電極配線を示す。 第１図 第２図 第３図 ６０ １００ ／！；０ ２００ □Ｖ−′沙 第４図
Claims (1)
- 絶縁膜上に直に接する珪素過剰の珪化タングステン層と
、該珪素過剰の珪化タングステン層上に形成された路標
率組成の珪化タングステン層よりなる二層構造の電極配
線を有してなることを特徴とする半導体装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10199984A JPS60245256A (ja) | 1984-05-21 | 1984-05-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10199984A JPS60245256A (ja) | 1984-05-21 | 1984-05-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60245256A true JPS60245256A (ja) | 1985-12-05 |
Family
ID=14315510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10199984A Pending JPS60245256A (ja) | 1984-05-21 | 1984-05-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60245256A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4822749A (en) * | 1987-08-27 | 1989-04-18 | North American Philips Corporation, Signetics Division | Self-aligned metallization for semiconductor device and process using selectively deposited tungsten |
| US4851369A (en) * | 1987-12-04 | 1989-07-25 | U.S. Philips Corporation | Method of establishing a structure of electrical interconnections on a silicon semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5944873A (ja) * | 1982-09-07 | 1984-03-13 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1984
- 1984-05-21 JP JP10199984A patent/JPS60245256A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5944873A (ja) * | 1982-09-07 | 1984-03-13 | Toshiba Corp | 半導体装置及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4822749A (en) * | 1987-08-27 | 1989-04-18 | North American Philips Corporation, Signetics Division | Self-aligned metallization for semiconductor device and process using selectively deposited tungsten |
| US4851369A (en) * | 1987-12-04 | 1989-07-25 | U.S. Philips Corporation | Method of establishing a structure of electrical interconnections on a silicon semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4866009A (en) | Multilayer wiring technique for a semiconductor device | |
| US5907784A (en) | Method of making multi-layer gate structure with different stoichiometry silicide layers | |
| JPS6039866A (ja) | 集積半導体回路 | |
| JP2592844B2 (ja) | 高融点金属膜の形成方法 | |
| JPS60117719A (ja) | 半導体装置の製造方法 | |
| JPS60245256A (ja) | 半導体装置 | |
| JP2746099B2 (ja) | 半導体装置の製造方法 | |
| JPS61274345A (ja) | 半導体装置の製造方法 | |
| JPH0922884A (ja) | 半導体素子の製造方法 | |
| JPH03205830A (ja) | 半導体装置及び多結晶ゲルマニウムの製造方法 | |
| JPS63128732A (ja) | 金属シリサイド膜の形成方法 | |
| JP3095452B2 (ja) | 半導体素子の製造方法 | |
| JP2864624B2 (ja) | コンタクト埋め込み金属構造体およびその製造方法 | |
| JPS6344725A (ja) | 半導体装置の製造方法 | |
| JPH01206623A (ja) | 半導体装置の製造方法 | |
| JPS61248447A (ja) | 配線層の形成方法 | |
| JPS61251170A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS61248446A (ja) | 半導体装置 | |
| JPS6213051A (ja) | 半導体装置の製造方法 | |
| JPS61174628A (ja) | 半導体装置の製造方法 | |
| JPH04336466A (ja) | 半導体装置の製造方法 | |
| JPH01191447A (ja) | 半導体装置の製造方法 | |
| US6555470B2 (en) | Method of manufacturing a semiconductor device with metallization layers interconnected by tungsten plugs | |
| JPH0335523A (ja) | 半導体装置の配線の形成方法 | |
| JP2789938B2 (ja) | 半導体装置 |