JP2746099B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2746099B2 JP2746099B2 JP6024722A JP2472294A JP2746099B2 JP 2746099 B2 JP2746099 B2 JP 2746099B2 JP 6024722 A JP6024722 A JP 6024722A JP 2472294 A JP2472294 A JP 2472294A JP 2746099 B2 JP2746099 B2 JP 2746099B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- amorphous silicon
- forming
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- 229910021332 silicide Inorganic materials 0.000 claims description 25
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 24
- 238000002844 melting Methods 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 17
- 230000008018 melting Effects 0.000 claims description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 239000003870 refractory metal Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 5
- 239000012495 reaction gas Substances 0.000 claims description 3
- 238000001947 vapour-phase growth Methods 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 description 21
- 238000009792 diffusion process Methods 0.000 description 12
- 229910021341 titanium silicide Inorganic materials 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- -1 oxygen ions Chemical class 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 description 5
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ポリシリコン膜と高融
点金属シリサイド膜によって構成されるポリサイド膜を
電極材料あるいは配線材料として用いている半導体装置
の製造方法に関するものである。
点金属シリサイド膜によって構成されるポリサイド膜を
電極材料あるいは配線材料として用いている半導体装置
の製造方法に関するものである。
【０００２】
【従来の技術】半導体装置が微細化するにつれ電極ある
いは配線の低抵抗化の要求はますます強くなってきてお
り、この要求に応えるものとして、ポリシリコン膜とチ
タンシリサイド膜等の高融点金属シリサイド膜によって
構成されるポリサイド膜が実用化されている。
いは配線の低抵抗化の要求はますます強くなってきてお
り、この要求に応えるものとして、ポリシリコン膜とチ
タンシリサイド膜等の高融点金属シリサイド膜によって
構成されるポリサイド膜が実用化されている。
【０００３】図４は従来のポリサイド構造を示す断面図
である。同図に示すように、シリコン基板１上にゲート
酸化膜２、ポリシリコン膜６、チタンシリサイド膜４が
形成されている。このようなポリサイド構造において
は、高温の熱処理が施されるとチタンシリサイド膜４中
のチタン原子がポリシリコン膜６のグレインバウンダリ
に沿って拡散してゲート酸化膜２中に到達し、ゲート酸
化膜の耐圧を劣化させる。
である。同図に示すように、シリコン基板１上にゲート
酸化膜２、ポリシリコン膜６、チタンシリサイド膜４が
形成されている。このようなポリサイド構造において
は、高温の熱処理が施されるとチタンシリサイド膜４中
のチタン原子がポリシリコン膜６のグレインバウンダリ
に沿って拡散してゲート酸化膜２中に到達し、ゲート酸
化膜の耐圧を劣化させる。
【０００４】この問題点を解決するものとして特開平３
−１７７０２７号公報において、図５に示すシリサイド
膜構造が提案されている。これは、ポリシリコン膜６中
にＳｉＯX 膜５を形成するものであり、これによりチタ
ン原子の拡散を阻止してゲート酸化膜の劣化を防止しよ
うとするものである。また、特開平４−１０５３２４号
公報には、アモルファスシリコン膜上にシリサイド膜を
形成して、シリサイド膜を低抵抗化するための熱処理温
度を下げる方法が提案されている。
−１７７０２７号公報において、図５に示すシリサイド
膜構造が提案されている。これは、ポリシリコン膜６中
にＳｉＯX 膜５を形成するものであり、これによりチタ
ン原子の拡散を阻止してゲート酸化膜の劣化を防止しよ
うとするものである。また、特開平４−１０５３２４号
公報には、アモルファスシリコン膜上にシリサイド膜を
形成して、シリサイド膜を低抵抗化するための熱処理温
度を下げる方法が提案されている。
【０００５】
【発明が解決しようとする課題】図４に示した従来例に
おいては前述したように、シリサイド膜中の高融点金属
が拡散してゲート酸化膜の耐圧を劣化させる。図５に示
した従来例では、ＳｉＯX 膜５によって高融点金属の拡
散が防止されるためゲート酸化膜の耐圧劣化を抑制する
ことができる。しかし、この構造では広い領域にわたっ
てＳｉＯX 膜５が形成されているため、ポリシリコン膜
の全体としての抵抗が高くなっている。また、アモルフ
ァスシリコン上にシリサイド膜を形成してシリサイド膜
の低抵抗化温度を下げた場合には、この熱処理に伴う高
融点金属の拡散を抑制することができる。しかし、この
手段を採用した場合にもソース・ドレイン拡散層の活性
化等、それ以外の熱処理時には高融点金属の拡散は抑制
されないからゲート酸化膜の耐圧劣化が問題となる。
おいては前述したように、シリサイド膜中の高融点金属
が拡散してゲート酸化膜の耐圧を劣化させる。図５に示
した従来例では、ＳｉＯX 膜５によって高融点金属の拡
散が防止されるためゲート酸化膜の耐圧劣化を抑制する
ことができる。しかし、この構造では広い領域にわたっ
てＳｉＯX 膜５が形成されているため、ポリシリコン膜
の全体としての抵抗が高くなっている。また、アモルフ
ァスシリコン上にシリサイド膜を形成してシリサイド膜
の低抵抗化温度を下げた場合には、この熱処理に伴う高
融点金属の拡散を抑制することができる。しかし、この
手段を採用した場合にもソース・ドレイン拡散層の活性
化等、それ以外の熱処理時には高融点金属の拡散は抑制
されないからゲート酸化膜の耐圧劣化が問題となる。
【０００６】本発明は、叙上の点に鑑みてなされたもの
であり、その目的とするところは、ポリシリコン膜の抵
抗増加を最小限に抑えつつ、高融点金属の拡散を防止し
てゲート絶縁膜の耐圧劣化を抑制しうるようにして、信
頼性が高くかつ高品質の半導体装置を提供しうるように
することである。
であり、その目的とするところは、ポリシリコン膜の抵
抗増加を最小限に抑えつつ、高融点金属の拡散を防止し
てゲート絶縁膜の耐圧劣化を抑制しうるようにして、信
頼性が高くかつ高品質の半導体装置を提供しうるように
することである。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、化学気相成長法によりアモルファ
スシリコン膜を形成する工程と、イオン注入法により前
記アモルファスシリコン膜に酸素または窒素を添加する
工程と、前記アモルファスシリコン膜上に高融点金属膜
または高融点金属シリサイド膜を形成する工程と、熱処
理を行って前記アモルファスシリコン膜を多結晶化させ
るとともにＳｉＯ X またはＳｉＮ X を多結晶化したシリ
コン膜のグレインバウンダリに偏析させる工程と、を有
することを特徴とする半導体装置の製造方法が提供され
る。
め、本発明によれば、化学気相成長法によりアモルファ
スシリコン膜を形成する工程と、イオン注入法により前
記アモルファスシリコン膜に酸素または窒素を添加する
工程と、前記アモルファスシリコン膜上に高融点金属膜
または高融点金属シリサイド膜を形成する工程と、熱処
理を行って前記アモルファスシリコン膜を多結晶化させ
るとともにＳｉＯ X またはＳｉＮ X を多結晶化したシリ
コン膜のグレインバウンダリに偏析させる工程と、を有
することを特徴とする半導体装置の製造方法が提供され
る。
【０００８】また、本発明によれば、酸素または窒素を
含有するアモルファスシリコン膜を形成する工程と、前
記アモルファスシリコン膜上に高融点金属膜または高融
点金属シリサイド膜を形成する工程と、熱処理を行って
前記アモルファスシリコン膜を多結晶化させるとともに
ＳｉＯ X またはＳｉＮ X を多結晶化したシリコン膜のグ
レインバウンダリに偏析させる工程と、を有することを
特徴とする半導体装置の製造方法が提供される。
含有するアモルファスシリコン膜を形成する工程と、前
記アモルファスシリコン膜上に高融点金属膜または高融
点金属シリサイド膜を形成する工程と、熱処理を行って
前記アモルファスシリコン膜を多結晶化させるとともに
ＳｉＯ X またはＳｉＮ X を多結晶化したシリコン膜のグ
レインバウンダリに偏析させる工程と、を有することを
特徴とする半導体装置の製造方法が提供される。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１（ａ）〜（ｃ）は、本発明の第１の実
施例を説明するための製造工程順断面図である。まず、
図１（ａ）に示すように、シリコン基板１上に熱酸化法
によりゲート酸化膜２を約１００Åの膜厚に形成し、そ
の上に化学気相成長法によりアモルファスシリコン膜３
を約１０００Åの膜厚に、マグネトロンスパッタリング
法によりチタンシリサイド膜４を約１０００Åの膜厚に
形成する。
て説明する。図１（ａ）〜（ｃ）は、本発明の第１の実
施例を説明するための製造工程順断面図である。まず、
図１（ａ）に示すように、シリコン基板１上に熱酸化法
によりゲート酸化膜２を約１００Åの膜厚に形成し、そ
の上に化学気相成長法によりアモルファスシリコン膜３
を約１０００Åの膜厚に、マグネトロンスパッタリング
法によりチタンシリサイド膜４を約１０００Åの膜厚に
形成する。
【００１０】次に、図１（ｂ）に示すように、酸素イオ
ンを５０〜１００ｋｅＶで１０16〜１０17／ｃｍ2 程度
注入し、アモルファスシリコン膜３中にＳｉＯX 膜５を
形成する。続いて、７００℃〜８００℃程度の熱処理を
行うことにより、図１（ｃ）に示すように、アモルファ
スシリコン膜３をポリシリコン膜６に変化させると同時
に、ＳｉＯX をポリシリコン膜６のグレインバウンダリ
に偏析させる（図中、ＳｉＯX が偏析したグレインバウ
ンダリが７として示されている）。
ンを５０〜１００ｋｅＶで１０16〜１０17／ｃｍ2 程度
注入し、アモルファスシリコン膜３中にＳｉＯX 膜５を
形成する。続いて、７００℃〜８００℃程度の熱処理を
行うことにより、図１（ｃ）に示すように、アモルファ
スシリコン膜３をポリシリコン膜６に変化させると同時
に、ＳｉＯX をポリシリコン膜６のグレインバウンダリ
に偏析させる（図中、ＳｉＯX が偏析したグレインバウ
ンダリが７として示されている）。
【００１１】このような構造においては、チタンシリサ
イド膜４中のチタン原子の拡散が、ＳｉＯX が偏析した
グレインバウンダリ７によって抑えられ、ゲート酸化膜
２に到達するのを防ぐためにゲート酸化膜の耐圧劣化を
抑えることができる。また、ＳｉＯX をグレインバウン
ダリに局在させたことによりＳｉＯX を含むことによる
ポリシリコン膜６の抵抗増加を最小限に抑えることがで
き、ポリサイド構造による低抵抗化を効果的に実現する
ことが可能となっている。また、ＳｉＯX を全面に設け
る場合に比べ酸素イオン注入量が少なくて済む。あるい
は同量の酸素イオンを導入した場合、拡散経路にＳｉＯ
X を局在させたことにより、より高いチタン原子阻止能
力を得ることができる。
イド膜４中のチタン原子の拡散が、ＳｉＯX が偏析した
グレインバウンダリ７によって抑えられ、ゲート酸化膜
２に到達するのを防ぐためにゲート酸化膜の耐圧劣化を
抑えることができる。また、ＳｉＯX をグレインバウン
ダリに局在させたことによりＳｉＯX を含むことによる
ポリシリコン膜６の抵抗増加を最小限に抑えることがで
き、ポリサイド構造による低抵抗化を効果的に実現する
ことが可能となっている。また、ＳｉＯX を全面に設け
る場合に比べ酸素イオン注入量が少なくて済む。あるい
は同量の酸素イオンを導入した場合、拡散経路にＳｉＯ
X を局在させたことにより、より高いチタン原子阻止能
力を得ることができる。
【００１２】本実施例においては酸素イオンを注入する
場合について述べたが窒化イオンを注入しても同様の効
果が得られる。この場合、ＳｉＮX が形成されこれが多
結晶シリコン形成時にグレインバウンダリに偏析する。
また、ポリサイド構造の上層導電体膜としては、チタン
シリサイド膜だけでなくタングステンシリサイド膜、コ
バルトシリサイド膜、モリブデンシリサイド膜等の他の
シリサイド膜を用いてもよい。
場合について述べたが窒化イオンを注入しても同様の効
果が得られる。この場合、ＳｉＮX が形成されこれが多
結晶シリコン形成時にグレインバウンダリに偏析する。
また、ポリサイド構造の上層導電体膜としては、チタン
シリサイド膜だけでなくタングステンシリサイド膜、コ
バルトシリサイド膜、モリブデンシリサイド膜等の他の
シリサイド膜を用いてもよい。
【００１３】図２（ａ）〜（ｃ）は、本発明の第２の実
施例を説明するための製造工程順断面図である。まず、
図２（ａ）に示すように、シリコン基板１上に熱酸化法
によりゲート酸化膜２を約１００Åの膜厚に形成し、そ
の上に、ＳｉＨ4 にＮ2 Ｏを添加した反応ガスを用いた
化学気相成長法によりＳｉＯX 含有アモルファスシリコ
ン膜８を約１０００Åの膜厚に形成する。
施例を説明するための製造工程順断面図である。まず、
図２（ａ）に示すように、シリコン基板１上に熱酸化法
によりゲート酸化膜２を約１００Åの膜厚に形成し、そ
の上に、ＳｉＨ4 にＮ2 Ｏを添加した反応ガスを用いた
化学気相成長法によりＳｉＯX 含有アモルファスシリコ
ン膜８を約１０００Åの膜厚に形成する。
【００１４】続いて、７００℃〜８００℃程度の熱処理
を行うことにより、図２（ｂ）に示すように、ＳｉＯX
含有アモルファスシリコン膜８をポリシリコン膜６に変
化させると同時に、ＳｉＯX をポリシリコン膜６のグレ
インバウンダリに偏析させる（ＳｉＯX が偏析したグレ
インバウンダリ７が形成される）。
を行うことにより、図２（ｂ）に示すように、ＳｉＯX
含有アモルファスシリコン膜８をポリシリコン膜６に変
化させると同時に、ＳｉＯX をポリシリコン膜６のグレ
インバウンダリに偏析させる（ＳｉＯX が偏析したグレ
インバウンダリ７が形成される）。
【００１５】次に、図２（ｃ）に示すように、マグネト
ロンスパッタリング法によりタングステンシリサイド膜
９を約１０００Åの膜厚に形成する。このように形成さ
れたポリサイド構造においては、タングステンシリサイ
ド膜９中のタングステン原子の拡散がグレインバウンダ
リに偏析したＳｉＯX により防止されるため、タングス
テン原子のゲート酸化膜２への到達が阻止されその耐圧
低下が防止される。この実施例においては、ポリサイド
構造の上層導電体膜としてタングステンシリサイド膜を
用いていたが、これに代え、チタンシリサイド膜、コバ
ルトシリサイド膜、モリブデンシリサイド膜等の他の高
融点金属シリサイド膜を用いてもよい。
ロンスパッタリング法によりタングステンシリサイド膜
９を約１０００Åの膜厚に形成する。このように形成さ
れたポリサイド構造においては、タングステンシリサイ
ド膜９中のタングステン原子の拡散がグレインバウンダ
リに偏析したＳｉＯX により防止されるため、タングス
テン原子のゲート酸化膜２への到達が阻止されその耐圧
低下が防止される。この実施例においては、ポリサイド
構造の上層導電体膜としてタングステンシリサイド膜を
用いていたが、これに代え、チタンシリサイド膜、コバ
ルトシリサイド膜、モリブデンシリサイド膜等の他の高
融点金属シリサイド膜を用いてもよい。
【００１６】図３（ａ）〜（ｃ）は、本発明の第３の実
施例を説明するための製造工程順断面図である。まず、
図３（ａ）に示すように、シリコン基板１上に熱酸化法
によりゲート酸化膜２を約１００Åの膜厚に形成し、そ
の上に化学気相成長法によりアモルファスシリコン膜３
を約１０００Åの膜厚に形成した後、酸素イオンを１０
〜３０ｋｅＶで１０16〜１０17／ｃｍ2 程度注入してア
モルファスシリコン膜３中にＳｉＯX 膜５を形成する。
施例を説明するための製造工程順断面図である。まず、
図３（ａ）に示すように、シリコン基板１上に熱酸化法
によりゲート酸化膜２を約１００Åの膜厚に形成し、そ
の上に化学気相成長法によりアモルファスシリコン膜３
を約１０００Åの膜厚に形成した後、酸素イオンを１０
〜３０ｋｅＶで１０16〜１０17／ｃｍ2 程度注入してア
モルファスシリコン膜３中にＳｉＯX 膜５を形成する。
【００１７】次に、図３（ｂ）に示すように、マグネト
ロンスパッタリング法によりチタンシリサイド膜４を約
１０００Åの膜厚に形成する。続いて、７００℃〜８０
０℃程度の熱処理を行うことにより、図３（ｃ）に示す
ように、アモルファスシリコン膜３をポリシリコン膜６
に変化させると同時に、ＳｉＯX をポリシリコン膜６の
グレインバウンダリに偏析させる（ＳｉＯX が偏析した
グレインバウンダリ７が形成される）。
ロンスパッタリング法によりチタンシリサイド膜４を約
１０００Åの膜厚に形成する。続いて、７００℃〜８０
０℃程度の熱処理を行うことにより、図３（ｃ）に示す
ように、アモルファスシリコン膜３をポリシリコン膜６
に変化させると同時に、ＳｉＯX をポリシリコン膜６の
グレインバウンダリに偏析させる（ＳｉＯX が偏析した
グレインバウンダリ７が形成される）。
【００１８】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるものではなく、本願
発明の要旨を変更しない範囲内において各種の変更が可
能である。例えば、実施例では、シリサイド膜はスパッ
タ法により形成されていたがポリシリコン膜上に高融点
金属膜を形成し熱処理を行ってポリシリコンと高融点金
属を反応させてシリサイド膜を形成するようにしてもよ
い。この場合、シリサイド膜の形成時に同時にアモルフ
ァスシリコンの多結晶化を行うようにすることができ
る。また、ポリサイド構造のシリサイド膜に代えチタ
ン、タングステン、モリブデン等の高融点金属膜を用い
ることができる。このポリシリコン膜−高融点金属膜積
層体を用いた場合、より低い抵抗の電極、配線を実現す
ることができる。
本発明はこれら実施例に限定されるものではなく、本願
発明の要旨を変更しない範囲内において各種の変更が可
能である。例えば、実施例では、シリサイド膜はスパッ
タ法により形成されていたがポリシリコン膜上に高融点
金属膜を形成し熱処理を行ってポリシリコンと高融点金
属を反応させてシリサイド膜を形成するようにしてもよ
い。この場合、シリサイド膜の形成時に同時にアモルフ
ァスシリコンの多結晶化を行うようにすることができ
る。また、ポリサイド構造のシリサイド膜に代えチタ
ン、タングステン、モリブデン等の高融点金属膜を用い
ることができる。このポリシリコン膜−高融点金属膜積
層体を用いた場合、より低い抵抗の電極、配線を実現す
ることができる。
【００１９】
【発明の効果】以上説明したように、本発明による半導
体装置はＳｉＯX またはＳｉＮX をグレインバウンダリ
に局在させたポリシリコン膜をポリサイド膜に用いたも
のであるので、シリサイド膜中の高融点金属のポリシリ
コン膜への拡散が抑制される。したがって、本発明によ
れば、シリサイド膜中の高融点金属のゲート酸化膜への
拡散が防止されゲート酸化膜の耐圧劣化を抑制すること
ができる。また、ＳｉＯX またはＳｉＮX をグレインバ
ウンダリに局在させたことによりＳｉＯX またはＳｉＮ
X による高融点金属拡散抑止能力を最大限に高めること
ができまた絶縁物をポリシリコン膜に含ませたことによ
る抵抗の増大を最小限に抑えることができる。したがっ
て、本発明によれば、半導体装置の高信頼性を確保しつ
つ、電極、配線の低抵抗化を実現することができ、半導
体装置の微細化、高速化に資することができる。
体装置はＳｉＯX またはＳｉＮX をグレインバウンダリ
に局在させたポリシリコン膜をポリサイド膜に用いたも
のであるので、シリサイド膜中の高融点金属のポリシリ
コン膜への拡散が抑制される。したがって、本発明によ
れば、シリサイド膜中の高融点金属のゲート酸化膜への
拡散が防止されゲート酸化膜の耐圧劣化を抑制すること
ができる。また、ＳｉＯX またはＳｉＮX をグレインバ
ウンダリに局在させたことによりＳｉＯX またはＳｉＮ
X による高融点金属拡散抑止能力を最大限に高めること
ができまた絶縁物をポリシリコン膜に含ませたことによ
る抵抗の増大を最小限に抑えることができる。したがっ
て、本発明によれば、半導体装置の高信頼性を確保しつ
つ、電極、配線の低抵抗化を実現することができ、半導
体装置の微細化、高速化に資することができる。
【図１】本発明の第１の実施例を説明するための製造工
程順断面図。
程順断面図。
【図２】本発明の第２の実施例を説明するための製造工
程順断面図。
程順断面図。
【図３】本発明の第３の実施例を説明するための製造工
程順断面図。
程順断面図。
【図４】第１の従来例の断面図。
【図５】第２の従来例の断面図。
１ シリコン基板 ２ ゲート酸化膜 ３ アモルファスシリコン膜 ４ チタンシリサイド膜 ５ ＳｉＯX 膜 ６ ポリシリコン膜 ７ ＳｉＯX が偏析したグレインバウンダリ ８ ＳｉＯX 含有アモルファスシリコン膜 ９ タングステンシリサイド膜
Claims (7)
- 【請求項１】 酸素または窒素を含有するアモルファス
シリコン膜を形成する工程と、前記アモルファスシリコ
ン膜上に高融点金属膜または高融点金属シリサイド膜を
形成する工程と、熱処理を行って前記アモルファスシリ
コン膜を多結晶化させるとともにＳｉＯ X またはＳｉＮ
X を多結晶化したシリコン膜のグレインバウンダリに偏
析させる工程と、を有することを特徴とする半導体装置
の製造方法。 - 【請求項２】 化学気相成長法によりアモルファスシリ
コン膜を形成する工程と、イオン注入法により前記アモ
ルファスシリコン膜に酸素または窒素を添加する工程
と、前記アモルファスシリコン膜上に高融点金属膜また
は高融点金属シリサイド膜を形成する工程と、熱処理を
行って前記アモルファスシリコン膜を多結晶化させると
ともにＳｉＯ X またはＳｉＮ X を多結晶化したシリコン
膜のグレインバウンダリに偏析させる工程と、を有する
ことを特徴とする半導体装置の製造方法。 - 【請求項３】 Ｎ2 Ｏを含む反応ガスによりシリコンを
気相成長させて酸素を含むアモルファスシリコン膜を形
成する工程と、前記アモルファスシリコン膜上に高融点
金属膜または高融点金属シリサイド膜を形成する工程
と、熱処理を行って前記アモルファスシリコン膜を多結
晶化させるとともにＳｉＯ X を多結晶化したシリコン膜
のグレインバウンダリに偏析させる工程と、を有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項４】 酸素または窒素を含有するアモルファス
シリコン膜を形成する工程と、熱処理を行って前記アモ
ルファスシリコン膜を多結晶シリコン膜に変換するとと
もにＳｉＯ X またはＳｉＮ X を多結晶化したシリコン膜
のグレインバウンダリに偏析させる工程と、前記多結晶
シリコン膜上に高融点金属膜または高融点金属シリサイ
ド膜を形成する工程と、を有することを特徴とする半導
体装置の製造方法。 - 【請求項５】 化学気相成長法によりアモルファスシリ
コン膜を形成する工程と、イオン注入法により前記アモ
ルファスシリコン膜に酸素または窒素を添加する工程
と、熱処理を行って前記アモルファスシリコン膜を多結
晶シリコン膜に変換するとともにＳｉＯ X またはＳｉＮ
X を多結晶化したシリコン膜のグレインバウンダリに偏
析させる工程と、前記多結晶シリコン膜上に高融点金属
膜または高融点金属シリサイド膜を形成する工程と、を
有することを特徴とする半導体装置の製造方法。 - 【請求項６】 Ｎ2 Ｏを含む反応ガスによりシリコンを
気相成長させて酸素を含むアモルファスシリコン膜を形
成する工程と、熱処理を行って前記アモルファスシリコ
ン膜を多結晶シリコン膜に変換するとともにＳｉＯ X を
多結晶化したシリコン膜のグレインバウンダリに偏析さ
せる工程と、前記多結晶シリコン膜上に高融点金属膜ま
たは高融点金属シリサイド膜を形成する工程と、を有す
ることを特徴とする半導体装置の製造方法。 - 【請求項７】 化学気相成長法によりアモルファスシリ
コン膜を形成する工程と、前記アモルファスシリコン膜
上に高融点金属膜または高融点金属シリサイド膜を形成
する工程と、イオン注入法により前記アモルファスシリ
コン膜に酸素または窒素を添加する工程と、熱処理を行
って前記アモルファスシリコン膜を多結晶化させるとと
もにＳｉＯ X またはＳｉＮ X を多結晶化したシリコン膜
のグレインバウンダリに偏析させる工程と、を有するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6024722A JP2746099B2 (ja) | 1994-01-27 | 1994-01-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6024722A JP2746099B2 (ja) | 1994-01-27 | 1994-01-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07221097A JPH07221097A (ja) | 1995-08-18 |
| JP2746099B2 true JP2746099B2 (ja) | 1998-04-28 |
Family
ID=12146059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6024722A Expired - Fee Related JP2746099B2 (ja) | 1994-01-27 | 1994-01-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2746099B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11135646A (ja) * | 1997-10-31 | 1999-05-21 | Nec Corp | 相補型ｍｏｓ半導体装置及びその製造方法 |
| KR100465855B1 (ko) * | 1997-12-27 | 2005-05-19 | 주식회사 하이닉스반도체 | 반도체장치의게이트전극형성방법 |
| KR100476036B1 (ko) * | 1998-07-03 | 2005-09-26 | 매그나칩 반도체 유한회사 | 반도체소자및그의제조방법. |
| KR20010003341A (ko) * | 1999-06-22 | 2001-01-15 | 김영환 | 폴리사이드 구조의 반도체소자 형성방법 |
| JP2001203347A (ja) | 2000-01-18 | 2001-07-27 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4682407A (en) * | 1986-01-21 | 1987-07-28 | Motorola, Inc. | Means and method for stabilizing polycrystalline semiconductor layers |
-
1994
- 1994-01-27 JP JP6024722A patent/JP2746099B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07221097A (ja) | 1995-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6770571B2 (en) | Barrier in gate stack for improved gate dielectric integrity | |
| JP3704427B2 (ja) | 半導体装置の銅金属配線形成方法 | |
| US5877074A (en) | Method for improving the electrical property of gate in polycide structure | |
| KR100266019B1 (ko) | 반도체장치의제조방법 | |
| JPH0673375B2 (ja) | 半導体装置の製造方法 | |
| US7314829B2 (en) | Method and apparatus for polysilicon resistor formation | |
| JP2746099B2 (ja) | 半導体装置の製造方法 | |
| JP2001156022A (ja) | 半導体装置の製造方法 | |
| US6291890B1 (en) | Semiconductor device having a silicide structure | |
| JP4347479B2 (ja) | 電界効果トランジスタ | |
| US6599820B1 (en) | Method of producing a semiconductor device | |
| JP3061027B2 (ja) | 半導体装置の製造方法 | |
| JP2773146B2 (ja) | 半導体装置の製造方法 | |
| US5534453A (en) | Method of manufacturing titanium silicide containing semiconductors | |
| JP3095452B2 (ja) | 半導体素子の製造方法 | |
| JPH0227769A (ja) | 半導体装置 | |
| JPH10125617A (ja) | 半導体装置の製造方法 | |
| JPH0795539B2 (ja) | 集積回路およびその製法 | |
| JPH04336466A (ja) | 半導体装置の製造方法 | |
| JPH0466108B2 (ja) | ||
| JP3092594B2 (ja) | 高融点金属ポリサイド構造を有する半導体装置及びその製造方法 | |
| JPH0770725B2 (ja) | 半導体装置の製造方法 | |
| JP3394391B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61174628A (ja) | 半導体装置の製造方法 | |
| JPH07107933B2 (ja) | ポリサイドパタ−ンの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |