JP3092594B2

JP3092594B2 - 高融点金属ポリサイド構造を有する半導体装置及びその製造方法

Info

Publication number: JP3092594B2
Application number: JP10203967A
Authority: JP
Inventors: 篤志川崎
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-07-17
Filing date: 1998-07-17
Publication date: 2000-09-25
Anticipated expiration: 2018-07-17
Also published as: JP2000036471A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は多結晶シリコン膜の
上にタングステンシリサイド等の高融点金属シリサイド
膜を形成した高融点金属ポリサイド構造の半導体装置の
製造方法に関する。

【０００２】

【従来の技術】近年の半導体装置の高集積化に伴う配線
幅の縮小化及び配線長の増大化により配線抵抗は増大し
ている。特に、ゲート電極の配線抵抗が増大すると、動
作速度が低下するという問題点がある。そこで、配線抵
抗を減少し、動作速度の向上を図る手段として、従来、
多結晶シリコン層上に高融点金属シリサイド膜を積層し
てなるポリサイドゲート構造のゲート電極が用いられる
ようになってきた。また、同様にＤＲＡＭのビット線
も、配線抵抗を下げるために、ゲート電極と同様なポリ
サイド構造の配線電極構造が用いられるようになってき
た。更に、このポリサイド膜を形成する方法として、
ＣＶＤ法で多結晶シリコン膜を形成し、スパッタリング
法により前記多結晶シリコン層上にタングステンシリサ
イド膜を堆積して、２層構造の導電体膜を形成する工程
が採用されている。また、近年、スパッタリング法によ
りタングステンシリサイド膜を堆積させる方法に変わっ
て、ＣＶＤ法によりタングステンシリサイド膜を成膜す
る方法が導入され始めている。これは、従来使用してい
るスパッタリング法により成膜したタングステンシリサ
イド膜が非晶質の状態であるのに対し、ＣＶＤ法で堆積
したタングステンシリサイド膜は成膜温度が高いために
結晶状態で成膜されるという特徴を有するからである。
また、タングステンシリサイド膜の成膜後に半導体装置
の製造過程で加わる熱履歴により、ＣＶＤ法で堆積した
タングステンシリサイド膜の結晶粒径がスパッタリング
法のそれと比べて大きく成長し、より低い抵抗値を得る
ことができるという利点がある。図１３乃至図１７は、
従来のタングステンシリサイド膜を使用したポリサイド
ゲート電極トランジスタの形成方法を工程順に示す模式
的断面図である。先ず、図１３に示すように、シリコン
基板１０上に、通常の方法を使用して、素子分離用の厚
いシリコン酸化膜１を形成する。次に、ゲート酸化膜用
のシリコン酸化膜２を約６０乃至２００Åの厚さで形成
する。次に、全面に多結晶（ポリ）シリコン膜３をＣＶ
Ｄ法により形成する。この多結晶シリコン膜３は、非晶
質シリコン膜を堆積した後に、これを６５０℃程度に加
熱してアニールすることにより多結晶化したものでもよ
い。この多結晶シリコン膜３は約１０００Åの厚さに形
成する。

【０００３】次に、図１４に示すように、シラン（Ｓｉ
Ｈ₄)ガス又はジクロロシラン（ＳｉＨ₂Ｃｌ₂）ガスと、
六フッ化タングステン（ＷＦ₆)ガスとの混合ガスを使用
して、ＣＶＤ法によりタングステンシリサイド膜４を約
１０００の厚さに成膜する。

【０００４】ＣＶＤ法によってタングステンシリサイド
膜４を堆積する場合、ＣＶＤ装置内に原料ガスであるシ
ラン（ＳｉＨ₄)ガス又はジクロロシラン（ＳｉＨ₂Ｃ
ｌ₂）ガスと、六フッ化タングステン（ＷＦ₆）ガスとを
供給し、それらの原料ガスの熱分解反応によりタングス
テンシリサイド膜４が形成される。次に、イオン注入法
によりタングステンシリサイド膜４にリン（Ｐ）を約１
０ ¹⁴〜１０¹⁵cｍ^-2のドーズ量で注入する。次いで、図
１５に示すように、通常のリソグラフィ技術及びドライ
エッチング技術により、タングステンシリサイド膜４、
ポリ（多結晶）シリコン膜３及びシリコン酸化膜２をパ
ターニングすることにより、タングステンポリサイドゲ
ート電極１１を形成する。

【０００５】その後、図１６に示すように、このゲート
電極１１をマスクにして、例えばリンをイオン注入する
ことにより、ゲート電極１１に被覆されていない部分の
シリコン基板１０の表面にｎ^-イオン注入層５を形成す
る。

【０００６】次いで、図１７に示すように、ゲート電極
１１の側面に酸化膜を選択的に形成することにより、ゲ
ート電極１１の側面にサイドウォール６を形成する。そ
の後、サイドウォール６をマスクにして、イオン注入等
により砒素（Ａｓ）をシリコン基板１０の表面に導入す
る。その後、このイオン注入層を熱処理により活性化
し、ソース・ドレイン領域７を形成する。そして、層間
絶縁膜及び配線（いずれも図示せず）を形成することに
より、タングステンポリサイドゲート電極１１を有する
トランジスタが完成する。図１０は、従来のＬＰ−ＣＶ
Ｄ法によりタングステンシリサイド膜を形成する際のガ
スの供給タイミングを示すタイミングチャート図であ
る。ウエハを成膜チャンバに装入した後、ウエハの昇温
に用いられるＡｒガスをチャンバに導入する。

【０００７】次に、成膜チャンバにはガスを導入しない
が、マスフローとチャンバ間での成膜ガスの流量を安定
化させるために、ジクロロシラン（ＳｉＨ₂Ｃｌ₂）ガス
と六フッ化タングステン（ＷＦ₆）ガスを夫々約５〜２
０秒間、チャンバ外に空流しする。成膜ガスが安定にな
ったところで、ジクロロシラン（ＳｉＨ₂Ｃｌ₂）ガスを
約３００ｓｃｃｍ、六フッ化タングステン（ＷＦ₆）ガ
スを約１．０ｓｃｃｍ、成膜チャンバ内に導入し、シリ
コン濃度が高いタングステンシリサイド膜８を約１００
Åの厚さで形成する（図２参照）。このシリコン濃度が
高いタングステンシリサイド膜８は、これから形成する
タングステンシリサイド膜４と下地のポリシリコン層３
との密着層として用いられる。再度、成膜ガスの流量を
安定化させるために、六フッ化タングステン（ＷＦ₆）
ガスを５〜２０秒程度チャンバ外に空流しした後に、ジ
クロロシラン（ＳｉＣｌ₂Ｈ₂）ガスを約１５０ｓｃｃ
ｍ、六フッ化タングステン（ＷＦ₆）ガスを約４．８ｓ
ｃｃｍ導入し、タングステンシリサイド膜４を約５００
〜１０００Å程度形成する（図１４及び図３参照）。

【０００８】次に、ジクロロシラン（ＳｉＨ₂Ｃｌ₂）ガ
スのみを約３００ｓｃｃｍの流量で約３０秒間チャンバ
に導入し（ポストフロー）、タングステンシリサイド膜
の膜応力を緩和する。タングステンシリサイド膜を成膜
した後、ポストフローとして、ジクロロシラン（ＳｉＨ
₂Ｃｌ₂）を約３００ｓｃｃｍの流量で３０秒間導入する
ことにより、実効的にタングステンシリサイド膜の上層
部はシリコン濃度が高くなり、高シリコン濃度のタング
ステンシリサイド膜９となる（図４参照）。このように
して作成したタングステンシリサイド膜は厚さが約１０
００Åであり、Ｓｉ／Ｗ比が約２〜３のタングステンシ
リサイド膜４をシリコン濃度が高いタングステンシリサ
イド膜８及び９で挟む構造を有している。

【０００９】従来の図１０に示す成膜ステップにおいて
は、ジクロロシラン（ＳｉＨ₂Ｃｌ₂）ガス又はシラン
（ＳｉＨ₄）ガスと、六フッ化タングステン（ＷＦ₆）ガ
スとの熱反応を利用してＬＰ−ＣＶＤでタングステンシ
リサイド膜を成膜する。これにより得られたタングステ
ンシリサイド膜は、柱状結晶の形態をとる。この柱状結
晶はＴＥＭ等で結晶構造を観察すると成膜面に対し垂直
方向に成長する。

【００１０】

【発明が解決しようとする課題】しかしながら、このタ
ングステンシリサイド膜を有するポリサイドゲート電極
１１をマスクにしてイオン注入することにより拡散層を
形成する場合に、従来の方法により形成されたポリサイ
ドゲート電極においては、このゲート電極を突き抜けて
ゲート酸化膜の下方にまでイオンが注入されてしまうこ
とがあるという欠点があった。例えば、ゲートのオン電
流Ｉｏｎを制御するために用いられるＬＤＤ構造におい
ては、ゲート電極をマスクにしてリン（Ｐ）等をイオン
注入することにより、ゲート電極の近傍にｎ^-層を形成
する。特に、ゲート電極については、半導体装置の高集
積化に伴いタングステンを含むポリサイド膜の膜厚が今
後も薄膜化していくことが考えられる。このようにポリ
サイドゲート電極の膜厚が薄膜化した場合に、ゲート電
極をマスクとしてその近傍及び拡散層の上表層にｎ^-層
を形成する際に、薄膜化したゲート電極を突き抜けて、
ゲート酸化膜の下方にまでイオン種が突き抜けてしま
う。本発明はかかる問題点に鑑みてなされたものであっ
て、高融点金属シリサイドの形成後に、イオン注入した
場合に、そのイオン注入に対するバリア性が優れてお
り、不要な部分へのイオン注入を回避できると共に、そ
の後に加熱工程が存在しても膜の剥離を防止できる高融
点金属ポリサイド構造を有する半導体装置の製造方法を
提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明に係る高融点金属
ポリサイド構造を有する半導体装置は、多結晶シリコン
層と、前記多結晶シリコン層上に形成された第１の高融
点金属シリサイド膜と、前記第１の高融点金属シリサイ
ド膜上に形成されシリコン濃度が前記第１の高融点金属
シリサイド膜よりも高い第１の高シリコン高融点金属シ
リサイド膜と、前記第１の高シリコン高融点金属シリサ
イド膜上に形成され前記第１の高融点金属シリサイド膜
と実質的に同一組成の第２の高融点金属シリサイド膜
と、を有することを特徴とする。

【００１２】この高融点金属ポリサイド構造を有する半
導体装置において、前記第１及び第２の高融点金属シリ
サイド膜は、Ｓｉ／Ｗ比が２乃至３であることが好まし
い。また、前記多結晶シリコン層と、前記第１の高融点
金属シリサイド膜との間に形成され、シリコン濃度が前
記第１の高融点金属シリサイド膜より高い第２の高シリ
コン高融点金属シリサイド膜を有することができる。

【００１３】前記第１の高融点金属シリサイド膜と、前
記第１の高シリコン高融点金属シリサイド膜との間に形
成され、シリコン濃度が前記第１の高融点金属シリサイ
ド膜より高く、前記第１の高シリコン高融点金属シリサ
イド膜より低い第１の中シリコン高融点金属シリサイド
膜と、前記第２の高融点金属シリサイド膜の上に形成さ
れ、シリコン濃度が前記第２の高融点金属シリサイド膜
より高い第２の中シリコン高融点金属シリサイド膜とを
設けることができる。

【００１４】前記各高融点金属シリサイド膜は例えばタ
ングステンシリサイド膜である。

【００１５】本発明に係る高融点金属ポリサイド構造を
有する半導体装置の製造方法は、多結晶シリコン層を形
成する工程と、前記多結晶シリコン層上に第１の高融点
金属シリサイド膜を形成する工程と、前記第１の高融点
金属シリサイド膜上にシリコン濃度が前記第１の高融点
金属シリサイド膜よりも高い第１の高シリコン高融点金
属シリサイド膜を形成する工程と、前記高シリコン高融
点金属シリサイド膜上に前記第１の高融点金属シリサイ
ド膜と実質的に同一組成の第２の高融点金属シリサイド
膜を形成する工程と、を有することを特徴とする。

【００１６】本発明においては、第１の高融点金属シリ
サイド膜と、第２の高融点金属シリサイド膜との間に、
高シリコン濃度の高シリコン高融点金属シリサイド膜を
形成するので、高融点金属シリサイド膜全体としてみた
場合に、その中間に高シリコン濃度の膜が存在し、これ
がイオン注入のバリア層として機能する。これにより、
イオン注入のバリア性を向上させることができる。ま
た、このシリコン濃度が高い高融点金属シリサイド膜を
有することにより、膜応力が低い高融点金属シリサイド
膜を形成することができ、熱応力による膜の剥離を防止
できる。

【００１７】例えば、ＣＶＤ法によりタングステンシリ
サイド膜を形成する際に、異なる柱状結晶を持つタング
ステンシリサイド膜を積層するか、又は、柱状に成長す
るタングステンシリサイド膜の結晶を成長条件を変える
ことで、積層化する。これにより、タングステンシリサ
イド膜の形成後に行うイオン注入のバリア性を向上する
ことができる。

【００１８】また、Ｓｉ／Ｗ比が約２〜３のタングステ
ンシリサイド膜の中間に、シリコン濃度が高いタングス
テンシリサイド膜が存在することで、従来方法のＣＶＤ
で成膜されるタングステンシリサイド膜に比べ、膜応力
が低いタングステンシリサイド膜を形成することができ
る。このため、この後工程の熱処理工程において、熱応
力に起因する膜の剥がれを防止することができる。

【００１９】なお、本発明に係る他の高融点金属ポリサ
イド構造を有する半導体装置は、多結晶シリコン層と、
前記多結晶シリコン層上に形成された第１の高融点金属
シリサイド膜と、前記第１の高融点金属シリサイド膜上
に形成されシリコン濃度が前記第１の高融点金属シリサ
イド膜よりも低い第１の低シリコン高融点金属シリサイ
ド膜と、前記第１の高シリコン高融点金属シリサイド膜
上に形成され前記第１の高融点金属シリサイド膜と実質
的に同一組成の第２の高融点金属シリサイド膜と、を有
することを特徴とする。

【００２０】また、本発明に係る他の高融点金属ポリサ
イド構造を有する半導体装置の製造方法は、多結晶シリ
コン層を形成する工程と、前記多結晶シリコン層上に第
１の高融点金属シリサイド膜を形成する工程と、前記第
１の高融点金属シリサイド膜上にシリコン濃度が前記第
１の高融点金属シリサイド膜よりも低い第１の低シリコ
ン高融点金属シリサイド膜を形成する工程と、前記第１
の低シリコン高融点金属シリサイド膜上に前記第１の高
融点金属シリサイド膜と実質的に同一組成の第２の高融
点金属シリサイド膜を形成する工程と、を有することを
特徴とする。

【００２１】このように、本発明においては、第１及び
第２の高融点金属シリサイド膜の間に、これらの膜より
もシリコン濃度が低い第１の低シリコン高融点金属シリ
サイド膜を形成しても、請求項１及び７と同様の効果を
得ることができる。

【００２２】

【発明の実施の形態】以下、本発明の実施例について、
添付の図面を参照して具体的に説明する。図９は本発明
の実施例方法におけるタングステンシリサイド膜の形成
工程において、その原料ガスの供給タイミングを示すタ
イミングチャート図である。従来法と同様に、ウエハを
成膜チャンバに装入した後、ウエハの昇温に使用される
Ａｒガスをチャンバに導入する。

【００２３】そして、先ず、図１に示すように、シリコ
ン基板１０上に、通常の方法を使用して、素子分離用の
厚いシリコン酸化膜（図示せず）と、ゲート酸化膜用の
シリコン酸化膜２を形成する。次に、全面に多結晶（ポ
リ）シリコン膜３をＣＶＤ法により形成する。この多結
晶シリコン膜３は、非晶質シリコン膜を堆積した後に、
これを６５０℃程度に加熱してアニールすることにより
多結晶化したものでもよい。この多結晶シリコン膜３は
約１０００Åの厚さに形成する。

【００２４】次に、成膜チャンバにはガスを導入しない
が、マスフローとチャンバ間での成膜ガスの流量を安定
化させるために、ジクロロシラン（ＳｉＨ₂Ｃｌ₂）ガス
と六フッ化タングステン（ＷＦ₆）ガスを夫々約５〜２
０秒チャンバ外に空流しする。

【００２５】その後、成膜ガスが安定になったところ
で、ジクロロシラン（ＳｉＨ₂Ｃｌ₂）ガスを約３００ｓ
ｃｃｍ、六フッ化タングステン（ＷＦ₆）ガスを約１ｓ
ｃｃｍ、成膜チャンバに導入し、図２に示すように、シ
リコン濃度が高いタングステンシリサイド膜８を約１０
０Åの厚さに形成する。このシリコン濃度が高いタング
ステンシリサイド膜８は、これから形成するタングステ
ンシリサイド膜と下地のポリシリコン層３との密着層と
して用いられる。

【００２６】再度、成膜ガスの流量を安定化させるため
に、六フッ化タングステン（ＷＦ₆）ガスを５〜２０秒
程度チャンバ外に空流しした後に、ジクロロシラン（Ｓ
ｉＣｌ₂Ｈ₂）ガスを約１５０ｓｃｃｍ、六フッ化タング
ステン（ＷＦ₆）ガスを約５ｓｃｃｍ導入し、図３に示
すように、タングステンシリサイド膜４を約５００〜１
０００Åの厚さに形成する。

【００２７】次に、ジクロロシラン（ＳｉＨ₂Ｃｌ₂）ガ
スのみを約３００ｓｃｃｍの流量で約３０秒間チャンバ
に導入（ポストフロー）する。これにより、図４に示す
ように、若干のシリコン濃度が高いタングステンシリサ
イド膜９が形成される。ここからさらに、成膜チャンバ
にはガスを導入しないが、マスフローとチャンバー間で
の成膜ガスの流量を安定化させるために、ジクロロシラ
ン（ＳｉＨ₂Ｃｌ₂）ガスと六フッ化タングステン（ＷＦ
₆）ガスを夫々約５〜２０秒程度空流しする。

【００２８】次に、図５に示すように、成膜ステップの
前に導入した密着層を形成するステップを、今度は意図
的にシリコン濃度が高い膜を成膜するために使用し、ジ
クロロシラン（ＳｉＨ₂Ｃｌ₂）ガスを約３００ｓｃｃ
ｍ、六フッ化タングステン（ＷＦ₆）ガスを約１ｓｃｃ
ｍの流量で、成膜チャンバに導入し、シリコン濃度が高
いタングステンシリサイド膜８を約１００Åの厚さに成
膜する。

【００２９】再び、成膜ガスの流量を安定化させるため
に、六フッ化タングステン（ＷＦ₆）ガスを約５〜２０
秒空流しした後に、ジクロロシラン（ＳｉＨ₂Ｃｌ₂）ガ
スを約１５０ｓｃｃｍ、六フッ化タングステン（Ｗ
Ｆ₆）ガスを約４．８ｓｃｃｍの流量で導入し、図６に
示すように、タングステンシリサイド膜４を約５００〜
１０００Åの厚さに形成する。

【００３０】次に、ジクロロシラン（ＳｉＨ₂Ｃｌ₂）ガ
スのみを約３００ｓｃｃｍの流量で約３０秒間チャンバ
に導入し（ポストフロー）、タングステンシリサイド膜
４の膜応力を緩和する。このとき、図７に示すように、
シリコン濃度が若干高い中シリコン濃度のタングステン
シリサイド膜９が形成される。

【００３１】このようにして成膜したタングステンシリ
サイド膜はポリシリコン層３上に密着層（シリコン濃度
が若干高いタングステンシリサイド膜８）を介して、化
学量論比に近いタングステンシリサイド膜４（Ｓｉ／Ｗ
＝２〜３）が、シリコン濃度が化学量論比のＳｉ／Ｗ比
より高いタングステンシリサイド膜８及び９を挟む形態
で形成されている。このように構成された半導体装置に
おいては、シリコン濃度が化学量論比よりも高いタング
ステンシリサイド膜８及び９が、化学量論比の２層のタ
ングステンシリサイド膜４の間に挟まれているので、イ
オン注入の際のイオンの突き抜けが防止される。

【００３２】図１１はイオンの突き抜けが起こらない場
合、図１２はイオンの突き抜けが起こった場合のしきい
値Ｖ_Tの変動の模式図を示す。図１２に示すように、イ
オンの突き抜けが起こることにより、ゲート酸化膜下で
チャネリングが起こり、Ｖ_Tのばらつきが見られる。こ
れに対し、図１１に示すように、イオンの突き抜けが生
じなかった場合には、Ｖ_Tのバラツキが生じない。

【００３３】図７に示すように、本実施例方法により成
膜したタングステンシリサイド膜は、化学量論比に近い
タングステンシリサイド（Ｓｉ／Ｗ＝２〜３）条件で成
膜した膜４の間にシリコン濃度が高いタングステンシリ
サイド膜８，９を間に挟んだ構造を有している。このた
め、タングステンシリサイド膜４の柱状結晶はシリコン
濃度が高いタングステンシリサイド膜８，９で間を区切
られた構造をとる。この結果、ポリサイド構造の下層部
に位置するポリシリコン層３の表面に対し成長方向は同
一ではあるが、成長位置が同一ではない柱状結晶が２層
以上重なるため、成長方向に対しタングステンシリサイ
ド膜の密度が増し、柱状結晶間のイオン注入種のすり抜
けが減少するものと考えられる。このことを利用する
と、イオン注入時に注入方向に対してタングステンシリ
サイド膜８，９がバリアとなり、下層への注入種の突き
抜けを防止する効果が得られる。また、化学量論比に近
いタングステンシリサイド（Ｓｉ／Ｗ＝２〜３）条件で
成膜した膜の間に応力緩和を促すジクロロシラン又はシ
ランのポストフローを複数回行うことにより、従来方法
で成膜したタングステンシリサイド膜に比較して、膜応
力が小さいタングステンシリサイド膜を得ることが可能
となる。図８は図７に示す本実施例の層構造を拡大して
示す一部拡大断面図である。本実施例方法にて成膜した
タングステンシリサイド膜４、８は、化学量論比に近い
タングステンシリサイド（Ｓｉ／Ｗ＝２〜３）条件で成
膜した膜の間に、シリコン濃度が高い高シリコンタング
ステンシリサイド膜８を挟んだ構造を有している。この
ため、タングステンシリサイド膜４の柱状結晶は、シリ
コン濃度が高いタングステンシリサイド膜８で仕切られ
た構造をとる。この結果、ポリサイド構造の下層部に位
置する多結晶シリコン膜３の表面に対し、成長方向は同
一ではあるが、成長位置が同一ではない柱状結晶が２層
以上重なるため、成長方向に対し、タングステンシリサ
イド膜の密度が増大し、柱状結晶間のイオン注入種のす
り抜けが減少するものと考えられる。このことを利用す
ると、イオン注入時に注入方向に対してタングステンシ
リサイドがバリアとなり、下層への注入種の突き抜け防
止効果が得られる。

【００３４】前述の如く、図１１は突き抜けが起こらな
い場合、図１２は突き抜けが生じた場合のＶ_Tの変動を
示す模式図である。突き抜けが生じることにより、ゲー
ト酸化膜下の不純物濃度プロファイルが変動し、設計規
格でＶ_Tにシフトが生じることと、タングステンシリサ
イド膜の厚さのバラツキにより突き抜け量が変動し、図
１２に示すように、Ｖ_Tのバラツキが生じることがあ
る。

【００３５】また、化学量論比に近い条件（Ｓｉ／Ｗ＝
２〜３）で成膜したタングステンシリサイド膜４の間
に、応力緩和を促すジクロロシラン又はシランのポスト
フローを複数回行うことにより、従来法で成膜したタン
グステンシリサイドよりも膜応力が小さいタングステン
シリサイド膜を得ることができる。

【００３６】次に、本発明の他の実施例について説明す
る。図７に示すタングステンシリサイド膜８及び９は、
シリコン濃度が高いタングステンシリサイド膜を形成す
ることにより、タングステンシリサイド膜の柱状結晶の
成長が阻害されるようにするものである。しかし、この
シリコン濃度が高いタングステンシリサイド膜の形成
は、上記実施例のように、２段階のステップで成膜する
場合に限定しないことは勿論である。また、同様の観点
からタングステンシリサイド膜８及び９を形成する成膜
ガスの種類は任意であり、またジクロロシラン及び六フ
ッ化タングステンの流量比は、上記実施例のように、３
００：１及び３００：０に限定されず、その流量比は任
意である。更に、タングステンシリサイド膜８及び９が
シリコン濃度が高い層ではなく、逆にタングステンシリ
サイド膜４の条件よりもシリコン濃度が低い層を設けて
も、柱状結晶の成長を阻害できる。この場合について
も、ガスの流量比については限定しないが、任意の流量
比で成膜することができる。

【００３７】本発明においては、図７及び図８に示すよ
うに、高シリコンタングステンシリサイド膜８は、その
上のタングステンシリサイド膜４と下地の多結晶シリコ
ン膜３との密着層及びタングステンシリサイド膜４の核
形成膜として機能するが、この密着層及び核形成膜とし
て機能するタングステンシリサイド膜４以外の位置に形
成されるタングステンシリサイド膜の厚さは、上記実施
例のように、５００〜１０００Åに限定せず、任意であ
る。また、密着層（高シリコンタングステン膜８）、タ
ングステンシリサイド膜４、（柱状結晶の）阻害層（高
シリコンタングステン膜９，８）、タングステンシリサ
イド膜４なる積層を考える場合、この阻害層については
その膜厚は任意である。

【００３８】また、上記実施例では、図８に示すよう
に、柱状結晶層が２層の場合の例を挙げたが、この柱状
晶層の数は、２層に限らず、３層以上であってもよい。

【００３９】更に、上記実施例では、図９に示したタイ
ミングチャートによれば、すべての成膜条件はすべて同
一のチャンバにて堆積すること前提としているが、図７
に示す高シリコンタングステンシリサイド膜８及び９の
層、又はその上のタングステンシリサイド膜４を形成す
る際には、高シリコンタングステンシリサイド膜８及び
９より下の層を形成するチャンバとは異なったチャンバ
にて堆積してもよい。

【００４０】

【発明の効果】以上説明したように、本発明によれば、
第１及び第２の高融点金属シリサイド膜の間に、高シリ
コン高融点金属シリサイド膜が設けられているので、異
なる柱状結晶を有する膜が存在するため、この膜がイオ
ン注入時のバリアとなり、高融点金属シリサイド膜の下
方への不要なイオン注入を防止することができる。ま
た、シリコン濃度が高い高融点金属シリサイド膜が存在
することにより、高融点金属シリサイド膜の膜応力を低
減することができる。

【図面の簡単な説明】

【図１】本発明の実施例方法の第１工程を示す断面図で
ある。

【図２】本発明の実施例方法の第２工程を示す断面図で
ある。

【図３】本発明の実施例方法の第３工程を示す断面図で
ある。

【図４】本発明の実施例方法の第４工程を示す断面図で
ある。

【図５】本発明の実施例方法の第５工程を示す断面図で
ある。

【図６】本発明の実施例方法の第６工程を示す断面図で
ある。

【図７】本発明の実施例方法の第７工程を示す断面図で
ある。

【図８】本実施例における結晶の成長の態様を示す図で
ある。

【図９】本発明の実施例方法における原料ガスの供給タ
イミングを示すタイミングチャート図である。

【図１０】従来方法の原料ガスの供給タイミングを示す
タイミングチャート図である。

【図１１】注入イオンの突き抜けが生じなかった場合の
Ｖ_Tを示すグラフ図である。

【図１２】注入イオンの突き抜けが生じた場合のＶ_Tを
示すグラフ図である。

【図１３】従来方法の第１工程を示す断面図である。

【図１４】従来方法の第２工程を示す断面図である。

【図１５】従来方法の第３工程を示す断面図である。

【図１６】従来方法の第４工程を示す断面図である。

【図１７】従来方法の第５工程を示す断面図である。

【符号の説明】

１、２：シリコン酸化膜３：多結晶シリコン膜４：タングステンシリサイド膜５：ｎ−イオン注入層６：サイドウォール７：ソースドレイン領域８，９：シリコン濃度が高いタングステンシリサイド膜１０：シリコン基板１１：タングステンポリサイドゲート電極

Claims

(57)【特許請求の範囲】

【請求項１】多結晶シリコン層と、前記多結晶シリコ
ン層上に形成された第１の高融点金属シリサイド膜と、
前記第１の高融点金属シリサイド膜上に形成されシリコ
ン濃度が前記第１の高融点金属シリサイド膜よりも高い
第１の高シリコン高融点金属シリサイド膜と、前記第１
の高シリコン高融点金属シリサイド膜上に形成され前記
第１の高融点金属シリサイド膜と実質的に同一組成の第
２の高融点金属シリサイド膜と、を有することを特徴と
する高融点金属ポリサイド構造を有する半導体装置。
【請求項２】前記第１及び第２の高融点金属シリサイ
ド膜は、Ｓｉ／Ｗ比が２乃至３であることを特徴とする
請求項１に記載の高融点金属ポリサイド構造を有する半
導体装置。
【請求項３】前記多結晶シリコン層と、前記第１の高
融点金属シリサイド膜との間に形成され、シリコン濃度
が前記第１の高融点金属シリサイド膜より高い第２の高
シリコン高融点金属シリサイド膜を有することを特徴と
する請求項１又は２に記載の高融点金属ポリサイド構造
を有する半導体装置。
【請求項４】前記第１の高融点金属シリサイド膜と、
前記第１の高シリコン高融点金属シリサイド膜との間に
形成され、シリコン濃度が前記第１の高融点金属シリサ
イド膜より高く、前記第１の高シリコン高融点金属シリ
サイド膜より低い第１の中シリコン高融点金属シリサイ
ド膜を有することを特徴とする請求項１乃至３のいずれ
か１項に記載の高融点金属ポリサイド構造を有する半導
体装置。
【請求項５】前記第２の高融点金属シリサイド膜の上
に形成され、シリコン濃度が前記第２の高融点金属シリ
サイド膜より高い第２の中シリコン高融点金属シリサイ
ド膜を有することを特徴とする請求項１乃至４のいずれ
か１項に記載の高融点金属ポリサイド構造を有する半導
体装置。
【請求項６】前記各高融点金属シリサイド膜はタング
ステンシリサイド膜であることを特徴とする請求項１乃
至５のいずれか１項に記載の高融点金属ポリサイド構造
を有する半導体装置。
【請求項７】多結晶シリコン層を形成する工程と、前
記多結晶シリコン層上に第１の高融点金属シリサイド膜
を形成する工程と、前記第１の高融点金属シリサイド膜
上にシリコン濃度が前記第１の高融点金属シリサイド膜
よりも高い第１の高シリコン高融点金属シリサイド膜を
形成する工程と、前記第１の高シリコン高融点金属シリ
サイド膜上に前記第１の高融点金属シリサイド膜と実質
的に同一組成の第２の高融点金属シリサイド膜を形成す
る工程と、を有することを特徴とする高融点金属ポリサ
イド構造を有する半導体装置の製造方法。
【請求項８】前記第１及び第２の高融点金属シリサイ
ド膜は、Ｓｉ／Ｗ比が２乃至３であることを特徴とする
請求項７に記載の高融点金属ポリサイド構造を有する半
導体装置の製造方法。
【請求項９】前記多結晶シリコン層を形成する工程
と、前記第１の高融点金属シリサイド膜を形成する工程
との間に、シリコン濃度が前記第１の高融点金属シリサ
イド膜より高い第２の高シリコン高融点金属シリサイド
膜を形成する工程を有することを特徴とする請求項７又
は８に記載の高融点金属ポリサイド構造を有する半導体
装置の製造方法。
【請求項１０】前記第１の高融点金属シリサイド膜を
形成する工程と、前記第１の高シリコン高融点金属シリ
サイド膜を形成する工程との間に、シリコン濃度が前記
第１の高融点金属シリサイド膜より高く、前記第１の高
シリコン高融点金属シリサイド膜より低い第１の中シリ
コン高融点金属シリサイド膜を形成する工程を有するこ
とを特徴とする請求項７乃至９のいずれか１項に記載の
高融点金属ポリサイド構造を有する半導体装置の製造方
法。
【請求項１１】前記第２の高融点金属シリサイド膜の
形成工程の後に、シリコン濃度が前記第２の高融点金属
シリサイド膜より高い第２の中シリコン高融点金属シリ
サイド膜を形成する工程を有することを特徴とする請求
項７乃至１０のいずれか１項に記載の高融点金属ポリサ
イド構造を有する半導体装置の製造方法。
【請求項１２】前記第１及び第２の高融点金属シリサ
イド膜を形成する工程は、シリコンを含む第１原料ガス
と、高融点金属を含む第２原料ガスとを、化学量論比の
組成の高融点金属シリサイド膜が形成される条件で供給
して、ＣＶＤにより前記第１及び第２の高融点金属シリ
サイド膜を形成することを特徴とする請求項７乃至１１
のいずれか１項に記載の高融点金属ポリサイド構造を有
する半導体装置の製造方法。
【請求項１３】前記第１の高シリコン高融点金属シリ
サイド膜を形成する工程は、シリコンを含む第１原料ガ
スと、高融点金属を含む第２原料ガスとを、化学量論比
の組成よりシリコン濃度が高い高融点金属シリサイド膜
が形成される条件で供給して、ＣＶＤにより前記第１の
高シリコン高融点金属シリサイド膜を形成することを特
徴とする請求項７乃至１２のいずれか１項に記載の高融
点金属ポリサイド構造を有する半導体装置の製造方法。
【請求項１４】前記第１の中シリコン高融点金属シリ
サイド膜を形成する工程は、前記第２原料ガスの供給を
停止するものであることを特徴とする請求項１２に記載
の高融点金属ポリサイド構造を有する半導体装置の製造
方法。
【請求項１５】前記各高融点金属シリサイド膜はタン
グステンシリサイド膜であることを特徴とする請求項７
乃至１４のいずれか１項に記載の高融点金属ポリサイド
構造を有する半導体装置の製造方法。
【請求項１６】前記第１原料ガスはシラン（Ｓｉ
Ｈ₄）ガス又はジクロロシラン（ＳｉＨ₂Ｃｌ₂）ガスで
あることを特徴とする請求項１２乃至１５のいずれか１
項に記載の高融点金属ポリサイド構造を有する半導体装
置の製造方法。
【請求項１７】前記第２原料ガスは六フッ化タングス
テン（ＷＦ₆）ガスであることを特徴とする請求項１２
乃至１６のいずれか１項に記載の高融点金属ポリサイド
構造を有する半導体装置の製造方法。
【請求項１８】前記第１の高融点金属シリサイド膜、
第１の高シリコン高融点金属シリサイド膜及び第２の高
融点金属シリサイド膜からなる積層体をパターニングし
た後、前記積層体をマスクとしてイオン注入する工程を
有することを特徴とする請求項７乃至１７のいずれか１
項に記載の高融点金属ポリサイド構造を有する半導体装
置の製造方法。
【請求項１９】多結晶シリコン層と、前記多結晶シリ
コン層上に形成された第１の高融点金属シリサイド膜
と、前記第１の高融点金属シリサイド膜上に形成されシ
リコン濃度が前記第１の高融点金属シリサイド膜よりも
低い第１の低シリコン高融点金属シリサイド膜と、前記
第１の高シリコン高融点金属シリサイド膜上に形成され
前記第１の高融点金属シリサイド膜と実質的に同一組成
の第２の高融点金属シリサイド膜と、を有することを特
徴とする高融点金属ポリサイド構造を有する半導体装
置。
【請求項２０】多結晶シリコン層を形成する工程と、
前記多結晶シリコン層上に第１の高融点金属シリサイド
膜を形成する工程と、前記第１の高融点金属シリサイド
膜上にシリコン濃度が前記第１の高融点金属シリサイド
膜よりも低い第１の低シリコン高融点金属シリサイド膜
を形成する工程と、前記第１の低シリコン高融点金属シ
リサイド膜上に前記第１の高融点金属シリサイド膜と実
質的に同一組成の第２の高融点金属シリサイド膜を形成
する工程と、を有することを特徴とする高融点金属ポリ
サイド構造を有する半導体装置の製造方法。