KR100266019B1 - 반도체장치의제조방법 - Google Patents
반도체장치의제조방법 Download PDFInfo
- Publication number
- KR100266019B1 KR100266019B1 KR1019970067210A KR19970067210A KR100266019B1 KR 100266019 B1 KR100266019 B1 KR 100266019B1 KR 1019970067210 A KR1019970067210 A KR 1019970067210A KR 19970067210 A KR19970067210 A KR 19970067210A KR 100266019 B1 KR100266019 B1 KR 100266019B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- layer
- silicon
- barrier metal
- gate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 59
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 230000004888 barrier function Effects 0.000 claims abstract description 41
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 32
- 239000010703 silicon Substances 0.000 claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000005240 physical vapour deposition Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 238000000206 photolithography Methods 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract description 2
- -1 silicon ions Chemical class 0.000 abstract description 2
- 238000000137 annealing Methods 0.000 abstract 2
- 239000002245 particle Substances 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체장치의 제조방법에 관한 것으로서 반도체기판 상에 게이트산화막을 형성하는 공정과, 상기 게이트산화막 상에 실리콘층과 장벽금속층을 순차적으로 형성하고 상기 장벽금속층에 실리콘을 이온 주입하여 비정질화시키고 금속열처리하여 재결정화하는 공정과, 상기 장벽금속층 상에 금속층 및 캡절연층을 형성하고 상기 캡절연층, 금속층, 장벽금속층 및 실리콘층을 패터닝하여 게이트를 형성하는 공정을 구비한다. 따라서, 실리콘을 이온 주입할 때 비정질 상태로 변한 장벽금속층을 급속 열처리하여 재결정화시킬 때 입자가 크게되므로 이 후에 형성되는 금속층도 입자가 크게 되어 비저항이 감소되어 저저항 게이트를 형성할 수 있으며, 또한, 장벽금속층은 도핑된 실리콘에 의해 장벽 특성이 향상된다.
Description
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히, 게이트를 다결정실리콘과 금속이 적층된 구조로 형성하여 저항을 감소시키는 반도체장치의 제조방법에 관한 것이다.
반도체장치가 고집적화됨에 따라 게이트의 선폭이 감소되어 게이트의 시트 저항이 증가하여 동작 속도가 저하되는 문제점이 발생되었다.
그러므로, 소자의 동작 속도를 증가시키기 위해 게이트의 시트 저항을 감소시키는 기술이 개발되고 있다. 게이트의 시트 저항을 감소시키는 기술 중에 게이트를 다결정실리콘과 실리사이드의 2중 구조로 형성하는 기술이 있다. 다결정실리콘과 실리사이드의 2중 구조의 게이트는 실리사이드가 다결정실리콘 보다 저항이 작으므로 게이트의 저항을 감소시킬 수 있다.
그러나, 실리사이드도 저항을 감소시키는 데 한계가 있으므로 다결정실리콘층 상에 Ti, W, Mo, Co, Ta 또는 Pt 등의 고융점 금속을 적층시킨 구조의 게이트가 제시되고 있다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 제조 공정도이다.
도 1a를 참조하면, 반도체기판(11) 상의 소정 부분에 LOCOS(Local Oxidation of Silicon) 등의 방법에 의해 필드산화막(13)을 형성하여 소자의 활성영역과 필드영역을 한정한다. 그리고, 반도체기판(11)의 노출된 부분에 열산화 방법에 의해 50∼100Å 정도 두께의 게이트산화막(15)을 형성한다.
상기에서, 필드산화막(13)을 반도체기판(11)에 트렌치를 형성하고 산화실리콘을 채워 형성하는 STI(Shallow Trench Isolation) 방법으로도 형성할 수 있다.
도 1b를 참조하면, 필드산화막(13) 및 게이트산화막(15) 상에 불순물이 도핑된 다결정실리콘을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 500∼1500Å 정도 두께로 증착하여 실리콘층(17)을 증착한다. 그리고, 실리콘층(17) 상에 TiN 또는 WN 등을 50∼100Å 정도 두께로 증착하여 장벽층(19)을 형성하고, 이 장벽층(19) 상에 Ti, W, Mo, Co, Ta 또는 Pt 등의 고융점 금속을 스퍼터링 등의 물리기상증착(Physical Vapor Deposion : 이하, PVD라 칭함) 방법으로 500∼1500Å 정도 두께로 증착하여 금속층(21)을 형성한다. 상기에서 장벽층(19)은 실리콘층(17)과 금속층(21)이 반응하여 계면에 실리사이드가 생성되는 것을 방지한다. 그리고, 금속층(21) 상에 산화실리콘 또는 질화실리콘을 CVD 방법으로 1500∼2500Å 정도 두께로 증착하여 캡절연층(23)을 형성한다.
도 1c를 참조하면, 캡절연층(23), 금속층(21), 장벽층(19) 및 실리콘층(17)을 반도체기판(11)이 노출되도록 포토리쏘그래피 방법으로 순차적으로 패터닝한다. 이 때, 잔류하는 실리콘층(17), 장벽층(19) 및 금속층(21)은 게이트(25)가 된다.
상기에서 장벽층(19)은 입자(grain)가 원주형(columnar)의 구조를 이루는 데, 이 장벽층(19) 상에 형성되는 금속층(21)은 입자의 크기가 작으므로 비저항이 증가된다. 즉, 금속층(21)은 실리콘기판 상에 형성되었을 입자가 크게 형성되어 비저항이 약 14μΩ·㎝ 정도인 데, 이에 반해, 장벽층(19) 상에 형성되었을 경우 비저항이 약 34μΩ·㎝ 정도가 되어 대략 2.5배 정도가 더 크다.
그러므로, 상술한 바와 같이 종래의 반도체장치의 제조방법은 실리콘층과 금속층이 반응되는 것을 방지하기 위한 장벽층으로 인해 게이트의 저항을 감소시키기 어려운 문제점이 있었다.
따라서, 본 발명의 목적은 저저항 게이트를 형성할 수 있는 반도체장치의 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 제조방법은 반도체기판 상에 게이트산화막을 형성하는 공정과, 상기 게이트산화막 상에 실리콘층과 장벽금속층을 순차적으로 형성하고 상기 장벽금속층에 실리콘을 이온 주입하여 비정질화시키고 금속열처리하여 재결정화하는 공정과, 상기 장벽금속층 상에 금속층 및 캡절연층을 형성하고 상기 캡절연층, 금속층, 장벽금속층 및 실리콘층을 패터닝하여 게이트를 형성하는 공정을 구비한다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 제조 공정도
도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 제조 공정도
도 3은 질소(N2) 이온 주입시 깊이에 대한 농도 분포를 도시하는 그래프
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a를 참조하면, 반도체기판(31) 상의 소정 부분에 LOCOS 등의 방법에 의해 필드산화막(33)을 형성하여 소자의 활성영역과 필드영역을 한정한다. 그리고, 반도체기판(31)의 노출된 부분에 열산화 방법에 의해 50∼100Å 정도 두께의 게이트산화막(35)을 형성한다.
상기에서, 필드산화막(33)을 반도체기판(31)에 트렌치를 형성하고 산화실리콘을 채워 형성하는 STI 방법으로도 형성할 수 있다.
도 2b를 참조하면, 필드산화막(33) 및 게이트산화막(35) 상에 불순물이 도핑된 다결정실리콘을 SiH4, NH3, PH3및 B2H6를 소스 가스로 하는 CVD 방법으로 700∼ 2000Å 정도 두께로 증착하여 실리콘층(37)을 증착한다. 그리고, 실리콘층(37) 상에 TiNy, WNy, MoNy, CoNy, TaNy 또는 PtNx 등을 스퍼터링 등의 PVD 방법으로 50∼200Å 정도의 두께로 증착하여 장벽금속층(39)을 형성한다. 상기에서 장벽금속층(39)의 장벽 특성을 향상시키기 위하여 이 장벽금속층(39) 내에 질소(N)의 함유량이 40∼60% 정도가 되도록한다.
장벽금속층(39)에 실리콘(Si)를 5∼25KeV 정도의 에너지와 1×1015∼1×1017/㎠ 정도의 도우즈 량으로 이온 주입하고 급속 열처리하여 장벽금속층(39)을 TiSixNy, WSixNy, MoSixNy, CoSixNy, TaSixNy 또는 PtSixNy 등으로 변화시킨다. 급속열처리는 NH3또는 N2가스의 분위기에서 500∼800℃의 온도로 10∼120초 동안 진행한다. 상기에서 장벽금속층(39)은 실리콘 이온 주입시 비정질 상태로 변화되었다가 급속 열처리시 입자가 크게 결정화되므로 비저항을 감소시킨다. 또한, 장벽금속층(39)은 도핑된 실리콘에 의해 장벽 특성이 향상된다.
도 2c를 참조하면, 장벽금속층(39) 상에 Ti, W, Mo, Co, Ta 또는 Pt 등의 고융점 금속을 스퍼터링 등의 PVD 방법으로 500∼1500Å 정도의 두께로 증착하여 금속층(41)을 형성한다. 상기에서 장벽금속층(39)이 입자가 크므로 금속층(41)도 입자가 크게 형성되어 비저항이 감소된다. 또한, 금속층(41)은 장벽금속층(39)에 의해 실리콘층(37)과 반응하여 실리사이드화 되는 것이 방지된다. 금속층(41) 상에 산화실리콘 또는 질화실리콘을 CVD 방법으로 2000∼3000Å 정도의 두께로 증착하여 캡절연층(43)을 형성한다.
도 2d를 참조하면, 캡절연층(43), 금속층(41), 장벽금속층(39) 및 실리콘층 (37)을 반도체기판(11)이 노출되도록 이방성 식각을 포함하는 포토리쏘그래피 방법으로 순차적으로 패터닝한다. 이 때, 잔류하는 실리콘층(37), 장벽층(39) 및 금속층(41)은 게이트(45)가 된다.
따라서, 본 발명은 실리콘을 이온 주입할 때 비정질 상태로 변한 장벽금속층을 급속 열처리하여 재결정화시킬 때 입자가 크게되므로 이 후에 형성되는 금속층도 입자가 크게 되어 비저항이 감소되어 저저항 게이트를 형성할 수 있는 잇점이 있다. 또한, 장벽금속층은 도핑된 실리콘에 의해 장벽 특성이 향상되는 잇점이 있다.
Claims (6)
- 반도체기판 상에 게이트산화막을 형성하는 공정과,상기 게이트산화막 상에 실리콘층과 장벽금속층을 순차적으로 형성하는 공정과,상기 반도체기판에 실리콘을 이온 주입하여 비정질화시키고 금속열처리시킴으로써 상기 장벽금속층을 재결정시키는 공정과,상기 재결정화된 장벽금속층 상에 금속층 및 캡절연층을 순차적으로 형성하는 공정과,상기 캡절연층, 금속층, 재결정화된 장벽금속층 및 실리콘층을 패터닝하여 게이트를 형성하는 공정을 구비하는 반도체장치의 제조방법.
- 청구항 1에 있어서,상기 실리콘층을 SiH4, NH3, PH3및 B2H6를 소스 가스로하여 화학기상증착 (Chemical Vapor Deposition) 방법으로 증착하는 다결정실리콘으로 형성하는 반도체장치의 제조방법.
- 청구항 1에 있어서,상기 장벽금속층을 TiN, WN, MoN, CoN, TaN 또는 PtN의 금속을 물리기상증착 (Physical Vapor Deposion) 방법으로 증착하여 형성하는 반도체장치의 제조방법.
- 청구항 1에 있어서,상기 장벽금속층을 질소의 함량이 40∼60%가 되도록 형성하는 반도체장치의 제조방법.
- 청구항 1에 있어서 상기 실리콘을 5∼25KeV의 에너지와 1×1015∼1×1017/㎠의 도우즈 량으로 이온 주입하는 반도체장치의 제조방법.
- 청구항 1에 있어서 상기 급속열처리를 NH3또는 N2가스의 분위기에서 500 ∼800℃의 온도로 10∼120초 동안 진행하는 반도체장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970067210A KR100266019B1 (ko) | 1997-12-10 | 1997-12-10 | 반도체장치의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970067210A KR100266019B1 (ko) | 1997-12-10 | 1997-12-10 | 반도체장치의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990048488A KR19990048488A (ko) | 1999-07-05 |
| KR100266019B1 true KR100266019B1 (ko) | 2000-09-15 |
Family
ID=19526859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970067210A KR100266019B1 (ko) | 1997-12-10 | 1997-12-10 | 반도체장치의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100266019B1 (ko) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100744642B1 (ko) * | 2006-02-27 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선, 반도체 소자의 게이트 전극 및 그형성방법 |
| KR20200056359A (ko) | 2020-04-29 | 2020-05-22 | 김용원 | 퀵보드 등 승용기구바퀴(회전자)에 설치되는 바퀴덮개(고정자)에 설치하는 발전기 |
| KR20200056360A (ko) | 2020-04-29 | 2020-05-22 | 김용원 | 자전거바퀴(회전자)와 바퀴덮개(고정자)에 설치하는 발전기 |
| KR20200056361A (ko) | 2020-05-04 | 2020-05-22 | 김용원 | 발판보드에 설치하는 발전기 |
| KR20200060307A (ko) | 2020-05-06 | 2020-05-29 | 김용원 | 자전거와 리어 캐리어에 설치하는 발전장치들 |
| KR20200060308A (ko) | 2020-05-07 | 2020-05-29 | 김용원 | 수상보드에 설치하는 발전기 |
| KR20200060309A (ko) | 2020-05-08 | 2020-05-29 | 김용원 | 헬스차량에 설치하는 발전기 |
| KR20200062092A (ko) | 2020-05-11 | 2020-06-03 | 김용원 | 수차와 공기 컴프레서를 이용한 공기 터빈구조 발전기와 바퀴구조 발전기를 합한 발전기 |
| KR20200061324A (ko) | 2020-05-11 | 2020-06-02 | 김용원 | 보트에 설치하는 발전기 |
| KR20200068614A (ko) | 2020-05-26 | 2020-06-15 | 김용원 | 펠티어소자를 이용한 공기, 물 컨디션너 조절장치 내에 설치한 발전기 |
| KR20200083393A (ko) | 2020-06-16 | 2020-07-08 | 김용원 | "공기 터빈구조 발전기"와 "바퀴구조를 합한 발전기"를 "발열소자를 이용한 발전기"와 적용 양방향 모터(양방향 프로펠러)를 양방향공기추진기(Propullor)와 결합 장착한 드론 |
| KR20200088241A (ko) | 2020-06-30 | 2020-07-22 | 김용원 | 역방향 모터(양방향 프로펠러)의 추진에 맞는 관성을 이기는 팬이 없는 양방향공기추진기(Propullor)를 장착한 드론 |
| KR20200108392A (ko) | 2020-08-31 | 2020-09-18 | 김용원 | 전동 오토바이 모터의 정격에 맞는 오토바이바퀴에 회전자와 물받이 고정자 발전기를 설치한 오토바이에 모터가 장착된 항공기 공기추진기(Propulsor)와 장착한 드론의 프로퓰러(Propullor)를 장착하는 제조기술) |
| KR20210018367A (ko) | 2021-01-26 | 2021-02-17 | 김용원 | 전동 오토바이에 설치한 모터가 장착된 항공기 공기추진기와 장착한 프로퓰러(Propullor)로 구성한 오토에어크라프트(Autoaircraft) |
| KR20210029730A (ko) | 2021-02-22 | 2021-03-16 | 김용원 | 산사태에 대비, 대응하는 에어 레이어들 블록들이 형성된 거대장비들(에어 레이어들 블록들) |
| KR20210040852A (ko) | 2021-03-24 | 2021-04-14 | 김용원 | 전동에어버스 |
| KR20210043513A (ko) | 2021-03-26 | 2021-04-21 | 김용원 | 전동에어버스에 설치하는 연기(분연), 재 포집장치 |
| KR20210045369A (ko) | 2021-03-31 | 2021-04-26 | 김용원 | 전기 에어 카 |
| KR20210049046A (ko) | 2021-04-13 | 2021-05-04 | 김용원 | 전기에어버스를 강풍, 태풍에 구조하는 보조날개와 보조출입문 장치 |
| KR20210055643A (ko) | 2021-04-27 | 2021-05-17 | 김용원 | 모터가 장착된 회전축에 다량의 회전자바퀴와 다량의 고정자바퀴발전기를 설치한 전동보드 |
| KR20210072739A (ko) | 2021-05-27 | 2021-06-17 | 김용원 | 의료용 전동보드 |
| KR20210080293A (ko) | 2021-06-11 | 2021-06-30 | 김용원 | 바퀴 사이 발전기 케이스 |
| KR20220016234A (ko) | 2022-01-14 | 2022-02-08 | 김용원 | 공기추진기(공기펌프와 공기터빈)를 장착한 3륜 자전거 |
| KR20220038026A (ko) | 2022-02-24 | 2022-03-25 | 김용원 | 4합 공기터빈 : 공기터빈 축에 1. 인너 팬들의 인너 실린더와 2. 아웃터 팬들의 아웃터 실린더와 3. 양쪽 1. 인너 실린더들과 2. 아웃터 실린더들의 사이에 아웃터 팬들에 덕트팬들과 덕트흡입구와 4 1. 인너 실린더들과 2. 아웃터 실린더들의 사이에 아웃터 팬들의 3. 덕트팬들에 블레이드와 블레이드 외부 형틀 |
| KR20220056159A (ko) | 2022-04-04 | 2022-05-04 | 김용원 | 물탱크 내의 스팀집 슈퍼히터에 전력공급한 스팀공급으로 스팀터빈을 구동하는 것과 슈퍼히터로 스팀을 공급하는 스팀청소기에 발전기들을 설치하는 것과 공기터빈의 흡입구들의 공기필터들 설치와 펠티에소자를 이용한 냉온 공기배출과 얼음제조기 시스템 |
| KR20220056835A (ko) | 2022-04-18 | 2022-05-06 | 김용원 | 공기추진기(공기펌프와 여러 공기터빈들)들을 장착한 수상 자전거 |
| KR20220076421A (ko) | 2022-05-11 | 2022-06-08 | 김용원 | 공기추진기(공기펌프와 공기터빈들)들을 장착한 페달자전차 |
| KR20220080053A (ko) | 2022-05-27 | 2022-06-14 | 김용원 | 다중 에어 레이어 튜브보트 |
-
1997
- 1997-12-10 KR KR1019970067210A patent/KR100266019B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990048488A (ko) | 1999-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100266019B1 (ko) | 반도체장치의제조방법 | |
| US5767004A (en) | Method for forming a low impurity diffusion polysilicon layer | |
| US5837598A (en) | Diffusion barrier for polysilicon gate electrode of MOS device in integrated circuit structure, and method of making same | |
| US6159856A (en) | Method of manufacturing a semiconductor device with a silicide layer | |
| US5170242A (en) | Reaction barrier for a multilayer structure in an integrated circuit | |
| JP3770954B2 (ja) | 装置の製造方法 | |
| GB2214708A (en) | A method of manufacturing a semiconductor device | |
| US6812121B2 (en) | Process for forming a low resistivity titanium silicide layer on a silicon semiconductor substrate | |
| US20020025676A1 (en) | Salicide formation process | |
| US20080265336A1 (en) | Method of forming a high-k gate dielectric layer | |
| JPH0794731A (ja) | 半導体装置及びその製造方法 | |
| JP3014030B2 (ja) | 半導体装置の製造方法 | |
| US6797601B2 (en) | Methods for forming wordlines, transistor gates, and conductive interconnects | |
| US6686277B1 (en) | Method of manufacturing semiconductor device | |
| US6150248A (en) | Method for fabricating semiconductor device | |
| KR100671722B1 (ko) | 실리콘 게이트 전계 효과 트랜지스터 디바이스 제조 방법 | |
| KR100198652B1 (ko) | 반도체 소자의 전극형성방법 | |
| KR100289372B1 (ko) | 폴리사이드 형성방법 | |
| JP2000196086A (ja) | チタンポリサイドゲ―トの形成方法 | |
| KR100277855B1 (ko) | 반도체 소자의 게이트 전극 형성 방법_ | |
| KR100249013B1 (ko) | 반도체장치의 제조방법 | |
| JP2000058822A (ja) | 半導体装置の製造方法 | |
| US6727165B1 (en) | Fabrication of metal contacts for deep-submicron technologies | |
| JPH0982812A (ja) | 半導体装置の製造方法 | |
| KR101009350B1 (ko) | 폴리실리콘 도핑방법 및 이를 이용한 듀얼-폴리 게이트제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080527 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |