KR100198652B1 - 반도체 소자의 전극형성방법 - Google Patents

반도체 소자의 전극형성방법 Download PDF

Info

Publication number
KR100198652B1
KR100198652B1 KR1019960031654A KR19960031654A KR100198652B1 KR 100198652 B1 KR100198652 B1 KR 100198652B1 KR 1019960031654 A KR1019960031654 A KR 1019960031654A KR 19960031654 A KR19960031654 A KR 19960031654A KR 100198652 B1 KR100198652 B1 KR 100198652B1
Authority
KR
South Korea
Prior art keywords
tungsten silicide
silicide layer
substrate
impurity
forming
Prior art date
Application number
KR1019960031654A
Other languages
English (en)
Other versions
KR980011935A (ko
Inventor
변정수
이병학
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960031654A priority Critical patent/KR100198652B1/ko
Priority to US08/788,107 priority patent/US5744398A/en
Priority to DE19703223A priority patent/DE19703223B4/de
Priority to JP9133412A priority patent/JPH10125919A/ja
Publication of KR980011935A publication Critical patent/KR980011935A/ko
Application granted granted Critical
Publication of KR100198652B1 publication Critical patent/KR100198652B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자에 관한 것으로, 특히 반도체 소자의 전극형성방법에 관한 것이다.
이를 위한 본 발명에 따른 반도체 소자의 전극형성방법은 반도체 기판상에 절연층을 형성하는 스텝과, 절연층상에 텅스텐실리사이드층을 형성하는 스텝과, 텅스텐실리사이드층 전면에 불순물이온을 주입하여 텅스텐실리사이드층 하부에 불순물영역을 형성하는 스텝과, 그리고 텅스텐실리사이드층이 형성된 기판을 열처리하는 스텝으로 이루어진다.
따라서 본 발명은 다음과 같은 효과가 있다.
첫째, 게이트전극의 두께가 얇게 형성되며 종래에 비해 텅스텐실리사이드층의 두께는 오히려 두꺼워지므로 게이트라인의 저항이 감소되어 전도도가 향상된다.
둘째, 게이트전극 형성시 텅스텐실리사이드층만을 증착하여 열처리함으로써 공정이 간단하다.

Description

반도체 소자의 전극형성방법
본 발명은 반도체 소자에 관한 것으로, 특히 반도체 소자의 전극형성방법에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래에 따른 반도체 소자의 전극형성방법을 설명하면 다음과 같다.
제1a도 내지 제1d도는 종래에 따른 전극형성을 보여주는 공정 단면도이다.
제1a도에 도시된 바와 같이 필드 절연막(2)에 의해 활성영역이 한정된 실리콘 기판(1)위에 제1산화막(3)과 폴리실리콘층(4)을 차례로 형성한다.
이때, 제1산화막(3)은 열산화 방식으로 약 80Å 두께로 성장시킨다.
그리고 폴리실리콘층(4)은 도핑된 폴리실리콘층이며 약 1000Å 두께로 증착한다.
제1b도에 도시된 바와 같이 폴리실리콘층(4)위에 화학기상증착(CVD)방법으로 텅스텐 실리사이드(WSix)층(5) 및 제2산화막(6)을 차례로 형성한다.
이때, 텅스텐실리사이드층(5)은 약 1000Å 두께로 증착하고 제2산화막(6)은 약 1500Å 두께로 증착한다.
제1c도에 도시된 바와 같이 제2산화막(6), 텅스텐실리사이드층(5), 폴리실리콘층(4) 그리고 제1산화막(3)을 패터닝하여 기판(1)의 활성 영역상에 게이트전극을 형성한다.
제1d도에 도시된 바와 같이 게이트전극을 마스크로 기판(1) 전면에 불순물이온을 주입하여 게이트전극 양측 기판표면내에 소오스영역과 드레인영역(7)을 형성한다.
이와 같은 종래에 따른 반도체 소자의 전극형성방법에 있어서는 다음과 같은 문제점이 있었다.
첫째, 게이트전극 형성시 폴리실리콘층과 텅스텐실리사이드층을 증착함으로써 게이트전극의 두께가 두껍게 형성되어 저항이 크다.
둘째, 게이트전극 형성시 폴리실리콘층을 증착한후에 텅스텐실리사이드층을 증착하는 2단계의 공정을 거치므로 공정이 복잡하다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로 공정이 단순화된 전극형성방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 저항이 작은 전극을 제공하는데 있다.
제1a도 내지 제1d도는 종래에 따른 전극형성을 보여주는 공정 단면도.
제2a도 내지 제2e도는 본 발명 제1실시예에 따른 전극형성을 보여주는 공정 단면도.
제3a도 내지 제3c도는 본 발명 제2실시예에 따른 전극형성을 보여주는 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 필드절연막 11 : 기판
12 : 제1산화막 13 : 텅스텐실리사이드층
14 : 폴리실리콘층 15 : 제2산화막
16 : 소오스영역과 드레인영역 20 : 기판
21 : 제1불순물영역 22 : 산화막
23 : 텅스텐실리사이드층 24 : 폴리실리콘층
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 전극형성방법은 반도체 기판상에 절연층을 형성하는 스텝과, 절연층상에 텅스텐실리사이드층을 형성하는 스텝과, 텅스텐실리사이드층 전면에 불순물이온을 주입하여 텅스텐실리사이드층 하부에 불순물영역을 형성하는 스텝과, 그리고 텅스텐실리사이드층이 형성된 기판을 열처리하는 스텝으로 이루어짐에 그 특징이 있다.
이때, 텅스텐실리사이드인 WSix에서 x의 범위는 2.0x3.0으로 한다.
그리고 불순물이온은 BF2 +, B+, P+, As+중 어느 하나로 한다.
또한 열처리시 온도는 약 850℃∼950℃로 하고 열처리의 시간은 약 30분으로 한다.
열처리의 분위기는 N2, NH3, O2의 분위기중 어느 하나로 한다.
상기와 같은 본 발명에 따른 본 발명에 따른 반도체 소자의 전극형성방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제2a도 내지 제2e도는 본 발명 제1실시예에 따른 전극형성을 보여주는 공정 단면도이다.
제2a도에 도시된 바와 같이 필드 절연막(10)에 의해 활성영역이 한정된 실리콘 기판(11)위에 제1산화막(12) 및 텅스텐실리사이드층(13)을 차례로 형성한다.
이때, 제1산화막(12)은 열산화 방식으로 약 80Å 두께로 성장시킨다.
그리고 텅스텐실리사이드층(13)은 SiH2Cl2과 WF6를 소오스 개스(source gas)로 한 WSix를 화학기상증착방법으로 약 1400Å∼1600Å의 두께로 증착한다.
WSix에서 x의 범위는 2.0x3.0으로 한다.
제2b도에 도시된 바와 같이 텅스텐실리사이드층(13) 전면에 불순물이온을 주입하여 텅스텐실리사이드층(13) 하부에 불순물영역을 형성한다.
이때, 불순물이온은 N도전형 불순물과 P도전형 불순물중 어느 하나로 한다.
즉, 불순물이온은 BF2 +, B+, P+, As+중 어느 하나로 한다.
또한, 불순물이온 주입시 도즈량은 5x1015cm-2로 하고 에너지는 15KeV로 한다.
제2c도에 도시된 바와 같이 텅스텐실리사이드층(13)이 형성된 기판(11)을 약 850℃∼950℃의 온도로 약 30분간 열처리한다.
열처리의 분위기는 N2, NH3, O2의 분위기중 어느 하나로 한다.
이처럼 열처리를 하게되면 텅스텐실리사이드층(13)내에 함유된 실리콘 원자는 실리콘 기판(11)에 가까운 텅스텐실리사이드층(13) 하부로 확산이동하게 된다.
텅스텐실리사이드층(13)의 하부는 이미 불순물로 도우핑되어있으므로 확산이동된 실리콘 원자로 인해 도우프된 폴리실리콘층(14)으로 형성된다.
즉, 텅스텐실리사이드층(13)을 열처리하면 약 1200Å의 두께를 갖는 텅스텐실리사이드층(13)과 약 200Å∼300Å의 두께를 갖는 폴리실리콘층(14)이 형성된다.
제2d도에 도시된 바와 같이 텅스텐실리사이드층(13)상에 제2산화막(15)을 형성한다.
이때, 제2산화막(15)의 두께는 약 1500Å으로 증착한다.
제2e도에 도시된 바와 같이 제1, 제2 산화막(12,15) 및 텅스텐실리사이드층(13)을 패터닝하여 기판(11)상의 일영역에 게이트전극을 형성한다.
그리고 게이트전극을 마스크로 기판 전면에 불순물이온을 주입하여 게이트전극 양측 기판(1) 표면내에 소오스영역과 드레인영역(16)을 형성한다.
제3a도 내지 제3c도는 본 발명 제2실시예에 따른 전극형성을 보여주는 공정 단면도이다.
제3a도에 도시된 바와 같이 필드 절연막에 의해 활성영역이 한정된 실리콘 기판(20)에 제1불순물이온을 주입하여 기판(20)의 표면내에 제1불순물영역(21)을 형성한다.
그리고 기판(20) 전면에 산화막(22)을 형성하고 제1불순물영역(21)이 형성된 기판(20)의 일정영역이 노출되도록 콘택홀을 형성한다.
제3b도에 도시된 바와 같이 노출된 기판(20)의 표면을 따라 산화막(22) 전면에 텅스텐실리사이드층(23)을 형성한다.
그리고 텅스텐실리사이드층(23) 전면에 제2불순물 이온을 주입하여 텅스텐실리사이드층(23) 하부에 제2불순물영역을 형성한다.
이때, 텅스텐실리사이드층(23)은 SiH2Cl2과 WF6를 소오스 개스(source gas)로 한 WSix를 화학기상증착방법으로 약 1400Å∼1600Å의 두께로 증착한다.
WSix에서 x의 범위는 2.0x3.0으로 한다.
그리고 제2불순물이온은 N도전형 불순물과 P도전형 불순물중 어느 하나로 한다.
즉, 제2불순물이온은 BF2 +, B+, P+, As+중 어느 하나로 한다.
또한, 제2불순물이온 주입시 도즈량은 5x1015cm-2로 하고 에너지는 15KeV로 한다.
제3c도에 도시된 바와 같이 텅스텐실리사이드층(23)이 형성된 기판(20)을 약 850℃∼950℃의 온도로 약 30분간 열처리한다.
그리고 열처리의 분위기는 N2, NH3, O2의 분위기중 어느 하나로 한다.
이처럼 열처리를 하게되면 텅스텐실리사이드층(23)내에 함유된 실리콘 원자는 실리콘 기판(20)에 가까운 텅스텐실리사이드층(23) 하부로 확산이동하게 된다.
텅스텐실리사이드층(23)의 하부는 이미 불순물로 도우핑되어있으므로 확산이동된 실리콘 원자로 인해 도우프된 폴리실리콘층(24)으로 형성된다.
즉, 텅스텐실리사이드층(23)을 열처리하면 약 1200Å의 두께를 갖는 텅스텐실리사이드층(13)과 약 200Å∼300Å의 두께를 갖는 폴리실리콘층(14)이 형성된다.
본 발명에 따른 반도체 소자의 전극형성방법에 있어서는 다음과 같은 효과가 있다.
첫째, 게이트전극의 두께가 얇게 형성되며 종래에 비해 텅스텐실리사이드층의 두께는 오히려 두꺼워지므로 게이트라인의 저항이 감소되어 전도도가 향상된다.
둘째, 게이트전극 형성시 텅스텐실리사이드층만을 증착하여 열처리함으로써 공정이 간단하다.

Claims (26)

  1. 반도체 기판상에 절연층을 형성하는 스텝; 상기 절연층상에 텅스텐실리사이드층을 형성하는 스텝; 상기 텅스텐실리사이드층 전면에 불순물이온을 주입하여 상기 텅스텐실리사이드층 하부에 불순물영역을 형성하는 스텝; 그리고 상기 텅스텐실리사이드층이 형성된 기판을 열처리하는 스텝을 구비함을 특징으로 하는 반도체 소자의 전극형성방법.
  2. 제1항에 있어서, 상기 텅스텐실리사이드인 WSix에서 x의 범위는 2.0x3.0인 것을 특징으로 하는 반도체 소자의 전극형성방법.
  3. 제1항에 있어서, 상기 불순물이온은 BF2 +, B+, P+, As+중 어느 하나인것을 특징으로 하는 반도체 소자의 전극형성방법.
  4. 제1항에 있어서, 상기 열처리의 온도는 약 850℃∼950℃로 하는 것을 특징으로 하는 반도체 소자의 전극형성방법.
  5. 제1항에 있어서, 상기 열처리의 분위기는 N2, NH3, O2의 분위기중 어느 하나인것을 특징으로 하는 반도체 소자의 전극형성방법.
  6. 제1항에 있어서, 상기 열처리의 시간은 약 30분으로 하는것을 특징으로 하는 반도체 소자의 전극형성방법.
  7. 반도체 기판을 준비하는 스텝; 상기 기판상에 제1절연층 및 텅스텐실리사이드층을 차례로 형성하는 스텝; 상기 텅스텐실리사이드층 전면에 제1불순물이온을 주입하여 상기 텅스텐실리사이드층 하부에 불순물영역을 형성하는 스텝; 상기 텅스텐실리사이드층이 형성된 기판을 열처리하는 스텝; 상기 텅스텐실리사이드층상에 제2절연층을 형성하는 스텝; 상기 제1, 제2 절연층 및 텅스텐실리사이드층을 패터닝하여 상기 기판상의 일영역에 게이트전극을 형성하는 스텝; 그리고 상기 게이트전극을 마스크로 기판 전면에 제2불순물이온을 주입하여 상기 게이트전극 양측 기판 표면내에 소오스영역과 드레인영역을 형성하는 스텝을 구비함을 특징으로 하는 반도체 소자의 전극형성방법.
  8. 제7항에 있어서, 상기 텅스텐실리사이드인 WSix에서 x의 범위는 2.0x3.0인것을 특징으로 하는 반도체 소자의 전극형성방법.
  9. 제7항에 있어서, 상기 텅스텐실리사이드층은 화학기상증착방법으로 형성함을 특징으로 하는 반도체 소자의 전극형성방법.
  10. 제7항에 있어서, 상기 텅스텐실리사이드층의 두께는 약 1400Å∼1600Å으로 하는 것을 특징으로 하는 반도체 소자의 전극형성방법.
  11. 제7항에 있어서, 상기 제1불순물이온은 N도전형 불순물과 P도전형 불순물중 어느 하나인것을 특징으로 하는 반도체 소자의 전극형성방법.
  12. 제7항에 있어서, 상기 제1불순물이온은 BF2 +, B+, P+, As+중 어느 하나인것을 특징으로 하는 반도체 소자의 전극형성방법.
  13. 제7항에 있어서, 상기 제1불순물이온 주입시 도즈량은 5x1015cm-2로 하고 에너지는 15KeV로 하는 것을 특징으로 하는 반도체 소자의 전극형성방법.
  14. 제7항에 있어서, 상기 열처리의 온도는 약 850℃∼950℃로 하는 것을 특징으로 하는 반도체 소자의 전극형성방법.
  15. 제7항에 있어서, 상기 열처리의 분위기는 N2, NH3, O2의 분위기중 어느 하나인것을 특징으로 하는 반도체 소자의 전극형성방법.
  16. 제7항에 있어서, 상기 열처리의 시간은 약 30분으로 하는것을 특징으로 하는 반도체 소자의 전극형성방법.
  17. 반도체 기판을 준비하는 스텝; 상기 기판상에 제1불순물이온을 주입하여 상기 기판의 표면내에 제1불순물영역을 형성하는 스텝; 상기 기판 전면에 절연층을 형성하고 상기 제1불순물영역이 형성된 기판의 일정영역이 노출되도록 콘택홀을 형성하는 스텝; 상기 노출된 기판의 표면을 따라 상기 절연층 전면에 텅스텐실리사이드층을 형성하는 스텝; 상기 텅스텐실리사이드층 전면에 제2불순물이온을 주입하여 상기 텅스텐실리사이드층 하부에 제2불순물영역을 형성하는 스텝; 그리고 상기 텅스텐실리사이드층이 형성된 기판을 열처리하는 스텝을 구비함을 특징으로 하는 반도체 소자의 전극형성방법.
  18. 제17항에 있어서, 상기 텅스텐실리사이드인 WSix에서 x의 범위는 2.0x3.0인것을 특징으로 하는 반도체 소자의 전극형성방법.
  19. 제17항에 있어서, 상기 텅스텐실리사이드층은 화학기상증착방법으로 형성함을 특징으로 하는 반도체 소자의 전극형성방법.
  20. 제17항에 있어서, 상기 텅스텐실리사이드층의 두께는 약 1400Å∼1600Å으로 하는 것을 특징으로 하는 반도체 소자의 전극형성방법.
  21. 제17항에 있어서, 상기 제2불순물이온은 N도전형 불순물과 P도전형 불순물중 어느 하나인것을 특징으로 하는 반도체 소자의 전극형성방법.
  22. 제17항에 있어서, 상기 제2불순물이온은 BF2 +, B+, P+, As+중 어느 하나인것을 특징으로 하는 반도체 소자의 전극형성방법.
  23. 제17항에 있어서, 상기 제1불순물이온 주입시 도즈량은 5x1015cm-2로 하고 에너지는 15KeV로 하는 것을 특징으로 하는 반도체 소자의 전극형성방법.
  24. 제17항에 있어서, 상기 열처리의 온도는 약 850℃∼950℃로 하는 것을 특징으로 하는 반도체 소자의 전극형성방법.
  25. 제17항에 있어서, 상기 열처리의 분위기는 N2, NH3, O2의 분위기중 어느 하나인것을 특징으로 하는 반도체 소자의 전극형성방법.
  26. 제17항에 있어서, 상기 열처리의 시간은 약 30분으로 하는것을 특징으로 하는 반도체 소자의 전극형성방법.
KR1019960031654A 1996-07-31 1996-07-31 반도체 소자의 전극형성방법 KR100198652B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960031654A KR100198652B1 (ko) 1996-07-31 1996-07-31 반도체 소자의 전극형성방법
US08/788,107 US5744398A (en) 1996-07-31 1997-01-23 Method of forming electrode of semiconductor device
DE19703223A DE19703223B4 (de) 1996-07-31 1997-01-29 Verfahren zur Herstellung einer Elektrode einer Halbleitereinrichtung
JP9133412A JPH10125919A (ja) 1996-07-31 1997-05-23 半導体素子の電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960031654A KR100198652B1 (ko) 1996-07-31 1996-07-31 반도체 소자의 전극형성방법

Publications (2)

Publication Number Publication Date
KR980011935A KR980011935A (ko) 1998-04-30
KR100198652B1 true KR100198652B1 (ko) 1999-06-15

Family

ID=19468264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960031654A KR100198652B1 (ko) 1996-07-31 1996-07-31 반도체 소자의 전극형성방법

Country Status (4)

Country Link
US (1) US5744398A (ko)
JP (1) JPH10125919A (ko)
KR (1) KR100198652B1 (ko)
DE (1) DE19703223B4 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162715A (en) * 1997-06-30 2000-12-19 Applied Materials, Inc. Method of forming gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride
JP2000124219A (ja) * 1998-08-11 2000-04-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6630718B1 (en) 1999-07-26 2003-10-07 Micron Technology, Inc. Transistor gate and local interconnect
US6392922B1 (en) * 2000-08-14 2002-05-21 Micron Technology, Inc. Passivated magneto-resistive bit structure and passivation method therefor
US6783995B2 (en) * 2002-04-30 2004-08-31 Micron Technology, Inc. Protective layers for MRAM devices
JP2004152995A (ja) 2002-10-30 2004-05-27 Toshiba Corp 半導体装置の製造方法
JP2005136198A (ja) * 2003-10-30 2005-05-26 Toshiba Corp 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4282647A (en) * 1978-04-04 1981-08-11 Standard Microsystems Corporation Method of fabricating high density refractory metal gate MOS integrated circuits utilizing the gate as a selective diffusion and oxidation mask
JPH02237073A (ja) * 1989-03-09 1990-09-19 Fujitsu Ltd 半導体装置の製造方法
JPH0349230A (ja) * 1989-07-18 1991-03-04 Fuji Xerox Co Ltd 半導体装置とその製造方法
JPH03110837A (ja) * 1989-09-26 1991-05-10 Seiko Instr Inc 半導体装置の製造方法
US5462895A (en) * 1991-09-04 1995-10-31 Oki Electric Industry Co., Ltd. Method of making semiconductor device comprising a titanium nitride film
JPH05267300A (ja) * 1992-03-19 1993-10-15 Sony Corp 半導体装置

Also Published As

Publication number Publication date
KR980011935A (ko) 1998-04-30
DE19703223B4 (de) 2006-04-27
US5744398A (en) 1998-04-28
DE19703223A1 (de) 1998-02-05
JPH10125919A (ja) 1998-05-15

Similar Documents

Publication Publication Date Title
KR960012298B1 (ko) 반도체장치의 제조방법
US5837598A (en) Diffusion barrier for polysilicon gate electrode of MOS device in integrated circuit structure, and method of making same
US5254490A (en) Self-aligned method of fabricating an LDD MOSFET device
KR100266019B1 (ko) 반도체장치의제조방법
US6067680A (en) Semiconductor processing method of forming a conductively doped semiconductive material plug within a contact opening
KR100425147B1 (ko) 반도체소자의제조방법
KR950007354B1 (ko) 티탄늄 실리사이드 콘택 제조방법
US5683920A (en) Method for fabricating semiconductor devices
EP0459398B1 (en) Manufacturing method of a channel in MOS semiconductor devices
KR100198652B1 (ko) 반도체 소자의 전극형성방법
US6245603B1 (en) Manufacturing method for semiconductor device
US5759905A (en) Semiconductor processing method of forming a conductively doped semiconductive material plug within a contact opening
KR19980070527A (ko) 고저항막 상에 열질화막을 가지는 반도체 장치 및 그 제조 방법
US20020068446A1 (en) Method of forming self-aligned silicide layer
KR100396691B1 (ko) 반도체 소자의 살리사이드층 형성 방법
JPH1064898A (ja) 半導体装置の製造方法
KR20010065915A (ko) 반도체 소자의 듀얼-폴리실리콘 게이트 형성방법
KR100286341B1 (ko) 모스트랜지스터제조방법
JP3376305B2 (ja) 半導体装置の製造方法
KR20000042854A (ko) 반도체 소자의 금속배선 형성방법
KR20010065907A (ko) 반도체 소자의 듀얼-폴리실리콘 게이트 형성방법
KR100256246B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100273323B1 (ko) 반도체소자 및 그 제조방법
KR960016832B1 (ko) 반도체장치의 금속배선 형성방법
KR100451768B1 (ko) 반도체 소자의 게이트 절연막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee