JPH0349230A - 半導体装置とその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ＭＯ８型若しくはバイポーラ型等の半導体装
置に係り、特に、動作スピードの高速化が図れる半導体
装置とその製造方法に関づるものである。

［従来の技術］ 従来の半導体装置としては、例えば、第５図に示すよう
に、ｐ型のシリコン基板（ａ）と、このシリコン基板（
ａ）の表面に、リン（Ｐ）、ひ素（ＡＳ）等を注入して
形成されたｎ　領域（ｎａ）（ｎａ）と、ＳｉＯ□等の
電気絶縁膜（ｉｓ）を介して上記シリコン基板（ａ）面
上に形成されたソース電極（ｓｔ）、ゲート電極（ａｔ
）　、及び、ドレイン電極（ｄｔ）等でその主要部を構
成するＭＯ８型半導体装置や、第６図に示すようにｐ型
のシリコン基板（ａ）と、このシリコン基板（ａ）にイ
オンを注入して形成されたＮ型頭１ａ（ｎ）・Ｐ型領域
（ｐ）・Ｎ型領域（ｎ）と、電気絶縁膜（ＩＳ）を介し
てシリコン基板（ａ）上に形成されたエミッタ電極（ｅ
ｔ）、ベース電極（ｂｔ）、及び、コレクタ電極（Ｃ【
）等でその主要部を構成するバイポーラ型半導体装置等
が一般的に知られている。

ところで、これ等の半導体装置を製造する工程中におい
て、シリコン基板（ａ）内に導入されたイオンを熱拡散
させたり、多層の配線部間に介装された電気絶縁１（ｉ
ｓ）を平坦化させる目的で上記シリコン基板（ａ）を９
００℃前後の高温下に晒す工程が必要であった。

このため、第７図〜第８図に示すように、シリコン基板
（ａ）に配設される各種電極（１＞や、多層の電気絶縁
膜（ｉｓ）間に介装される中間配線部（ｆ）については
これを耐熱性導電材料にて構成する必要があり、例えば
、タングステン（Ｗ）、モリブデン（ＭＯ）、チタン（
Ｔ　ｉ　）　、タンタル（Ｔａ）等の高融点金属や、イ
オンを注入した多結晶シリコン等が利用されていた。

しかしながら、前者の高融点金属については、電極（１
）や配線部（ｆ）に対応したパターン形状に加工される
際の加工性が悪く、かつ、この金属が被着されるシリコ
ン基板（ａ）や電気絶縁膜（ｉｓ）等との密着性に劣る
欠点があると共に、高温の熱処理に耐えられない欠点が
あり、一方、後者の多結晶シリコンについては、上記高
融点金属に較べて加工性や密着性は優れているもののそ
の導電性については劣るため（抵抗率で示すと約数百μ
Ω・α程度）、この多結晶シリコン製の配線部が組込ま
れた半導体装置についてはその動作スピードが遅（なる
欠点があった。

そこで、上記高融点金属や多結晶シリコン材料に替わっ
て、近年、電気絶縁膜との密着性は若干劣るものの加工
性や導電性（低効率で示すと約数十μΩ・１程度）に優
れた材料である金属シリサイド（ＭＳｉ　　、但し、Ｍ
は金属元素である）が広く利用されている。

すなわち、この金属シリサイドを中間配線部に適用した
ＭＯ３型半導体装置を例に挙げて説明すると、この半導
体装置は、第９図に示すようにシリコン基板（ａ）と、
このシリコン基板（ａ）に形成されたフィールド酸化膜
（ｆＯ）並びにゲート酸化膜（ｇｏ）と、このゲート酸
化！１（ｏｏ）上に設けられた多結晶シリコン製のゲー
ト電極（ｇ【）と、このゲート電極（ａｔ）とフィール
ド酸化ｇ！（ｔｏ）上に形成されたＳｉＯ２製の第一電
気絶縁膜（ｉｓ）と、この第一電気絶縁膜（ｉＳ）上に
設けられた金属シリサイド製の中間配線部（ｆ）と、こ
の中間配線部（ｆ）上に設けられた５ｉ０２製の第二電
気絶縁膜（ｉｓ）と、この第二電気絶縁ＩＩＩ（ｉｓ）
上に形成されたアルミニウム製の最上位配線部（ｆｏ）
と、この面上に一様に設けられたパシベーションｇｌ（
ｈ）とでその主要部が構成され、第−電気絶縁膜（ｉｓ
）と第二電気絶縁ＩＱ（ｉｓ）に設けられた間口（ｊ）
（ｊ＞を介して、上記ゲート電極（Ｑｔ）、中間配線部
（ｆ）、及び、最上位配線部（ｆｏ）とが電気的に接続
されているものである。

［発明が解決しようとする課題１ ところで、この配線部等に金属シリサイドを適用した半
導体装置においては、５１３Ｎ４や５ｉｎ２等の耐熱性
電気絶縁膜（ｉｓ）上にこの金属シリサイドを被着させ
る手段として、通常、スパッタリング法やＣＶＤ法（化
学的気相成長法）等が利用されている関係上、電気絶縁
膜（ｉｓ）上の金属シリサイドは非晶質状態で被着され
ていたり、あるいは、結晶質状態にあってもその結晶粒
が小さい状態で被着されているものであった。

このため、上記電気絶縁膜（ｉｓ）面上に金属シリサイ
ドを被着させた後、この金属シリサイドを１０００℃程
度の高温下において約数十分間加熱処理を施し、非晶質
状態若しくは結晶粒が小ざな結晶質状態にある金属シリ
サイドを結晶粒が大きい結晶質状態に変化させてその４
電率を上げる工程を必要としていた。

また、被着される金属シリサイド中には、上記Ｓｉ　　
Ｎ　　やＳｉＯ２等耐熱性電気絶縁膜（ｉｓ）４ との密着性を向上させる観点から、この金属シリサイド
（ＭＳｉｘ）の組成比以上のシリコンを過剰に含ませて
おり、上記結晶化のための加熱処理を利用し過剰のシリ
コン（Ｓｌ）を電気的絶縁膜（ｉｓ）やゲート電極（ｇ
ｔ）との界面に偏析させてその密着力の向上を図ってい
る。

しかしながら、上記過剰シリコンの偏析は電気的絶縁１
（ｉｓ＞等との界面に限って起こっているのではなく、
第１０図に示すように金属シリサイドの結晶粒界にも起
こるため、偏析したシリコン（Ｓｌ）の存在によりその
部位の導電率が低下してしまう欠点があった。

従って、上記金属シリサイドの結晶化による導電率の向
上処理には限界があり、半導体装置におけ′る動作スピ
ードの高速化を図る上で大きな障害となる問題点があっ
た。

［課題を解決するための手段］ 本発明は以上の問題点に着目してなされたもので、その
課題とするところは、動作スピードの高速化が図れる半
導体装置とその製造方法を提供することにある。

すなわち請求項１に係る発明は、基板の絶縁膜上に設け
られ金属シリサイドにより構成された電極又は配線部を
具備する半導体装置を前提とし、上記電極又は配線部が
、■族又はＶ広原子を含有する金属シリサイドにて構成
されていることを特徴とするものである。

この請求項１に係る発明において金属シリサイドによる
皮膜が形成される絶縁膜としては、シリコン基板表面を
酸化処理して形成されるフィールド酸化膜並びにゲート
酸化膜や、スパッタリング法等の着膜手段により形成さ
れたＳｉＯ２）及び、Ｓｉ３Ｎ４等の層間絶縁膜が該当
する。

一方、金属シリサイドにより構成される電極や配線部は
、配設された後に高温加熱処理に晒される部位に設けら
れるものに限られる。

また、この発明において適用できる金属シリサイド（Ｍ
Ｓｉｘ）としては、タングステンシリサイド（ＷＳ　＋
　２　）　、モリブデンシリサイド（ＭＯＳ　ｉ　　）
　、チタンシリサイド（ｒ＋ｓ＋、、）タンタルシリサ
イド（ＴａＳ　ｉ２）　、コバルトシリサイド（ＣｏＳ
１２）等がある。

更に、これ等金属シリ丈イド（ＭＳｉ、）を適用する場
合、ＳｔＯや８１３Ｎ４等で構成され６Ｎ気絶縁膜との
密着性を向上させるため、従来同様、そのシリコン（Ｓ
ｔ）の比率を金属原子（Ｍ）１に対し２以上（例えば２
．７程度）の値に設定することを要する。

一方、この金属シリサイドに含有させる■族の原子とし
ては、金属シリサイド皮膜内においてアクセプタ（キャ
リア）として作用するボロン（Ｂ）ガリウム（Ｇａ）、
及び、インジウム（Ｉｎ）等があり、また、Ｖ族の原子
としては、金属シリサイド皮膜内においてドナー（キャ
リア）として作用するリン（Ｐ）、ひ素（ＡＳ）、及び
、アンチモン（Ｐｂ）等がある。

また、請求項１に係る発明は、単結品シリコン基板を用
いるＭＯ８型若しくはバイポーラ型の半導体装置に加え
て、ガラス等の絶縁基板を用いた薄膜半導体装置等にも
適用することができる。

次に、上記半導体装置の製造方法に係る請求項２の発明
は、 上記絶Ｍｌ＃！ｌ上に金属シリサイドの皮膜を一様に形
成する皮膜形成工程と、 この金属シリサイドの皮膜内に■族又はＶ広原子の不純
物を導入する不純物導入工程と、■族又はＶ広原子が導
入された金属シリサイド皮膜を電極又は配線部に対応し
たパターン形状に加工するエツチング工程、 とを具備することを特徴とするものである。

この請求項２に係る発明において絶縁膜上に金属シリサ
イドを一様に形成する手段としては、従来同様、スパッ
タリング法、ＣＶＤ法、及び、真空蒸着法等が利用でき
る。

また、被着された金属シリサイド皮膜内に上記不純物を
導入する場合、電極や配線部の形状にパターニングして
からこれを行うと、露出された絶縁膜内に不純物が導入
されてその絶縁膜としての機能を劣化させてしまうこと
がある。このため、金属シリサイド皮膜内へ■族又はＶ
広原子の不純物を導入する不純物導入工程は、エツチン
グ工程より先に行うことが望ましい。そして、この導入
手段としては従来のイオン注入装置を用いて行つてもよ
いし、あるいは、熱拡散法により金属シリサイド皮膜内
へ拡散導入する方法を採ってもよい。

尚、後者の熱拡散法を採った場合、その温度条件、不純
物の濃度、処理時間等については、適用するｍ族又はＶ
族原子の熱拡定数（ｃｄ／ｓ　）を考慮して適宜値に設
定するとよい。

次に、エツチング工程において、ｍ族又はＶ族原子が導
入された金属シリサイド皮膜をＷ＆極又は配線部に対応
したパターン形状に加工するエツチング手段としては、
異方性エツチング手段であるＲＩＥ（リアクティブ・イ
オン・エツチング）法やウェットエツチング法等が適用
できる。

〔作用］ 請求項１に係る発明によれば、 絶縁膜上に設けられた電極又は配線部がｍ族又はＶ族原
子を含有する金属シリサイドにて構成されこのｍ族又は
Ｖ族原子がキレリアとして作用するため、製造時におけ
る過剰シリコンの偏析にも拘らず電極又は配線部の導電
率を向上させることが可能となり、 一方、請求項２に係る発明によれば、 絶縁膜上に金属シリサイドの皮膜を一様に形成する皮膜
形成工程と、 この金属シリサイドの皮膜内にｍ族又はＶ族原子の不純
物を導入する不純物導入工程と、ｍ族又はＶ族原子が導
入された金属シリサイド皮膜を電極又は配線部に対応し
たパターン形状に加工するエツチング工程、 とを具備し、 絶縁膜を金属シリサイド皮膜で覆った状態でこの金属シ
リサイド皮膜内へＩＩｒ族又はＶ族原子の不純物を導入
しているため、絶縁膜内に上記不純物が導入されること
がなくこの絶縁膜で絶縁された良導電性の電極又は配線
部を確実に形成することが可能となる。

［実施例］ 以下、本発明をＭＯ８型半導体装置に適用した実施例に
ついて図面を参照して詳細に説明すると、この半導体装
置は、第１図に示すように単結晶シリコン基板（１）と
、この単結晶シリコン基板（１）に形成されたフィール
ド酸化１１（２）並びにゲート酸化膜（３）と、このゲ
ート酸化膜（３）上に設けられリン（Ｐ）がドープされ
た多結晶シリコン製のゲート電極（４）と、このゲート
電極（４）とフィールド酸化膜（２）上に形成された５
１０２製の第−電気絶縁膜（５１）と、この第一電気絶
縁１！Ｊ（５１）上に設けられ熱拡散法によりリン（Ｐ
）が導入されたタングステンシリサイド（ＷＳｉ　　　
’）製の中間配線部（６）と、この中２．７ 間開線部（６）上に設けられたＳｉｏ２製の第二電気絶
縁膜（５２）と、この第二電気絶縁膜（５２）上に形成
されたアルミニウム製の最上位配線部（７）と、この面
上に一様に設けられた５ｉ０２製のパシベーション膜（
８）とでその主要部が構成され、第一電気絶縁ＩＩ（５
１）と第二電気絶縁膜（５２）に設けられた第一コンタ
クト孔（９１）と第二コンタクト孔（９２）を介して、
上記ゲート電極（４）、中間配線部（６）、及び、最上
位配線部（７）とが電気的に接続されているものである
。

このように構成された半導体装置においては、上記中間
配線部（６）をリン（Ｐ）が導入されたタングステンシ
リサイド＜ＷＳ＋　　　＞により形２．７ 成しているため、第２図に示すように製造時において、
結晶粒境界の過剰のシリコン（Ｓ　ｉ　）中に、及び、
偏析した過剰のシリコン中にドナー（キャリア）として
作用する多量のリン（Ｐ）が分散されている。

従って、中間配線部（６）の導電率が向上してその抵抗
値が極めて低くなるため、半導体装置の動作スピードが
速くなる利点を有している。

尚、リンを導入していないタングステンシリサイド（Ｗ
Ｓｉ　　　）により構成された従来の中間２．７ 配線部と、この実施例に係る中間配線部の抵抗値を調べ
たところ、従来のものが２．１３　Ｘ１０５Ωであった
のに対し、本件のものは１．７９　ＸＩＯ３Ωであり、
その抵抗値が極めて低くなっていることが確認された。

但し、各中間配線部の設定寸法は、各々その線幅が２μ
雇、長さが８１．２．であった。

また、第３図は中間配線部として適用したタンゲステン
シリサイド（ＷＳｉｘ）ＩＩ中のリン（Ｐ）濃度（個数
／α３）とその抵抗率（μΩ・α）との関係を示してお
り、このグラフ図からリンの濃度が２×１０１８個数／
α３を越えると、その低効率が急激に低下することが確
認できる。但し、このデータは、イオン注入法によりリ
ン（Ｐ）を導入したタングステンシリサイド（ＷＳｉｘ
）について求めたもので、その注入条件としてのイオン
の加速エネルギが３０　ＫｅＶ、熱処理条件が窒素気流
中１０００℃３０分間であった。

「半導体装置の製造」 以下、実施例に係る半導体装置の製造工程について図面
を参照して詳細に説明する。

まず、第４図（Ａ）に示すように、単結品シリコン基板
（１）面上に通常の素子間分離工程に従ってフィールド
酸化１！（２）を形成した後、この基板（１）を９５０
℃の高温炉中に入れて乾燥酸素雰囲気中で酸化し基板（
１）表面に２５０オングストロームのゲート酸化膜（３
）を形成する。

次に、上記基板（１）内に選択的にイオンを注入してチ
ャンネル形成領域を設けた後、上記ゲート酸化膜（３）
上に減圧ＣＶＤ法により多結晶シリコン膜を被着し、か
つ、ＰＯＣｌ３雰囲気中に晒してリンをシリコン膜中に
熱拡散し、リンが導入された多結晶シリコン製のゲート
電極（４）を形成した（第４図Ｃ参照）。

次いで、ゲート電極（４）が形成された面上に減圧ＣＶ
Ｄ法によりｍ厚４０００オングストロームのＳ　ｉ　Ｏ
２を被着し、かつ、通常のフォトリソグラフィー工程と
異方性ドライエツチング処理を施し第一コンタクト孔（
９１）を開設して第一電気絶縁膜（５１）を形成（第４
図Ｃ参照）した後、この第一電気絶縁１！１（５１）が
設けられた面上に、Ａｒスパッタ法により膜厚１５００
オングストロームのタングステンシリサイド（ＷＳｉ　
　　）皮膜（６°）を２．７ 被着した（第４図り参照）。この場合、タングステンシ
リサイド中のシリコン（Ｓ　ｉ　）の比率については、
下地のｓ　＋　ｏ２膜との密着性を向上させるためタン
グステン（Ｗ）原子１に対し２以上の２．１に設定され
ており、かつ、このタングステンシリサイド皮膜（６°
）は非晶質状態で被着されている。

次に、この被着されたタングステンシリサイド皮膜（６
゛）を結晶化させるため、窒素雰囲気中において１００
０℃、３０分間加熱処理を施し、更に、結晶化されたタ
ングステンシリサイド皮１１（６°）中にドナー（キャ
リア）として作用するリン（Ｐ）を導入するため、ＰＯ
Ｃｌ３の雰囲気中で１０００℃、１０分間加熱拡散処理
を施しく第４図Ｃ参照）、多量にリンが拡散され、かつ
、結晶質状態にあるタングステンシリサイド皮膜（６°
）を形成した（第４図Ｃ参照）。尚、第４図（Ｆ）のＡ
で示した部位を拡大すると第２図のようになっており、
この図から明らかなように加熱処理により偏析したシリ
コン（Ｓ　ｉ　）中に、ドナー（主１シリア）として作
用する多量のリン（Ｐ）が均一に分散していることが分
る。また、リンの加熱拡散処理中、上記第一電気絶縁膜
（５１）はタングステンシリサイド皮膜（６°）により
覆われているため、この第−電気絶縁膜（５１）内にリ
ンが拡散せずその絶縁性を阻害することが無い。

そして、このタングステンシリサイド皮膜（６゛）上に
、中間配線部に対応したパターン形状のレジスト膜（ｒ
）を形成しく第４図Ｃ参照）、このレジストｍ＜ｒ＞か
ら露出するタングステンシリサイド皮１１！（６’）を
ＳＦ６＋Ｏ，、系の反応ガスを用いたＲＩＥ法によりエ
ツチング処理を施し、第４図（Ｈ）に示すような中間配
線部（６）を形成した。

尚、この中間配線部（６）の抵抗値を調べたところ１．
７９　Ｘ１０５Ωであった。一方、タングステンシリサ
イド皮ａ（６°）の結晶化のための加熱処理のみを４０
分（窒素気流中）施した従来の中間配線部の抵抗値は２
．１３　Ｘ１０５Ωであり、実施例に係る中間配線部（
６）の抵抗値が極めて低くなっていることが確認された
。但し、各中間配線部の設定寸法は、各々その線幅が２
μｙｒｔ、長さが８１．２履であった。

次いで、従来法に従い、常圧ＣＶＤ法により膜厚４００
０オングストロームの５ｈｏ２皮膜を被着し、かつ、通
常のフォトリソグラフィー工程と異方性ドライエツチン
グ処理を施し第二コンタクト孔（９２）を同段して第二
電気絶縁膜（５２）を形成し、続いて、膜厚１０００オ
ングストロームでアルミニウム製の最上位配線部（７）
をスパッタ法により形成した後、膜厚８０００オングス
トロームの８１０２製パシベーシヨン膜（８）を形成し
てＭＯ８型半導体装置を得た。

このように、この実施例に係る製造方法においては、第
一電気絶縁１Ｍ（５１）をタングステンシリサイド皮１
！（６°）で覆った状態でこのタングステンシリサイド
皮膜（６′）内へリンを熱拡散させているため、第一電
気絶縁膜（５１）内にリンが拡散されることがなくこの
第一電気絶縁ＩＱ（５１）により絶縁された良導電性の
中間配線部（６）を確実に形成することができる。

従って、動作スピードの速いＭＯ８型半導体装置を容易
に製造できる利点を有している。

［発明の効果］ 請求項１に係る発明によれば、 絶縁膜上に設けられた電極又は配線部が■族又はＶ族原
子を含有する金属シリサイドにて構成されこの■族又は
ＶＢ原子がキャリアとして作用するため、製造時におけ
る過剰シリコンの偏析にも拘らず電極又は配線部の導電
率を向上させることが可能となる。

従って、半導体装置における動作スピードの高速化が図
れる効果を有している。

一方、請求項２に係る発明によれば、 絶縁膜を金属シリサイド皮膜で覆った状態で■族又はＶ
族原子の不純物を上記金属シリサイド皮膜内へ導入して
いるため、絶縁膜内に不純物が導入されることがなくこ
の絶縁膜により絶縁された良導電性の電極又は配線部を
確実に形成することが可能となる。

従って、動作スピードの速い半導体装置を容易に製造で
きる効果を有している。

【図面の簡単な説明】

第１図〜第４図は本発明の実施例を示しており、第１図
は実施例に係るＭＯ８型半導体装置の構成を示す断面図
、第２図は第１図におけるＡ部分の拡大図、第３図は中
間配線部を構成するタングステンシリサイド（ＷＳｉｘ
）ｎ！中のリン（Ｐ）　１度（個数／α３）とその抵抗
率（μΩ・α）との関係を示すグラフ図、第４図（Ａ）
〜（Ｉ）はこの半導体装置の製造工程を示す工程図であ
り、また、第５図は単結晶シリコン基板を用いたＭＯ８
型半導体装置の説明図、第６図は同じくバイポーラ型の
半導体装置の説明図、第７図はこれ等半導体装置の斜視
図、第８図〜第９図は半導体装置の断面図、第１０図は
第９図におけるＡ部分の拡大図である。 ［符号説明］ （１）・・・基板 （４）・・・ゲート電極 （６）・・・中間配線部 （７）・・・最上位配線部 （５１）・・・第一電気絶縁膜 （５２）・・・、第二電気絶縁膜 第２図 ５２：第二電気絶縁膜 第 ３ 図 ＶＩＩＳｌ　ｘ膜中のリン濃度 第 図 第 図 第 図 第 ５ 図 第 図 第 図 第８ 図

Claims (2)

【特許請求の範囲】
1. （１）基板の絶縁膜上に設けられ金属シリサイドにより
   構成された電極又は配線部を具備する半導体装置におい
   て、 上記電極又は配線部がIII族又はＶ族原子を含有する金
   属シリサイドにて構成されていることを特徴とする半導
   体装置。
2. （２）特許請求の範囲第１項記載の半導体装置を製造す
   る方法において、 上記絶縁膜上に金属シリサイドの皮膜を一様に形成する
   皮膜形成工程と、 この金属シリサイドの皮膜内にIII族又はＶ族原子の不
   純物を導入する不純物導入工程と、 III族又はＶ族原子が導入された金属シリサイド皮膜を
   電極又は配線部に対応したパターン形状に加工するエッ
   チング工程、 とを具備することを特徴とする半導体装置の製造方法。