JP2577355B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2577355B2
JP2577355B2 JP61132650A JP13265086A JP2577355B2 JP 2577355 B2 JP2577355 B2 JP 2577355B2 JP 61132650 A JP61132650 A JP 61132650A JP 13265086 A JP13265086 A JP 13265086A JP 2577355 B2 JP2577355 B2 JP 2577355B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
metal
manufacturing
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61132650A
Other languages
English (en)
Other versions
JPS62290128A (ja
Inventor
靖 中崎
恭一 須黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP61132650A priority Critical patent/JP2577355B2/ja
Publication of JPS62290128A publication Critical patent/JPS62290128A/ja
Application granted granted Critical
Publication of JP2577355B2 publication Critical patent/JP2577355B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は半導体装置の製造方法に係り、特に電極もし
くは配線の形成の改良をはかった半導体装置の製造方法
に関する。
(従来の技術) 近年、半導体集積回路の高密度化に伴ない、配線抵
抗、配線間コンタクト抵抗,配線と基板とのコンタクト
抵抗等の低減化が必要となっている。また、例えば上層
に抵抗として半導体配線を引き回すことも、高抵抗負荷
型メモリセル(スタティックRAM)のC−MOS回路等では
重要になっている。
一方、配線材料としては、熱的に安定で、電気的抵抗
の低い性質を有する金属配線として例えば高融点金属が
有望視されている。特に配線の抵抗を低減化するため
に、高融点金属を配線するのが効果的である。しかしな
がら、この高融点金属の中でシリコンとの反応温度が最
も高いとされるタングステンさえ、例えば700〔℃〕以
上の加熱工程を通過させることにより、容易にシリコン
基板等と珪化物反応が起こる。
つまり第5図(a)に示す如く例えば、シリコン等の
基板(50)表面の所望領域にイオン注入法によりAs+
のイオンを注入して拡散層(51)を形成した後、周知の
LPCVD法でシリコン基板(50)及び拡散層(51)上の全
面にシリコン酸化(SiO2)膜(52)を堆積せしめる。こ
の酸化膜(52)に通常のフォトリソグラフィとRIE技術
により接続孔(53)を前記拡散層(51)上に開口し、こ
の接続孔(53)にLPCVD法を用いて高融点金属のタング
ステン(W)を埋め込み、タングステン層(54)を形成
する。
その後、例えばタングステン層(54)の上にアルミニ
ウム或いはタングステン等の金属配線(55)を形成し、
パターニングしてこの配線(55)の上にPSG等のパッシ
ベーション膜(56)を被覆した後950℃〜1050℃の温度
で約30分間ベーキングして平坦化する或いはこのPSG膜
中のリンを900℃以上の温度でゲッタリングする場合、
これら熱工程でタングステン層(54)がシリコン基板
(50)と反応し珪化物化することになる。そして、この
珪化物化したタングステン層が形成されることによって
起こる体積変化,即ちタングステンとシリコンの反応に
よって実質的な体積の減少のために、接続孔(53)をタ
ングステン層(54)で埋めることは極めて困難である。
即ち、同図(b)に示すように前記熱工程により形成
されたタングステン珪化物(57)はシリコン基板(50)
の中に埋没し空洞(58)が生じてしまう。又拡散層(5
1)と配線(55)とで良好なコンタクトをとることはで
きない。
また一般に、900℃程度の熱工程を経る場合であって
も例えば、シリコン基板上に形成されたタングステン等
の高融点金属の配線が熱工程により珪化物化され、これ
により、配線の抵抗が1桁以上も増加する等の問題があ
った。
この様な問題を克服すべき配線構造として、発明者に
は先に第6図に示すようにタングステン層(53a)とシ
リコン基板(50)の間にシリコンと良好な抵抗性接触を
示す高融点金属の合金としてTiSi2膜(59)をシリコン
基板(50)上に形成し、このTiSi2膜(59)の上にシリ
コンとの反応温度が900℃以上である高融点金属の合金
として例えばTiN膜(60)を介在させてTiSi2膜(59)、
TiN膜(60)をバリアメタルとする構造を提案してい
る。このバリアメタルによって抵抗性を損うことなく珪
化物の埋没を抑制することができる。ここで第6図と同
一のものについては同一の符号を付している。ここ構造
においてはタングステンとシリコンを直接接続した構造
に比べて上述したのと同様の熱工程を経る場合、タング
ステンが珪化される速度は2桁程度迄は抑制できる。し
かしながらこの場合も、熱工程の時間によってはバリア
メタル中を拡散してタングステン層(53a)に達するシ
リコン原子によりタングステン層(53a)の珪化が生じ
抵抗化の実現が難しくなる。珪化物化が生じるのは次の
理由による。つまり、前記熱工程の過程でTiSi2膜(5
9),TiN膜(60)の結晶粒径は、自然に略500Å迄増大し
て経過物化が生じ難くなるが、この程度の大きさの粒径
ではタングステン層(53a)にシリコン基板(50)中の
シリコンが拡散するための経路となってしまうと考えら
れるからである。
(発明が解決しようとする問題点) 本発明は上記したように半導体装置の製造方法におい
てシリコン等の半導体基板上に高融点金属の珪化膜と窒
化膜を介して形成された高融点金属等の金属層が高温の
熱工程を通過することにより前記基体と反応して珪化物
化等の問題を生じてしまい、前記基板と高融点金属等の
金属層とで良好なコンタクトがとれない等の問題を解決
し、前記基板と金属層の抵抗を増加させることなく高温
の熱工程でも安定な配線構造を形成する方法を実現する
ものである。
〔発明の構成〕
(問題点を解決するための手段) 本発明は、半導体基体上に開口部を設けた絶縁膜を形
成する工程と、少なくとも前記開口部を高熱点金属の珪
化物とこの珪化物上に形成した窒化膜とで被覆した後、
前記の少なくとも一方にエネルギービームを照射する工
程と、前記高融点金属の窒化膜上に金属からなる膜を形
成する工程と、この後熱処理を行う工程とを具備する半
導体装置の製造方法を提供する。
(作用) 本発明によればシリコン等の半導体基板上に形成した
高融点金属の珪化膜と窒化膜の少なくともどちらかにエ
ネルギービームを照射して、この膜の結晶粒径の増大,
即ち結晶粒界密度の減少を生じせしめ、以って前記基板
のシリコン原子等が高融点金属の珪化膜と窒化膜の上に
形成された高融点金属等の金属層へその後の熱工程で拡
散していく経路を減少させるので高融点金属等の金属膜
の珪化物化等の問題が大幅に低減され、かつ配線自体の
低抵抗化を実現できる。
(実施例) 以下、本発明の実施例を図面を用いて説明する。
第1図は、本発明の一実施例に係る半導体装置の製造
方法を工程順に説明するための工程断面図である。
第1図(a)に示されるように半導体基体として例え
ばシリコン(Si)基板(10)表面の所望領域にイオン注
入法によりAs+等のイオンを注入して、その後950℃,30
分の熱処理で行ない拡散層(11)を形成した後、LPCVD
法で前記シリコン基板(10)及び拡散層(11)上の全面
にシリコン酸化(SiO2)膜(12)を堆積せしめる。この
酸化膜上にレジスト(図示せず)を塗布した後、このレ
ジストをマスクとして反応性イオンエッチング(RIE)
により、所望のコンタクトホール(13)を拡散層(11)
の前記酸化膜(12)に形成する。ここで拡散層(11)の
形成は、コンタクトホール(13)を形成した後、前記酸
化膜(12)をマスクとして行なってもよい。
次いで、前記レジスト(図示せず)を除去した後、第
1図(b)に示されるように、少なくとも拡散層(11)
上に金属配線を構成するTiSi2膜(14)を同時スパッタ
により約500Åの膜圧に被着する。ここでは、コンタク
トホール(13)及び酸化膜(12)上にもTiSi2膜(14)
は形成される。TiSi2膜(14)形成のための同時スパッ
タはシリコン(Si)とチタン(Ti)が、ある一定の面積
比の分布を有するターゲットに例えばAr+イオンのよう
な重い荷電粒子を照射して行なう。次いで、このTiSi2
膜(14)全面にやはり、金属配線を構成するTiN膜(1
5)を化成スパッタで約1000Åの膜厚で被着した後、TiS
i2膜(14)及びTiN膜(15)を周知のエッチング技術で
所望のパターンに形成する。
TiN膜(15)のスパッタリングは窒素(N2)ガス雰囲
気中でチタン(Ti)のターゲットに例えば、Ar+イオン
を照射して行なう。このチタン(Ti)の珪化膜(14)と
窒化膜(15)は、ジルコニウム(Zr),ハフニウム(H
f)の珪化膜及び窒化膜を用いてもよい。
しかる後に、第1図(c)に示すようにビーム加速電
圧6KV,ビーム電流0.5〜1mA,ビーム径50μmφのごとく
電子注入による最高加熱部分が、TiSi2膜(14)とTiN膜
(15)の間に設定された電子ビーム(16)を酸化膜(1
2)上に形成されたTiSi2膜(14)及びTiN膜(15)のパ
ターン端部から図の矢印方向へ走査速度10cm/secで走査
させてTiSi2膜(14)及びTiN膜(15)の粒径を大きくす
るアニール(加熱)処理を行なう。又、この実施例で
は、酸化膜(12)上のTiSi2膜(14)及びTiN膜(15)パ
ターン端部からアニールしたが、コンタクトホール(1
3)底面部に形成されたTiSi2膜(14)とTiN膜(15)に
照射するだけでもよい。
即ち、一般にシリコン基板(10)との接触部分の多い
コンタクトホール(13)の底面部においてほとんどその
後形成される配線層の珪化物化の問題が生じることを考
慮すればコンタクトホール(13)底面部のTiSi2膜(1
4)、TiN膜(15)にビームを照射するだけで十分珪化物
化を抑制する効果は得られる。又、酸化膜上のTiSi2
(14)やTiN膜(15)にも電子ビーム(16)に照射する
こと、前記膜(14),(15)の低抵抗化の促進という点
での効果が得られる。
更に電子ビームによるアニールはビームのパワーをTi
Si2膜(14)とTiN膜(15)の両方でなく、どちらかに合
わせてそのビームのパワーを合わせた膜の結晶粒径を大
きくしてもよい。
この工程により第1図(d)に示すようにTiSi2膜(1
4a),TiN膜(15a)の結晶粒計は膜堆積直後の10〜50Å
から5000〜10000Åにまで成長し、それに伴ない単位長
さあたりの結晶粒界密度は5×10×107本/cmから1〜2
×104本/cmと大略2桁以上減少する。
しかる後に第1図(e)に示すように結晶粒径を増大
せしめたTiN膜(15a)上に金属からなる膜の配線層とし
て例えばタングステン膜(17)をLPCVD法で約1000Åの
膜厚に被着した後、レジストを塗布してパターニングを
行なう。ここで、タングステン膜(17)のパターニング
を行なう前に、酸化膜(12)上に形成されたタングステ
ン膜(17)に電子ビームに照射して低抵抗化をはかるこ
とも考えられる。前述したTiSi2膜(14),TiN膜(15)
のパターニングは、ここで行なってもよい。又、タング
ステン膜(17)はモリブデン膜又はこれらの合金膜或い
はアルミニウムを主成分とする合金膜であってもよく、
その他、シリコン等の不純物を含有した金属膜であって
もよい。
更に、パターニングされたタングステン膜(17)の上
に保護膜としてBPSG膜(即ち、ホウ素を含有するPSG
膜)(18)をCVD法で約7000Åの厚さに被着し、950℃で
30分リフローさせ平坦化させる(第1図(f))。この
ような工程において、タングステン膜(17)の珪化物化
は全く見られず、従来よりもシート抵抗で1.2Ω/□か
ら0.7Ω/□にまで低抵抗化を図ることができた。
又、前記電子ビームアニール工程は、レーザービーム
アニール工程で代替することも可能である。レーザービ
ームアニール工程ではアルゴンイオンレーザー光をビー
ム径50μmφ,レーザーパワー1〜5W(レーザーパワー
密度4×104〜2×105W/cm2)、走査速度10cm/secで走
査することにより、TiSi2膜(14)及びTiN膜(15)或い
は、この両膜(14),(15)のいずれか一方の粒径を50
00〜10000Åにまで成長させることができる。
更に、電子ビームアニール工程は、ランプ加熱工程で
代替することも可能である。このランプ加熱工程では、
窒素(N2)又はアルゴン(Ar)等の不活性雰囲気中にお
いて1200℃で約30秒の赤外線加熱を行なうことにより、
TiSi2膜(14)及びTiN膜(15)の結晶粒径を5000〜1000
0Å迄成長させることができる。
以上、電子ビーム,レーザービーム,ランプ加熱いず
れの方法でも高融点金属の珪化物或いは窒化物へのエネ
ルギービームの照射時間は短かいので拡散層(11)の接
合深さが増大することなく、又表面濃度が低下すること
もない。
第2図は、上記実施例の第1の応用例を示す断面図で
ある。第1図と同一のものについては同一の符号を付し
て示し、詳細な説明は省略する。
すなわち、上述の実施例と同様の方法で結晶粒径を増
大させたTiSi2膜(14a)及びTiN膜(15a)を形成しその
TiN膜(15a)の上に約1000Åのタングステン膜(17)を
被着して配線パターンとして形成した後、層間絶縁膜
(20)として例えばPSG膜をLPCVD法により前記配線パタ
ーン上に堆積させる。その後、このPSG膜(20)を平坦
化するため950℃〜1050℃で約30分間ベーキングする。
しかる後前記配線パターンとコンタクトをとるために酸
化膜(12)の上に形成されたタングステン膜(17)上の
PSG膜(20)上に選択的にスルーホール(21)を形成
し、このスルーホール(21)にLPCVD法でタングステン
を埋め込んだ後エッチバック法でタングステン層(22)
を形成する。このタングステンの埋め込まれたスルーホ
ール(21)上に配線膜(23)として例えばアルミニウム
を蒸着法等で形成したものである。この場合、前記PSG
膜のベーキングの熱工程でもシリコン基板(10)とタン
グステン層(22)は、結晶粒径を増大させたTiSi2膜(1
4a)及びTiN膜(15a)を介しているので、これらの膜
(14a),(15a)にビームを照射しない場合に比べて、
熱処理後のタングステン層(22)の珪化物化或いはタン
グステン層(22)とシリコン基板(10)の反応による拡
散層(11)のPN接合破壊は全く見られず良好な接触抵抗
を得ることができた。即ち、配線抵抗は2Ω/□以下で
あり、シリコン層(22)との接触抵抗も不純物濃度1×
1020cm-3の場合にはP型に対して1×10-5Ωcm2以下、
N他に対しては1×10-6Ωcm2以下であった。前記PSG膜
(20)はBPSG膜であってもよい。
第3図は第2の応用例を示す最終工程断面図である。
第1図と同一のものについては同一の符号を付して示
し、詳細な説明は省略する。
すなわち、第3図は第1の応用例と全く同様の方法
で、電子ビームの照射により結晶粒界を増大させたTiSi
2膜(14a)とTiN膜(15a)を形成してその上にPSG膜(2
0)を被着した後、拡散層(11)上の酸化膜(20)を選
択的にエッチングしてコンタクトホール(13a)を形成
する。このコンタクトホール(13a)にタングステン層
(22a)を形成した後金属層としてアルミニウム配線(2
3)をこのタングステン層(22a)上に蒸着法により形成
したものである。
ここで第2図と同様にPSG膜(20)をベーキングする
熱工程がある場合の他にタングステン層(22a)上にア
ルミニウム配線(23)でなく拡散層を形成するような場
合でも本発明は適用可能である。即ち、タングステン層
(22a)上に前述した実施例と同様にTiN膜,TiSi2膜をこ
の順に被着した後、電子ビーム等のエネルギービームを
照射してTiN膜,TiSi2膜の結晶粒径を増大せしめる。し
かる後、これら膜の全面にシリコン層をLPCVD法で被着
し、前記タングステン層(22a)上に形成した前記シリ
コン層にAs+イオン注入した後、900℃,30分の熱処理を
行なう。この場合も前述したのと同様にタングステン層
(22a)が珪化することなく良好なコンタクトが得られ
る。
又、第2図と同一のものについては同一の符号を付し
て示し、詳細な説明は省略する。
第4図は、本発明による他の実施例を示す断面図であ
る。
すなわち、周知の技術によってn型シリコン基板(1
0)に形成したシリコン酸化膜(24)をマスクとしてp+
をイオン注入してp+拡散層(25)を形成した後、ゲート
用ポリシリコン層(26)を前記酸化膜(24)及び拡散層
(25)上に約3000〜4000Åの膜厚で被覆する。しかる
後、実施例1と全く同様にこのポリシリコン層(26)の
上に電子ビーム照射によって結晶粒径を増大したTiSi2
膜(14a)とTiN(15a)を形成した後、第1の応用例と
同様にして形成した層間絶縁膜(20)を選択的にエッチ
ングしてスルーホール(21)を形成した後、このスルー
ホール(21)にタングステンを埋め込んでタングステン
層(22)とし、この層(22)を介して前記TiN膜(15a)
とアルミニウムの蒸着等により形成した配線としての金
属層(23)を接続している。例えばこの工程で層間絶縁
膜としてPSG膜、或いは、BPSG膜を用いる場合、この膜
形成後、膜中に含まれるリン(P)を取り除くために通
常、リンのゲッタリングが行なわれる。このゲッタリン
グにおいては900℃以上の熱工程を経ることになるが、
この場合も、同様の効果が得られる。
本発明は上述した実施例に限定されるものではなく本
発明の骨子を逸脱しない範囲で適宜種々変形して用いる
ことができる。
〔発明の効果〕
以上、述べてきたように本発明によれば半導体基体上
に形成された高融点金属等の金属配線が高温工程を経た
後でも珪化することなく良好なコンタクト特性を得るこ
とができる。
【図面の簡単な説明】
第1図は本発明による一実施例を示す工程断面図、第2
図乃至第4図は本発明の他の実施例を説明するための断
面図、第5図及び第6図は、従来例を説明するための断
面図である。 10……シリコン基板、14,14a……TiSi2膜、15,15a……T
iN膜、16……電子ビーム、17……タングステン層、18…
…BPSG膜、22……タングステン層、23……配線。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−102059(JP,A) 特開 昭59−54218(JP,A) 特開 昭58−42273(JP,A) 特開 昭57−91517(JP,A) 特開 昭60−74675(JP,A) 特開 昭60−153121(JP,A)

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体基体上に開口部を設けた絶縁膜を形
    成する工程と、少なくとも前記開口部を高融点金属の珪
    化物とこの珪化物上に形成した窒化膜とで被覆した後、
    前記高融点金属の珪化膜または窒化膜の少なくとも一方
    にエネルギービームを照射する工程と、前記高融点金属
    の窒化膜上に金属からなる膜を形成する工程と、この後
    熱処理を行う工程とを具備する半導体装置の製造方法。
  2. 【請求項2】前記窒化膜上に形成される前記金属からな
    る膜は配線又は電極である特許請求の範囲第1項記載の
    半導体装置の製造方法。
  3. 【請求項3】前記窒化膜上に形成される前記金属からな
    る膜は高融点金属又はその合金膜、或いはアルミニウム
    を主成分とする合金膜である特許請求の範囲第1項記載
    の半導体装置の製造方法。
  4. 【請求項4】前記エネルギービームの加熱によって珪化
    膜又は窒化膜或いは両方の膜の結晶粒径を略1000A以上
    に増大せしめることを特徴とする特許請求の範囲第1項
    記載の半導体装置の製造方法。
  5. 【請求項5】前記エネルギービームは、電子ビーム、レ
    ーザービーム、赤外線ランプ光のいずれかである特許請
    求の範囲第1項記載の半導体装置の製造方法。
  6. 【請求項6】前記珪化膜及び窒化膜を構成する高融点金
    属はチタン、ジルコニウム、ハフニウムのいずれかであ
    る特許請求の範囲第1項記載の半導体装置の製造方法。
  7. 【請求項7】前記開口部に形成された高融点金属の珪化
    膜又は窒化膜或いはこの両方の膜が絶縁膜上まで連続し
    て形成されていることを特徴とする特許請求の範囲第1
    項記載の半導体装置の製造方法。
  8. 【請求項8】前記連続して形成された高融点金属の珪化
    膜又は窒化膜或いはこの両方の膜にエネルギービームを
    照射する特許請求の範囲第5項記載の半導体装置の製造
    方法。
  9. 【請求項9】前記熱工程は600℃以上の工程である特許
    請求の範囲第1項記載の半導体装置の製造方法。
  10. 【請求項10】前記熱工程は、合金膜のシンタ工程であ
    る特許請求の範囲第1項記載の半導体装置の製造方法。
  11. 【請求項11】前記熱工程は、前記窒化膜上に形成され
    る前記金属からなる膜を被覆するパッシベーション膜の
    ベーキング工程である特許請求の範囲第9項記載の半導
    体装置の製造方法。
  12. 【請求項12】前記パッシベーション膜は、PSG又はBPS
    G膜である特許請求の範囲第11項記載の半導体装置の製
    造方法。
JP61132650A 1986-06-10 1986-06-10 半導体装置の製造方法 Expired - Fee Related JP2577355B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61132650A JP2577355B2 (ja) 1986-06-10 1986-06-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61132650A JP2577355B2 (ja) 1986-06-10 1986-06-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS62290128A JPS62290128A (ja) 1987-12-17
JP2577355B2 true JP2577355B2 (ja) 1997-01-29

Family

ID=15086280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61132650A Expired - Fee Related JP2577355B2 (ja) 1986-06-10 1986-06-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2577355B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101540773B1 (ko) * 2013-07-29 2015-07-31 한국생산기술연구원 전자빔 조사를 이용한 금속 나노입자 형성방법 및 이를 이용한 태양전지 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1306072C (en) * 1987-03-30 1992-08-04 John E. Cronin Refractory metal - titanium nitride conductive structures and processes for forming the same
JPS649642A (en) * 1987-07-02 1989-01-12 Fujitsu Ltd Manufacture of semiconductor device
JP2796323B2 (ja) * 1988-12-02 1998-09-10 株式会社日立製作所 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5791517A (en) * 1980-11-28 1982-06-07 Toshiba Corp Manufacture of semiconductor device
JPH0642493B2 (ja) * 1981-09-07 1994-06-01 日本電気株式会社 半導体装置の製造方法
JPS5954218A (ja) * 1982-09-21 1984-03-29 Nec Corp 半導体基板の製造方法
JPS6074675A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd 半導体装置
JPS60153121A (ja) * 1984-01-20 1985-08-12 Nec Corp 半導体装置の形成方法
JPS61102059A (ja) * 1984-10-25 1986-05-20 Nec Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101540773B1 (ko) * 2013-07-29 2015-07-31 한국생산기술연구원 전자빔 조사를 이용한 금속 나노입자 형성방법 및 이를 이용한 태양전지 제조방법

Also Published As

Publication number Publication date
JPS62290128A (ja) 1987-12-17

Similar Documents

Publication Publication Date Title
JP3704427B2 (ja) 半導体装置の銅金属配線形成方法
EP0097848B1 (en) Method for manufacturing semiconductor device
US4392150A (en) MOS Integrated circuit having refractory metal or metal silicide interconnect layer
TWI283891B (en) Passive device and method for forming the same
JPS60195975A (ja) 半導体装置
JPS61142739A (ja) 半導体装置の製造方法
JPH03203322A (ja) 半導体装置の製造方法
JP2577355B2 (ja) 半導体装置の製造方法
JPH11195753A (ja) 半導体装置およびその製造方法
JP2658019B2 (ja) 半導体装置の製造方法
EP0209654B1 (en) Semiconductor device having wiring electrodes
JP3245269B2 (ja) 半導体装置の製造方法
JP2746099B2 (ja) 半導体装置の製造方法
JPH0550129B2 (ja)
JPS59151422A (ja) 浅い接合を有する半導体装置の製造方法
JPS6381948A (ja) 多層配線半導体装置
JP2773146B2 (ja) 半導体装置の製造方法
JPS61274325A (ja) 半導体装置の製造方法
JPS6197975A (ja) 半導体装置の製造方法
JPH0349230A (ja) 半導体装置とその製造方法
JP3337758B2 (ja) 半導体装置の製造方法
JPS6011817B2 (ja) 半導体装置の製造方法
JPS59110115A (ja) 半導体装置の製造方法
JPH0117252B2 (ja)
JPS6259468B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees