JPH0117252B2 - - Google Patents
Info
- Publication number
- JPH0117252B2 JPH0117252B2 JP56110136A JP11013681A JPH0117252B2 JP H0117252 B2 JPH0117252 B2 JP H0117252B2 JP 56110136 A JP56110136 A JP 56110136A JP 11013681 A JP11013681 A JP 11013681A JP H0117252 B2 JPH0117252 B2 JP H0117252B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive metal
- metal layer
- wiring
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 9
- 238000002844 melting Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 40
- 238000000034 method Methods 0.000 description 12
- 239000010408 film Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特に金
属配線の形成方法の改良に関する。
属配線の形成方法の改良に関する。
半導体装置の配線を形成するには、半導体基板
表面を被覆する絶縁膜、或いは多層配線の場合に
は下層配線との間の層間絶縁膜を選択的に除去し
てコンタクト窓を開口し、次いでアルミニウム
（Al）のような導電材料を蒸着法等により被着せ
しめ、次いでこれをパターニングし、しかる後所
定の温度に加熱してシンタリングを行う。このシ
ンタリング工程は、上層の配線体と下層の半導体
基板或いは下層配線体との接触を完全なものとす
るために行うものであるが、この工程における加
熱温度は配線体が溶融しない程度に低く押さえね
ばならない。そのため上記接触は不完全なものに
なり易い。しかも上述の従来の製造方法では、コ
ンタクト窓の肩部において上層配線層に膜切れを
生じる危険性を解消することができない。
表面を被覆する絶縁膜、或いは多層配線の場合に
は下層配線との間の層間絶縁膜を選択的に除去し
てコンタクト窓を開口し、次いでアルミニウム
（Al）のような導電材料を蒸着法等により被着せ
しめ、次いでこれをパターニングし、しかる後所
定の温度に加熱してシンタリングを行う。このシ
ンタリング工程は、上層の配線体と下層の半導体
基板或いは下層配線体との接触を完全なものとす
るために行うものであるが、この工程における加
熱温度は配線体が溶融しない程度に低く押さえね
ばならない。そのため上記接触は不完全なものに
なり易い。しかも上述の従来の製造方法では、コ
ンタクト窓の肩部において上層配線層に膜切れを
生じる危険性を解消することができない。
本発明の目的は良好な接触が得られ且つ断線を
生じない配線形方法を提供することにあり、その
ため本発明においては、導電性金属層を被着せし
めた半導体基板を該導電性金属層の融点に達しな
い温度に予め加熱して該導電性金属層の表面をエ
ネルギ線を吸収する白濁状態とし、つづいて該エ
ネルギ線を該導電性金属層の所望部分に照射する
ことにより被照射部分を選択的に溶融せしめて連
続せる配線層を形成する工程を含むことにある。
生じない配線形方法を提供することにあり、その
ため本発明においては、導電性金属層を被着せし
めた半導体基板を該導電性金属層の融点に達しな
い温度に予め加熱して該導電性金属層の表面をエ
ネルギ線を吸収する白濁状態とし、つづいて該エ
ネルギ線を該導電性金属層の所望部分に照射する
ことにより被照射部分を選択的に溶融せしめて連
続せる配線層を形成する工程を含むことにある。
以下本発明を実施例により説明する。
第１図〜第３図は本発明の一実施例を製造工程
の順に示す要部断面図で、本実施例ではゲート電
極材料にアルミニウム（Al）を用いた所謂アル
ミニウム・ゲート・シリコンMOSFETを製作す
る例を掲げて説明する。
の順に示す要部断面図で、本実施例ではゲート電
極材料にアルミニウム（Al）を用いた所謂アル
ミニウム・ゲート・シリコンMOSFETを製作す
る例を掲げて説明する。
第１図において、１は例えばＰ型シリコン
（Si）基板、２は選択酸化法により形成されたフ
イールド酸化膜、３は約800〔Å〕の厚さを有する
ゲート酸化膜、４はアルミニウム（Al）よりな
るゲート電極、５，６は上記ゲート電極４をマス
クとしてイオン注入法により砒素（As）のよう
なｎ型不純物を注入して形成したソース及びドレ
イン領域、７はP+型のチヤネルカツト層である。
（Si）基板、２は選択酸化法により形成されたフ
イールド酸化膜、３は約800〔Å〕の厚さを有する
ゲート酸化膜、４はアルミニウム（Al）よりな
るゲート電極、５，６は上記ゲート電極４をマス
クとしてイオン注入法により砒素（As）のよう
なｎ型不純物を注入して形成したソース及びドレ
イン領域、７はP+型のチヤネルカツト層である。
ここまでの製造工程は通常の製造方法と異なる
点はない。ただし、上述のイオン注入工程のあと
のアニール工程は、本実施例のようなゲート電極
材料に比較的低融点のAlを用いた場合には、高
温炉内で全体を加熱する方法でなく、レーザアニ
ール法を用いて行う。例えばアルゴン（Ar）レ
ーザを用い、出力約10〔Ｗ〕のレーザビームを、
20〔cm／秒〕程の速度で基板１上を走査せしめる。
上記Alよりなるゲート電極４はレーザビームを
よく反射するので余り昇温せず、比較的融点が低
いにもかかわらず溶融しない。一方Asイオンを
注入した領域５，６は表面に形成されたゲート絶
縁膜３が上記レーザビームに対する反射防止膜と
して作用してレーザビームをよく吸収し、その結
果十分に昇温し、前記Asが活性化され、ソース
及びドレイン領域５，６が形成される。
点はない。ただし、上述のイオン注入工程のあと
のアニール工程は、本実施例のようなゲート電極
材料に比較的低融点のAlを用いた場合には、高
温炉内で全体を加熱する方法でなく、レーザアニ
ール法を用いて行う。例えばアルゴン（Ar）レ
ーザを用い、出力約10〔Ｗ〕のレーザビームを、
20〔cm／秒〕程の速度で基板１上を走査せしめる。
上記Alよりなるゲート電極４はレーザビームを
よく反射するので余り昇温せず、比較的融点が低
いにもかかわらず溶融しない。一方Asイオンを
注入した領域５，６は表面に形成されたゲート絶
縁膜３が上記レーザビームに対する反射防止膜と
して作用してレーザビームをよく吸収し、その結
果十分に昇温し、前記Asが活性化され、ソース
及びドレイン領域５，６が形成される。
次いで通常の工程に従つて第２図に示すように
シリコン基板１上に化学気相成長（CVD）法に
より燐シリケートガラス（PSG）層８を約6000
〔Å〕の厚さに形成し、次いでこれを所定のパタ
ーンに従つて選択的に除去し、ソース，ドレイン
領域５，６上及びゲート電極４上にコンタクト窓
を開口し、次いで蒸着法により約１〔μm〕の厚さ
のアルミニウム（Al）層９を被着せしめる。
シリコン基板１上に化学気相成長（CVD）法に
より燐シリケートガラス（PSG）層８を約6000
〔Å〕の厚さに形成し、次いでこれを所定のパタ
ーンに従つて選択的に除去し、ソース，ドレイン
領域５，６上及びゲート電極４上にコンタクト窓
を開口し、次いで蒸着法により約１〔μm〕の厚さ
のアルミニウム（Al）層９を被着せしめる。
このようにして形成したAl層９は図示した如
く、各コンタクト窓の所に段差があるため、その
段差肩部において亀裂１０を生じ易い。また本実
施例のゲート電極４部のようにAl層の上にAl層
を積層する場合には、下層のAl層表面に薄い
Al2O3皮膜が生成されているため上層と下層の接
触は完全なものとはなりにくい。
く、各コンタクト窓の所に段差があるため、その
段差肩部において亀裂１０を生じ易い。また本実
施例のゲート電極４部のようにAl層の上にAl層
を積層する場合には、下層のAl層表面に薄い
Al2O3皮膜が生成されているため上層と下層の接
触は完全なものとはなりにくい。
そこで次に上記基板１を凡そ500℃に加熱して
おき、Al層９にレーザビーム或いは電子線のよ
うなエネルギ線Ｅを照射する。例えば出力約５
〔Ｗ〕のアルゴン（Ar）レーザビームＥで上記Al
層９全面を凡そ20〔cm／秒〕の速度で走査する。
このようにすると基板１全体が予め約500〔℃〕に
加熱されているので、Al層９表面は白濁し、レ
ーザビームをよく吸収する状態となつている。そ
のためレーザビームＥを照射されたは容易に溶融
し、レーザビームＥの移動につれて溶融部も移動
する。
おき、Al層９にレーザビーム或いは電子線のよ
うなエネルギ線Ｅを照射する。例えば出力約５
〔Ｗ〕のアルゴン（Ar）レーザビームＥで上記Al
層９全面を凡そ20〔cm／秒〕の速度で走査する。
このようにすると基板１全体が予め約500〔℃〕に
加熱されているので、Al層９表面は白濁し、レ
ーザビームをよく吸収する状態となつている。そ
のためレーザビームＥを照射されたは容易に溶融
し、レーザビームＥの移動につれて溶融部も移動
する。
このようにしてAl層９を全域にわたつて順次
溶融せしめることになり、第３図に示すように、
Al層９は一体化して亀裂１０は消滅し、また下
地層との接触も完全なものとなる。従つてこのあ
とパターニングを行うことにより、亀裂のない且
つ下地層と良好なオーミツク接触をなす配線体が
得られる。
溶融せしめることになり、第３図に示すように、
Al層９は一体化して亀裂１０は消滅し、また下
地層との接触も完全なものとなる。従つてこのあ
とパターニングを行うことにより、亀裂のない且
つ下地層と良好なオーミツク接触をなす配線体が
得られる。
以上述べた如く本実施例ではAl層９を局部的
に加熱し、その加熱部を順次移動せしめるので、
Al層９を溶融させることが可能となる。従来方
法では基板１全体を一様に加熱するためAl層９
が溶融する程度に昇温するとAl層が局部にかた
よる等の問題を生じるので十分に加熱することが
できなかつた。この点が本実施例の従来方法と異
なる点であつて、上層のAl層９を溶融せしめる
ことにより、亀裂が消滅し且つ下地層と治金学的
に接続した状態が得られる。更に溶融することに
より内部に含まれていた結晶粒界や空洞が減少し
Al層９は稠密な膜となるので、所謂Alのマイグ
レーシヨンが生じにくくなるという効果もある。
に加熱し、その加熱部を順次移動せしめるので、
Al層９を溶融させることが可能となる。従来方
法では基板１全体を一様に加熱するためAl層９
が溶融する程度に昇温するとAl層が局部にかた
よる等の問題を生じるので十分に加熱することが
できなかつた。この点が本実施例の従来方法と異
なる点であつて、上層のAl層９を溶融せしめる
ことにより、亀裂が消滅し且つ下地層と治金学的
に接続した状態が得られる。更に溶融することに
より内部に含まれていた結晶粒界や空洞が減少し
Al層９は稠密な膜となるので、所謂Alのマイグ
レーシヨンが生じにくくなるという効果もある。
なお、上述のAl層９を加熱する際に、加熱対
象である上層のAI層９を下地層との界面まで溶
融せしめるよう制御することが重要で、下地層を
必要以上に加熱しないよう注意する。
象である上層のAI層９を下地層との界面まで溶
融せしめるよう制御することが重要で、下地層を
必要以上に加熱しないよう注意する。
以上説明した如く本発明により断線を生じる危
険がなく、下地層との接触が良好な、且つAlの
マイグレーシヨンが生じにくい半導体装置の製造
方法が提供された。
険がなく、下地層との接触が良好な、且つAlの
マイグレーシヨンが生じにくい半導体装置の製造
方法が提供された。
なお本発明はAlゲートMOSFETに限らず如何
なる半導体装置の製造にも、また多層配線を形成
する際にも用い得ることは特に説明するまでもな
い。
なる半導体装置の製造にも、また多層配線を形成
する際にも用い得ることは特に説明するまでもな
い。
第１図〜第３図は本発明の一実施例を示す要部
断面図である。 図において、１は半導体基板、９は導電性金属
層、１０は亀裂、Ｅはエネルギ線を示す。
断面図である。 図において、１は半導体基板、９は導電性金属
層、１０は亀裂、Ｅはエネルギ線を示す。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板１上に導電性金属層９を被着せし
める工程と、 該導電性金属層９を被着せしめた該半導体基板
１を該導電性金属層９の融点に達しない温度に予
め加熱して該導電性金属層９の表面をエネルギ線
を吸収する白濁状態とし、つづいて該エネルギ線
を該導電性金属層９の所望部分に照射することに
より被照射部分を選択的に溶融せしめて連続せる
配線層を形成する工程と、 該配線層を選択的に除去して配線体を形成する
工程 とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11013681A JPS5810838A (ja) | 1981-07-14 | 1981-07-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11013681A JPS5810838A (ja) | 1981-07-14 | 1981-07-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5810838A JPS5810838A (ja) | 1983-01-21 |
| JPH0117252B2 true JPH0117252B2 (ja) | 1989-03-29 |
Family
ID=14527934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11013681A Granted JPS5810838A (ja) | 1981-07-14 | 1981-07-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5810838A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60214542A (ja) * | 1984-04-10 | 1985-10-26 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
| JPS6269534A (ja) * | 1985-09-20 | 1987-03-30 | Nippon Telegr & Teleph Corp <Ntt> | 平坦性薄膜の形成方法 |
| JPS63204628A (ja) * | 1987-02-19 | 1988-08-24 | Nec Corp | 半導体集積回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54121082A (en) * | 1978-03-13 | 1979-09-19 | Nec Corp | Manufacture of semiconductor device |
| JPS5661144A (en) * | 1979-10-25 | 1981-05-26 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS56142651A (en) * | 1980-04-07 | 1981-11-07 | Toshiba Corp | Manufacture of semiconductor device |
-
1981
- 1981-07-14 JP JP11013681A patent/JPS5810838A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54121082A (en) * | 1978-03-13 | 1979-09-19 | Nec Corp | Manufacture of semiconductor device |
| JPS5661144A (en) * | 1979-10-25 | 1981-05-26 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS56142651A (en) * | 1980-04-07 | 1981-11-07 | Toshiba Corp | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5810838A (ja) | 1983-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| EP0097848B1 (en) | Method for manufacturing semiconductor device | |
| US5256894A (en) | Semiconductor device having variable impurity concentration polysilicon layer | |
| JP3067847B2 (ja) | Ｍｉｓ集積回路の活性層上に電気的接触を形成する方法 | |
| JPS6237815B2 (ja) | ||
| JPH0451071B2 (ja) | ||
| JPS61226959A (ja) | 半導体装置およびその製造方法 | |
| JP2890584B2 (ja) | 半導体装置の製造方法 | |
| TWI267942B (en) | MONOS device having buried metal silicide bit line | |
| JPH024131B2 (ja) | ||
| JPH0117252B2 (ja) | ||
| JP2577355B2 (ja) | 半導体装置の製造方法 | |
| JPH069203B2 (ja) | 半導体装置とその製造方法 | |
| JP2939819B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS63221647A (ja) | 半導体装置の製造方法 | |
| JPH0528501B2 (ja) | ||
| JPH0810726B2 (ja) | 半導体装置の製造方法 | |
| JP2699421B2 (ja) | 半導体装置の製造方法 | |
| JPH01112755A (ja) | 半導体装置の製造方法 | |
| JPH03132041A (ja) | 半導体装置の製造方法 | |
| JP2718450B2 (ja) | 半導体装置の製造方法 | |
| JPS62224078A (ja) | 半導体装置の製造方法 | |
| JP2820263B2 (ja) | 半導体素子の製造方法 | |
| JPH07123137B2 (ja) | 半導体装置の製造方法 | |
| JPH02237073A (ja) | 半導体装置の製造方法 |