JPS6269534A - 平坦性薄膜の形成方法 - Google Patents

平坦性薄膜の形成方法

Info

Publication number
JPS6269534A
JPS6269534A JP60209741A JP20974185A JPS6269534A JP S6269534 A JPS6269534 A JP S6269534A JP 60209741 A JP60209741 A JP 60209741A JP 20974185 A JP20974185 A JP 20974185A JP S6269534 A JPS6269534 A JP S6269534A
Authority
JP
Japan
Prior art keywords
thin film
film
forming
charged particles
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60209741A
Other languages
English (en)
Other versions
JPH0237092B2 (ja
Inventor
Kazuyoshi Kamoshita
鴨志田 和良
Hiroaki Nakamura
宏昭 中村
Takao Amasawa
天沢 敬生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP60209741A priority Critical patent/JPS6269534A/ja
Priority to EP93102886A priority patent/EP0544648B1/en
Priority to KR1019860003683A priority patent/KR900005785B1/ko
Priority to CA000508851A priority patent/CA1247464A/en
Priority to DE3689388T priority patent/DE3689388T2/de
Priority to DE3650612T priority patent/DE3650612T2/de
Priority to EP86106432A priority patent/EP0202572B1/en
Publication of JPS6269534A publication Critical patent/JPS6269534A/ja
Priority to US07/075,208 priority patent/US4816126A/en
Publication of JPH0237092B2 publication Critical patent/JPH0237092B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の属する技術分野) 本発明は半導体集積回路の配線停に用いる薄膜の形成方
法に関するもので、特にその表面が下地膜の凹凸より改
善された平坦性薄膜の製法に関するものである。
(従来の技術) 従来、半導体集積回路の配線などに用いる金属薄膜の形
成法としては蒸着法やスパッタ法などが採用されていた
。通常金属薄膜が形成される基板には凹凸があり、上述
の方法でこのような基板上に薄膜を形成すると基板の凹
凸上の被覆形状が悪く、例えば凸部でオーバハング状に
なりその段差の所に断線等の配線障害を起こすという欠
点があつた。また、上述の方法で形成した薄膜は基板の
凹凸をより強調した被覆形状になシ、その後に形成する
薄膜の被覆形状がより悪化し短絡等の障害をおこす欠点
もあった。
このような問題を解決するためには、金属薄膜が基板の
凹凸を綺麗に埋めその表面がなるべく平坦になっている
ことが要求される。この要求条件を満たすためには、被
覆形状の悪い薄膜形成後に何らかの手法により被覆形状
の悪い箇所の被覆形状の改善をすること、又はもともと
被覆形状のすぐれ念平坦な薄膜を形成することの−通り
の方法が考えられる しかし前者に関しては未だ何ら適
切な方法は提案されていなかった。後者に関してはJo
urnal  of Blectrochemlcal
  5ociety /32巻(lり1rJ−年)/4
t&4頁〜/グア2頁に記載されている技術(以下「バ
イアススパッタ法」という)がある。バイアススパッタ
法は凹凸のある基板に直流又は交流で比較的小さい電圧
(−100〜−!0OV)のバイアスを加えた状態で薄
膜原料をスパッタして基板上に薄膜を形成する方法であ
る。
このバイアススパッタ法では基板に堆積される薄膜の一
部がエツチングされながら薄膜の形成が進行する。そし
てこのバイアススパッタ方法は、第9図に示すように薄
膜のエツチング速度がイオン入射角度依存性を有してい
ることを利用して薄膜の平坦化を図っている。このこと
を第10図(A)〜[有])を用いて詳しく説明する。
膜形成時間が短い間は第io図(4)のように被覆形状
の悪いa膜が基板上に形成される。その後しばらくする
と、a膜の傾斜面のエツチングがAt膜の水平面に比べ
て早く進行しかつAtが同時に堆積しているので第1O
図の)及び第10図(0)のようにその被覆形状が変化
していく、更に膜形成を進めていくと、第9図に示した
ように傾斜面のエツチング速度が基板に水平な面に比べ
て早いので傾斜面が凸部の中央に向かって後退していく
(第io図の))。このときエツチングされながら、タ
ーゲットからとんでくるスパッタ原子により新たな薄膜
が形成されていくので、薄膜の厚さはそれほど極端に薄
くならない。更に時間が経過すると凸部上の傾斜間は更
に凸部中央に向かって後退していき最終的には両側から
後退してきた傾斜面が中央で消滅し第i。
図[有])で示すように平坦な被覆形状の薄膜になる。
。 しかし、このバイアススパッタ法には次のような致命的
な欠点がある。即ち、第1に平坦な表面を得るために、
ターゲットからのスパッタ原子による新たな薄膜の形成
速度を傾斜面の後退速度より遅くしなければならない。
そのため薄膜の平坦化に要する時間が極めて長くなって
しまうという欠点があった。第2に、上述のHio図(
4)〜(ト))の説明から明らかなように凸部の幅が小
さければ比較的短時間に平坦化が達成できるが、凸部の
幅が大きい場合には平坦化に長い時間を要する。従って
最終的には下地膜のパターンが大小混在するパターンの
場合にはそれぞれのパターン上の薄膜の厚さが異なった
シ、大パターンの上は平坦化が充分でない等、形成され
る薄膜の厚さ及び形状にパターン依存性が出てしまう欠
点があった。このパターン依存性があると、後のエツチ
ング工程で一部にエツチング残シが生じてしまい、最終
製品の習 多着→が著しく悪くなる。
(発明の目的) 本発明の目的は、凹凸のある基板を良好な被覆形状で覆
いかつその表面が平坦である平坦性薄膜を高速の形成速
度で形成できる新たな平坦性薄膜の形成方法を提供する
ことである。
本発明の他の目的は、凹凸のある基板上に下地膜のパタ
ーンに依存せずに被覆形状にすぐれ平坦性のよい薄膜を
形成する方法を提案することにある。
(発明の構成) 本発明は、凹凸のある基板上に形成された薄膜又は凹凸
のある基板上に形成されつつある薄膜に荷電粒子を照射
し薄膜の温度を上昇させると共に荷電粒子の衝撃により
薄膜に流動をおこさせ短時間で平坦性のある薄膜を形成
する方法である。
本発明は、アルミニウム(以下「At」という)のスパ
ッタ法を検討している際中に新たに発見されたAtの流
動化現象を利用することによって発明されたものであシ
、エツチング現象を利用する従来のスパッタエツチング
性とは全くその原理を異にする。
(実施例) に説明する。
生成室lにつながるガス系及び排気系は図示していない
。スパッタガンコは内面に円筒状の磁石2人を有し、更
にその内側の中心には磁石2人とは逆の極性の磁石2B
を有していて、磁石、2Bの膜生成室l側には接地電位
の電極、!0を備えていて、磁石、2Bの膜生成室l側
にはターゲット3を備え−〇    − ている。ターゲット3は例えばUでドーナツ状になって
いて、外周から内周に向かって内面が傾斜しておシ、外
周の直径が約/1mであジターゲット面の面積は約20
0(Me”である、このターゲット3には接地電位に対
して負の電位が印加できるようになっている。このよう
な構造のスパッタガン構造が発生する。スパッタガンコ
と約1r(jab離れた所にこれと対向してサセプタが
基板電極乙に支持されている。サセプタjの面積は約t
o(至)2 である。サセプタjは周辺が約/鴎程高い
凸部を有しこの周辺の凸部で基板の裏面と接触している
基板電極6は直流又は交流のバイアス電源7に接続して
いる。サセプタ!の周囲には、基板rを保持する保持具
りが膜生成室/と絶縁された状態で設けられている。な
お第1図(4)のスパッタガンコの部分は8111図ω
)図示すような平坦なターゲット3′を有するスパッタ
ガン構造であってもよい。
次に本発明の第1の実施例について説明する。
先ず凹凸のある基板ioとして例えばシリコン酸化膜を
用い、この基板IO上にAt膜1lfil−無バイアス
状態でスパッタ法によル形成し、第2図(4)の構造を
得る。ついで電源7から例えば/J、!4MH1の高周
波を印加して膜生成室l内にプラズマを発生させ、第2
図(3)の基板上のAt、 [/ / にバイアス状態
で荷電粒子(主としてイオン)例えばアルゴンイオンを
照射し、AtWI、//に 流動を起こさせ平坦性のあ
るa膜//’とする(第2図(B))。
この場合のAt膜の被覆形状の実際の変化状況を第3図
(4)〜(Oを用いて説明する。第3図(4)は用膜l
lを無バイアス状態で形成したときの被覆形状を示した
ものである。このときの膜形成時間は73分である。凸
部20の側壁21上のkA l[/ /aは凸部コO上
のd膜//bに比べて極端に薄くかつ凸部20間にある
溝部、2.2上のU膜//cは先細の状態になっている
。このように無バイアス状態のスパッタ法で形成したh
t膜IIはスパッタ法によるシャドウウィング効果を反
映して極めて悪い被覆形状になっている。続いてバイア
ス状態にして荷電粒子をAt M / /に照射すると
、そのバイアス値によって人tilt//は流動をおこ
しその被覆形状が大幅に改善され、平坦性のあるU膜/
/’が形成される。この様子を第3図(B)及び第3図
(01に示す。ここでバイアス値とはプラズマ発生によ
り基板電極乙に生ずる自己バイアス値を指している。こ
のバイアス値は電源7の電力が大きくなる程大きくなる
。第3図(B)はバイアス値が −If!OV (/ 
0OW(D電力に対応)で70分処理した場合のktH
!I//’の被覆形状を示したものである。第3図(3
)に比較すると凸部コO上のa膜しハ の両角部が丸味
を滞びかつ溝部、22上の先細のkl HIl、/ /
 cの形状が流動によ郵変化し徐々にAt膜全全体平坦
になっていく過渡過程であることを示している。第3図
(0)はバイアス値が一1so。
V(,2,2θWの電力に対応)で70分処理したとき
のλを膜の被覆形状を示し友ものである。 a膜が流動
化によ)溝部、2コを充填し溝部2λの側壁21を良好
に被覆し平坦度がより向上されていることがわかる。
第≠図(4)は平坦度のバイアス電圧依存性を示したも
のである。平坦度は第弘図(8)に示すように、下地膜
(基板)の段差をd。とじ、その上に形成したa膜の段
差上の表面段差をd、としたとき、r=i−”=で定義
した量で表わしている。a膜O の表面が完全に平坦になうたときにはγ=lとなシ、下
地膜の段差をそのまま反映した人を膜のときにはγ−O
であり、下地膜の段差以上の段差で\、。
約−850Vより絶対値で大きな値であれば下地の段差
を改善した被覆形状のよい平坦性のあるAt膜を得られ
ることがわかる。ノ(イアス値は、At膜が熔融する温
度(融点)の直前の値が上限となるO ここで、本発明が従来のバイアス状態くツタ法と原理を
異にするものであることを簡単に説明する。
−18= 先に述べたように従来のバイアススパッタ法ではエツチ
ング現象を利用したものである。これに対して本発明で
は、バイアス状態でAt膜// が多少エツチングはさ
れるものの、そのエツチング速度は−ざtOvのバイア
スで約2 o o X−15+、−lコOOVのバイア
スで約30oA1分と極めて遅く上述のような短時間で
は幅itμmの凸部20の上部のU膜//b を後退さ
せ平坦化をおこさせることは無理である。また仮にν膜
//bの後退がおこっていると仮定してもスパッタ法で
ktを供給していないので第3図(3)のように溝部、
22で先細状態の屁膜ticが第3図@)のように綺麗
にU膜で平上昇と加速された荷電粒子の衝撃とによりλ
を膜の流動化を起こし第3図(B)及び(0)に示すよ
うに溝の底面を埋め、かつ表面の平坦化を図っている。
本発明では荷電粒子照射による人を膜の上昇温度がa膜
の融点を越えないことが必要である。因みに温度はバイ
アス値が−rjtθVのときは約3ro”cで、−/、
200VC)ときは約atO″C−(あった。ところで
本発明では温度の他に荷電粒子の衝撃も重要な役割を果
たしている旨を述べたが、その理由は次のような実験事
実による。第3図(4)の状態の試料を裏返しにして第
3図(01と同じ条件で裏面に荷電粒子を照射した場合
のa膜を状態を第5図に示した。−1,200Vのバイ
アス状態で荷電粒子を基板裏面に照射した場合に、基板
は第3図(0)の場合とほぼ同じ温度になるが、人を膜
の被覆形状は第3図(4)の場合とほとんど同じで改善
されていない、ところで本実験のように基板からの熱放
欣が熱輻射によっておこるときは表面と裏面との温度差
はとんどないことが、Journal ofVaccu
m 5cience Technology vot/
 / (/ !P74’年)/177頁〜ties頁で
明らかにされている。従って、上述の結果は温度のみが
本発明の流動をおこさせるための必須要件でないことを
示しておシ、本発明の効果実現のためには荷電粒子の衝
撃作用も必要なことを示している。
以上述べた第1の実施例では外部から積極的に基板を加
熱していない場合について説明したが、外部から強制的
にヒータ又は赤外ランプ等で基板を加熱しながら荷電粒
子の照射を行なってもよいことはいうまでもない。但し
、その場合には荷電粒子の照射と外部加熱とによる上昇
温度がa膜の融点を越えないことが必要である。
次に、a膜形成時に同時にAt膜の平坦化を[7で基板
電極乙に、例えば/3.jtMH1O高周波を印加した
状態で、同時にスパッタガンを励起しジターゲット3を
スパッタし基板上に人を膜を形成する。
この場合のa薄膜の被覆形状を第6図(4)〜Q))に
示す。幅が/、 0 /jm s高さ/、 0 /!t
m % ピッチ3.3μmの凸部30を有するシリコン
酸化膜上にAt膜をバイアス値−rzovで形成した場
合の例である。
膜形成時間が短いうちは温度上昇が不充分なため豆膜3
1の被覆形状は第3図(至)はどではないがよくないそ
の後更に同じバイアス状態でa膜31全形成し続けると
第1の実施例で述べ念ように基板ioの温度上昇と荷電
粒子の衝撃により徐々にa膜31流動現象がおこシ第2
図(n)、第6図(0)、第を図(9)のように溝部3
.2をa膜31が完全に埋め込み人を膜31の平坦化が
達成される。
この第2の実施例ではバイアスが一1rjOV f、第
1の実施例に比較して絶対値で低い値でも平坦性のある
膜ができているのは、基板に到達するスパッタ原子によ
る影響で上昇温度がより高くなっているためである。因
みにこの場合の基板温度は約≠10″Cであった。
第を図(5)〜(9)は同一のバイアス状態で時間変化
によるa膜の平坦度の改善具合を示したものであるが、
他のバイアス値でも同じような平坦度を得られることを
確認した。平坦度のバイアス電圧依存性を第7図に示し
た。バイアス電圧が一700Vより絶対値で大きな値で
平坦度の改善が図られ、特に−roovより絶対値で大
きな値で表面段差がほぼ零の平坦なa膜を実現できる。
なおこの場合も、上昇温度がa膜の融点を越えないバイ
アス値が上限になる。
この第2の実施例と従来のバイアススパッタ法との大き
な差は、エツチング速度/膜形成速度−几が全く異なる
点である。従来のバイアススパッタ法ではエツチングに
よる平坦化現象を利用してい〉 るので、几1腓なる条件が必要である旨が前述。
のバイアススパッタ法に関する文献に報告されている。
この条件を満足するためには膜形成速度を小さく抑える
必要がある。これに対して本発明では第を図に示すよう
にAt膜の流動化が起こる一toovのバイアス状態で
は几=0.02で、完全に平坦化がおこるー♂!Ovの
バイアス状態では几=0、 /であう、これらの几の値
の差は全く異なった原理により本発明の平坦化がおきて
いることを意味している。また第を図は、本発明の方法
によるa膜の形成では膜形成速度がエツチング速度に比
し大きいので従来のバイアススパッタ法に比し短時間で
平坦なAt膜が形成できること4示している。
上述の第2実施例においても、先に述べ走用1の実施例
と同じく基板をヒーター又は赤外ランプ等を用いて外部
的に加熱するようにしてもよい。
更に、第3の実施例と;−て第1の実施例と第一の実施
例との組合せによる形成方法がある。即ち凹凸のある基
板上に所定の膜厚のa膜を無バイアス状態で形成した後
、基板をバイアス状態にしたまま人tターゲットをスパ
ッタしあらかじめ形いととはいうまでもない。
これまでの実施例はa膜を例にとって説明し形成されて
いる基板を用いてもよいことはいうまでもない。
象を利用したものではなく、薄膜の流動現象を利用した
ものである。このU膜の流動現象にょシ溝部をAt膜が
充填していく形態でa膜の平坦化が進んでいく。従って
^を膜の形成直後又はa膜の形成初期の人を膜の被覆形
状が改善されるのま&Aj膜の流動をおこさせるのに要
する時間が・従来のバイアススパッタ法によるエツチン
グ速度より短くて済むので、本発明は平坦化に要する時
間を短くできる。更に膜形成を同時に行なう場合でも、
エツチング速度とは全く無関係に大きな膜形成速度とす
ることができるので、本発明は平坦性薄膜の形成が短時
間で出来る。
また、本発明はa膜の流動現象を利用しているので、下
地のパターンに依存せず平坦化を実現できる等数々の利
点がある。
なお、第1及び第3の実施例においてはあらかじめa膜
が形成されているので、荷電粒子が基板に与えるダメー
ジの軽減も図れる。
【図面の簡単な説明】
第1図(至)は本発明の実施に際し使用する装置の概略
図、第1図(B)は第1図(3)のスパッタガン部分の
他の例を示す図、第一図(4)及びω)は本発明の第1
の実施例を示す図、第3図(4)〜(0)は本発明の第
1の実施例のAt膜の被覆形状を示す写真、第1図(4
)は本発明の第1の実施例における。a膜の平坦度のバ
イアス電圧依存性を示す図、第参図(B)は平坦度の定
義を説明する九めの図、第5図は基板コの実施例のAt
膜の被覆形状を示す写真、第7図は本発明の第一の実施
例におけるA/、膜の平坦度のバイアス電圧依存性を示
す図、@r図は本発明の第2の実施例における膜形成速
度及びエツチング速度のバイアス電圧依存性を示す図、
第9図は従来のバイアススパッタ法の原理を説明するた
−jll    − めの図、第1O図は従来のバイアススパッタ法を示す図
。 l・・・膜生成室、コ・・・スパッタガン、3・・・タ
ーゲット、!・・・サセプタ、7・・・電源、10・・
・基板、//・・・a膜1.20・・・凸部、λl・・
・側壁、コ一・・・溝部、31・・・a膜。

Claims (12)

    【特許請求の範囲】
  1. (1)凹凸のある基板上に薄膜を形成した後、前記薄膜
    に荷電粒子を照射し前記薄膜の上昇温度と前記荷電粒子
    の衝撃とにより前記薄膜を流動させることを特徴とする
    平坦性薄膜の形成方法。
  2. (2)前記薄膜はAlであり、前記荷電粒子が−850
    Vより絶対値で大きなバイアスにより加速された状態で
    前記薄膜に照射され、前記薄膜の温度が前記薄膜の融点
    より低いことを特徴とする特許請求の範囲第1項記載の
    平坦性薄膜の形成方法。
  3. (3)凹凸のある基板上に薄膜を形成した後、前記基板
    を外部から加熱しつつ前記薄膜に荷電粒子を照射し前記
    薄膜の上昇温度と前記荷電粒子の衝撃とにより前記薄膜
    を流動させることを特徴とする平坦性薄膜の形成方法。
  4. (4)前記荷電粒子による照射と前記外部からの加熱と
    による前記薄膜の温度が前記薄膜の融点以下であること
    を特徴とする特許請求の範囲第3項記載の平坦性薄膜の
    形成方法。
  5. (5)凹凸のある基板上に薄膜を形成する際に、形成さ
    れつつある薄膜に荷電粒子を照射し前記薄膜の上昇温度
    と前記荷電粒子の衝撃とにより薄膜を流動化させながら
    薄膜の形成を行なうことを特徴とする平坦性薄膜の形成
    方法。
  6. (6)前記薄膜はAlであり、前記荷電粒子が−700
    Vより絶対値で大きなバイアスにより加速された状態で
    前記薄膜に照射され、前記薄膜の温度が前記薄膜の融点
    より低いことを特徴とする特許請求の範囲第5項記載の
    平坦性薄膜の形成方法。
  7. (7)凹凸のある基板上に薄膜を形成する際に、前記基
    板を外部から加熱しつつかつ形成されつつある薄膜に荷
    電粒子を照射し前記薄膜の上昇温度と前記荷電粒子の衝
    撃とにより薄膜を流動化させながら薄膜の形成を行なう
    ことを特徴とする平坦性薄膜の形成方法。
  8. (8)前記荷電粒子による照射と前記外部からの加熱と
    による前記薄膜の温度が前記薄膜の融点以下であること
    を特徴とする特許請求の範囲第7項記載の平坦性薄膜の
    形成方法。
  9. (9)凹凸のある基板上に第1薄膜を形成した後、更に
    第1薄膜と同じ材料の第2薄膜を形成する際に形成され
    つつある第2薄膜に荷電粒子を照射し前記薄膜の上昇温
    度と前記荷電粒子の衝撃とにより薄膜を流動化させなが
    ら薄膜の形成を行なうことを特徴とする平坦性薄膜の形
    成方法。
  10. (10)前記薄膜はAl膜であり、前記荷電粒子が−7
    00Vより絶対値が大きなバイアスにより加速された状
    態で前記薄膜に照射され、前記薄膜の温度が前記薄膜の
    融点より低いことを特徴とする特許請求の範囲第9項記
    載の平坦性薄膜の形成方法。
  11. (11)凹凸のある基板上に第1薄膜を形成した後、更
    に第1薄膜と同じ材料の第一薄膜を形成する際に前記基
    板を外部から加熱しつつかつ形成されつつある第2薄膜
    に荷電粒子を照射し前記薄膜の上昇温度と前記荷電粒子
    の衝撃とにより薄膜を流動化させながら薄膜の形成を行
    なうことを特徴とする平坦性薄膜の形成方法。
  12. (12)前記荷電粒子による照射と前記外部からの加熱
    とによる前記薄膜の温度が前記薄膜の融点以下であるこ
    とを特徴とする特許請求の範囲第11項記載の平坦性薄
    膜の形成方法。
JP60209741A 1985-05-13 1985-09-20 平坦性薄膜の形成方法 Granted JPS6269534A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP60209741A JPS6269534A (ja) 1985-09-20 1985-09-20 平坦性薄膜の形成方法
EP93102886A EP0544648B1 (en) 1985-05-13 1986-05-12 Method for forming a planarized Al thin film
KR1019860003683A KR900005785B1 (ko) 1985-05-13 1986-05-12 평탄성 박막의 제조방법
CA000508851A CA1247464A (en) 1985-05-13 1986-05-12 Method for forming a planarized thin film
DE3689388T DE3689388T2 (de) 1985-05-13 1986-05-12 Verfahren zur Herstellung einer planierten Dünnschicht aus Aluminium.
DE3650612T DE3650612T2 (de) 1985-05-13 1986-05-12 Verfahren zur Planarisierung einer dünnen Al-Schicht
EP86106432A EP0202572B1 (en) 1985-05-13 1986-05-12 Method for forming a planarized aluminium thin film
US07/075,208 US4816126A (en) 1985-05-13 1987-07-20 Method for forming a planarized thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60209741A JPS6269534A (ja) 1985-09-20 1985-09-20 平坦性薄膜の形成方法

Publications (2)

Publication Number Publication Date
JPS6269534A true JPS6269534A (ja) 1987-03-30
JPH0237092B2 JPH0237092B2 (ja) 1990-08-22

Family

ID=16577868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60209741A Granted JPS6269534A (ja) 1985-05-13 1985-09-20 平坦性薄膜の形成方法

Country Status (1)

Country Link
JP (1) JPS6269534A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723367A (en) * 1993-11-16 1998-03-03 Kabushiki Kaisha Toshiba Wiring forming method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5810838A (ja) * 1981-07-14 1983-01-21 Fujitsu Ltd 半導体装置の製造方法
JPS58115835A (ja) * 1981-12-28 1983-07-09 Fujitsu Ltd 半導体装置の埋込配線形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5810838A (ja) * 1981-07-14 1983-01-21 Fujitsu Ltd 半導体装置の製造方法
JPS58115835A (ja) * 1981-12-28 1983-07-09 Fujitsu Ltd 半導体装置の埋込配線形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723367A (en) * 1993-11-16 1998-03-03 Kabushiki Kaisha Toshiba Wiring forming method

Also Published As

Publication number Publication date
JPH0237092B2 (ja) 1990-08-22

Similar Documents

Publication Publication Date Title
EP0544648B1 (en) Method for forming a planarized Al thin film
US5171412A (en) Material deposition method for integrated circuit manufacturing
JPS63152146A (ja) 層形成物質の付着および平坦化方法ならびにその装置
TWI532071B (zh) 控制光阻特徵之臨界尺寸和粗糙度的方法與系統
JP2015529744A (ja) 角度選択エッチングにより支援される膜蒸着
JP2004107688A (ja) バイアススパッタ成膜方法及びバイアススパッタ成膜装置
JP2003188115A (ja) 半導体配線形成方法及び装置、半導体デバイス製造方法及び装置、並びにウエハ
JPS6269534A (ja) 平坦性薄膜の形成方法
JPS60136230A (ja) 基板表面の整形装置
JPS62111435A (ja) 低温プラズマによる成膜方法及び装置
JPS5956732A (ja) 真空蒸着層に正傾斜のステツプ変化を与える方法
KR101322444B1 (ko) 평탄화된 표면을 가지는 반도체 구조물 및 그 제조 방법
JPS62154734A (ja) エツチング方法およびそれに用いる装置
JPS6091645A (ja) プラズマ気相成長によつて薄膜を堆積する方法
JP2681466B2 (ja) 半導体装置の製造方法
JPH0586477B2 (ja)
JP2003208703A (ja) 磁気記録ヘッド及びその製造方法並び炭素保護膜形成装置
JPH01116068A (ja) バイアススパッタ装置
JP2005285820A (ja) バイアススパッタ成膜方法及び膜厚制御方法
JPH048506B2 (ja)
JPS60189241A (ja) 段差の被覆方法
JPH0250957A (ja) スパッタリング装置
JPS634063A (ja) バイアススパツタ装置
JPH0562459B2 (ja)
JP2517479B2 (ja) 薄膜磁気ヘッドの製造方法