KR101322444B1 - 평탄화된 표면을 가지는 반도체 구조물 및 그 제조 방법 - Google Patents

평탄화된 표면을 가지는 반도체 구조물 및 그 제조 방법 Download PDF

Info

Publication number
KR101322444B1
KR101322444B1 KR1020110138655A KR20110138655A KR101322444B1 KR 101322444 B1 KR101322444 B1 KR 101322444B1 KR 1020110138655 A KR1020110138655 A KR 1020110138655A KR 20110138655 A KR20110138655 A KR 20110138655A KR 101322444 B1 KR101322444 B1 KR 101322444B1
Authority
KR
South Korea
Prior art keywords
wafer
roughness
fusion
reference length
melting
Prior art date
Application number
KR1020110138655A
Other languages
English (en)
Other versions
KR20120090753A (ko
Inventor
미쉘 브뤼엘
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20120090753A publication Critical patent/KR20120090753A/ko
Application granted granted Critical
Publication of KR101322444B1 publication Critical patent/KR101322444B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Laser Beam Processing (AREA)

Abstract

본 발명은 반도체 웨이퍼의 표면 평탄화 방법에 관한 것으로, 퓨전 빔(fusion beam)으로 표면을 스캐닝함으로써 표면을 용융(fusing)시키는 단계를 포함하고, 기준 길이(reference length)를 정의하는 단계, 표면의 스캐닝 중에, 길이가 기준 길이와 동일하거나 그보다 큰 웨이퍼의 국부적 표면 영역을 용융시키기 위해, 퓨전 빔의 파라미터들을 조정하는 단계, 및 기준 길이보다 낮은 주기의 표면 거칠기를 제거하기 위해, 표면을 평탄화하는 것이 가능하게 하도록 수행되는 용융 단계를 포함하는 것을 특징으로 한다. 또한 본 발명은 평탄화 목적을 위해 반도체 물질로 이루어진 표면층을 포함하는 반도체 웨이퍼에 관한 것이다.

Description

평탄화된 표면을 가지는 반도체 구조물 및 그 제조 방법{Semiconductor structure with smoothed surface and process for obtaining such a structure}
본 발명은 특정 공정에 의해 평탄화된 표면을 가지는 반도체 웨이퍼(즉, 적어도 하나의 반도체 물질의 층을 기반으로 제조됨)에 관한 것이다.
또한, 본 발명은 반도체 웨이퍼의 표면을 평탄화하기 위한 공정에 관한 것이다.
본 발명에 관련된 반도체 웨이퍼는, 한정적이지 않으며, SOI(Silicon On Insulator)형일 수 있다. 본 명세서에서 SOI의 용어는 임의의 유형의 웨이퍼, 또는 보다 일반적으로, 예를 들어 전자 장치들을 형성할 수 있는 유용층(useful layer), 지지층 및 상기 유용층과 상기 지지층 사이의 전기적 절연층을 포함하는 기판을 포함함을 명시한다.
반도체 웨이퍼들은 전자 제품들 또는 광학 제품들과 같은 어플리케이션들에 사용되며, 특히 상기 구조물들 상에 장치들 및 회로들을 형성하기 위해 사용된다. 상기 웨이퍼들은 예를 들어 200, 300 또는 450 mm의 지름을 가지는 원형일 수 있다. 그러나 기판들은, 예를 들어 광전 또는 디스플레이(스크린들) 분야의 어플리케이션들을 위한 장방형의 패널들과 같이, 다른 치수들 및 형상들을 가질 수도 있다.
상기 웨이퍼들의 표면 품질은 중요한 파라미터이다. 표면 품질은 특히 거칠기(roughness)의 측정으로 특징지어지며, 거칠기는 가능한 한 낮아야 한다. 거칠기는 다양한 주파수(frequency)들로 측정될 수 있으며, 고-주파수 거칠기는 웨이퍼의 표면 상태의 높은 공간 주파수의 변화들을 특성화하며, 저-주파수 거칠기는 더 낮은 공간 주파수들의 변화들을 특성화한다.
몇 가지 유형의 기술들이 표면 품질을 개선하기 위해 고려되었다: 기계적 또는 화학적 수단에 의한 평탄화(선택적으로 조합됨), 열적 어닐링(특히 고온들에서) 등. 또한 웨이퍼들의 표면을 레이저 또는 마이크로파 소스로부터 발생하는 방사의 파동들에 노출되도록 하는 것이 제안되었다. 이에 대하여 WO 2007/142911 문헌에 대한 참조가 이루어질 수 있다. 상기 문헌은 기판의 표면에 펄스화된 스트림(pulsed stream)을 가하는 것을 제안한다. 상기 문헌은 표면에 가해지는 상기 스트림을 수치화하는 기준 길이의 사용을 개시하거나 시사하지 않는다.
본 발명의 주된 목적은 반도체 웨이퍼들의 거칠기를 감소시키기 위한 기술들의 실제적인 개선을 제공하는 것이다.
본 발명에 따르면, 퓨전 빔(fusion beam)으로 표면을 스캐닝함으로써 상기 표면을 용융(fusing)시키는 단계를 포함하는, 반도체 웨이퍼의 표면 평탄화를 위한 방법이 제안되며, 상기 방법은,
·기준 길이(reference length)를 정의하는 단계,
·상기 표면의 스캐닝 중에, 길이가 상기 기준 길이와 동일하거나 그보다 큰 상기 웨이퍼의 국부적 표면 영역을 용융시키기 위해, 상기 퓨전 빔의 파라미터들을 조정하는 단계, 및
·상기 기준 길이보다 낮은 주기의 표면 거칠기를 제거하기 위해, 상기 표면을 평탄화하는 것이 가능하게 하도록 수행되는 용융 단계를 포함하는 것을 특징으로 한다.
다른 유리하고 제한적이지 않은 특성들에 따르면:
·상기 기준 길이를 정의하는 단계는, 상기 웨이퍼의 상기 표면의 거칠기 분포의 관찰, 및 상기 웨이퍼의 상기 표면 상에서 관찰되는 거칠기 주파수들이 분포로부터 발생하는 컷-오프(cutoff) 주파수의 확인 다음에 수행된다;
·상기 기준 길이를 정의하는 단계는, 상기 웨이퍼의 표면 영역에 형성될 것이 요구되는 대표적인 소자들의 기준 치수의 결정 다음에 수행되며, 상기 기준 길이는 상기 기준 치수와 동일하거나 그보다 크다;
·상기 용융 단계는, 상기 웨이퍼의 국부적 영역의 용융을 포함하고, 상기 퓨전 빔은 상기 웨이퍼의 표면 영역을 용융시킬 수 있는 에너지 빔(energetic beam)이다;
·상기 용융 단계는, 상기 웨이퍼의 국부적 영역 상으로 용융된 물질을 공급하는 단계를 포함하고, 상기 퓨전 빔은 상기 웨이퍼의 상기 표면 상에서 상기 용융된 물질의 피드 스트림(feed stream)의 단면에 의해 정의된다;
·상기 퓨전 빔의 상기 파라미터들은 상기 빔의 이동 속도를 포함한다;
·상기 퓨전 빔의 상기 파라미터들은 상기 빔의 전력 밀도를 포함한다;
·상기 퓨전 빔의 상기 파라미터들은 용융된 물질의 상기 피드 스트림의 유속을 포함한다.
또한 본 발명은 반도체 물질로 이루어진 표면층을 포함하는 반도체 웨이퍼에 관한 것으로, 상기 표면층은 상술한 실시예들 중 어느 하나에 따른 방법에 의해 처리되고, 상기 표면층은 상기 기준 길이보다 낮은 주기의 거칠기를 나타내지 않는다.
본 발명에 따르면 반도체 웨이퍼들의 거칠기를 감소시킬 수 있다.
본 발명의 다른 특성들 및 이점들은 첨부된 도면들을 참조한 아래의 상세한 설명으로부터 분명해질 것이다.
도 1은 본 발명에 따른 처리 전에, 웨이퍼 상에서 관찰될 수 있는 거칠기 스펙트럼의 개략적인 분포도이다. 도 1은 공간 컷-오프 주파수를 나타내며, 컷-오프 주파수 이상에서 거칠기가 크게 감소되거나 또는 실제로 제거되는 것이 요구된다.
도 2는 본 발명에서 수행되는 평탄화 원리를 도시하는 개략도이며, 특히 조사(irradiation)에 의해 용융된 국부화된 영역(도 2b)을 나타내고, 설명되는 것과 같이, 상기 영역은 제어된 길이를 갖는다. 도 2는 평탄화 전(도 2a), 및 평탄화 중(도 2b)의 웨이퍼의 높이(elevation)를 나타낸다.
도 3은 국부화된 영역의 대표도로, 상기 영역의 정의에 영향을 주는 다양한 파라미터들을 도시한다.
도 4는 도 2a 및 도 2b와 유사한(각각 도 4a 및 도 4b와) 두 개의 도면들을 도시하며, 용융된 물질이 평탄화될 웨이퍼의 표면으로 공급되는 본 발명의 일 실시예가 도시된다.
도 5a 및 도 5b는 연속적인 처리(연속적인 방식으로 이동하는 퓨전 빔에 의해, 처리될 표면의 스캐닝 수행)의 경우에, 시간 간격 dt 동안 처리된 표면의 발전을 도시한다.
도 5c는 연속적 처리에 의한 알파로 지칭되는 함수를 나타낸다.
도 5d는 웨이퍼의 표면 상에서 관찰되는 거칠기 주파수들의 스펙트럼 밀도들을, 임의의 초기 거칠기 스펙트럼으로부터 시작하여, 처리 없이, 한번, 그리고 두 번의 연속적인 처리들을 한 경우로 나타낸다.
도 5e는 웨이퍼 표면 상에서 관찰되는 거칠기 주파수들의 스펙트럼 밀도들을, 백색(white)의 초기 거칠기 스펙트럼으로부터 시작하여, 처리 없이, 한번, 그리고 두 번의 연속적인 처리들을 한 경우로 나타낸다.
도 6a는 단편적 처리(점진적으로 이동하는 퓨전 빔에 의해 처리될 표면의 스캐닝을 수행)의 경우에, 시간 간격 dt 동안 처리된 표면의 발전을 도시한다.
도 6b는 웨이퍼의 표면 상에서 관찰되는 거칠기 주파수들의 스펙트럼 밀도들을, 임의의 초기 거칠기 스펙트럼으로부터 시작하여, 처리 없이 그리고 단편적 처리를 한 경우로 나타낸다.
도 6c는 웨이퍼의 표면 상에서 관찰되는 거칠기 주파수들의 스펙트럼 밀도들을, 백색의 초기 거칠기 스펙트럼으로부터 시작하여, 처리 없이 그리고 단편적 처리를 한 경우로 나타낸다.
도 7a는 웨이퍼의 표면 상에서 관찰되는 거칠기 주파수들의 스펙트럼 밀도들을, 임의의 초기 거칠기 스펙트럼으로부터 시작하여, 처리 없이, 연속적 처리, 그리고 단편적 처리를 한 경우로 나타낸다.
도 7b는 웨이퍼의 표면 상에서 관찰되는 거칠기 주파수들의 스펙트럼 밀도들을, 백색의 초기 거칠기 스펙트럼으로부터 시작하여, 처리 없이, 연속적 처리, 그리고 단편적 처리를 한 경우로 나타낸다.
도 1은 본 발명에 따른 처리 전에, 웨이퍼 상에서 관찰될 수 있는 거칠기(roughness) 스펙트럼의 개략적인 분포도이다. 상기 웨이퍼는 층 이동(예를 들어 스마트 컷(Smart-Cut) 유형의 공정에 의함) 또는 일부 다른 수단들에 의해 얻어질 수 있었다. 상기 웨이퍼의 표면은 예를 들어 실리콘으로 이루어질 수 있다.
본 그래프에서, 진폭(amplitude)은 공간 주파수들의 함수로서 거칠기의 크기에 대응된다
도 1의 그래프는 공간 컷-오프 주파수(Fcutoff)를 나타내며, 그 이상에서 거칠기가 상당히 감소되거나 실제로 제거되는 것이 바람직하다. 다시 말하면, 상기 컷-오프 주파수는 공간 주기(spatial period)들의 면에서 길이(length)에 대응되며, 상기 길이 아래에서 상기 웨이퍼의 표면 상의 거칠기가 상당히 감소되거나 실제로 제거되는 것이 바람직하다.
따라서, 상기 웨이퍼의 표면에 가해지도록 요구되는 평탄화 처리를 수치화할 기준 길이(reference length)를 정의함으로써 시작할 것이다.
상기 기준 길이는 Fcutoff에 대응하는 주기와 동일할 수 있다(즉 2π/Fcutoff와 동일함). 대안적으로 상기 기준 길이는 임의의 소정 관계, 예를 들어 주어진 비례적 관계에 의해 Fcutoff에 대응되는 주기에 관련될 수 있다(후자의 경우 상기 기준 길이는 소정 인수에 의해 곱해진, Fcutoff에 대응되는 주기와 동일함). 상기 기준 길이는 상기 웨이퍼의 표면 상에서 관찰되는 거칠기에 독립하여 정의되는 것도 가능하다.
상기 기준 길이가 정의되면, 퓨전 빔(fusion beam)으로 표면을 스캐닝함으로써 상기 웨이퍼의 표면을 용융(fusing)시키는 단계를 포함하는 평탄화 처리가 상기 표면에 적용될 것이다.
"퓨전(fusing)"이라는 용어는, 물질이 용융(molten) 상태의 웨이퍼의 표면을 얻게 하는 임의의 단계를 의미하는 것으로 이해되며, 상기 물질은 균일하고 실질적으로 평탄한 방식으로 퍼지게 된다. 따라서, 퓨전은 두 개의 주요 구성(configuration)들의 수행에 의해 얻어질 수 있으며, 선택적으로 조합된다:
- 웨이퍼의 표면 물질을 용융시키기 위해 에너지를 가지는 빔을 적용(연속적 또는 불연속적), 및/또는
- 웨이퍼의 표면에 용융된 물질의 스트림(stream)을 공급(feeding)(연속적 또는 불연속적).
통상적으로 다음이 본 명세서에서 정의된다:
- "퓨전 피드 벡터(fusion feed vector)"는 적용 가능한 구성에 따른, 웨이퍼의 표면의 물질을 용융시키는 것을 가능하게 하는 에너지 빔, 및/또는 용융된 물질의 피드 스트림,
- "퓨전 빔(fusion beam)"은 상기 퓨전 피드 벡터를 한정하는 공간의 부분
- "용융 영역(molten zone)"은 표면에 상기 퓨전 피드 벡터를 적용한 후 용융된 상태에서의 웨이퍼의 표면 영역.
에너지 피드의 경우, 퓨전 피드 벡터는 에너지 빔(예를 들어 레이저와 같은 소스로부터 발생한 광선빔, 또는 에너지 입자들, 특히 전자들 또는 이온들의 빔들과 같이 웨이퍼의 표면을 용융시킬 수 있는 임의의 다른 에너지 소스)이다.
용융된 물질 피드의 경우, 퓨전 피드 벡터는 웨이퍼의 표면 상에 용융된 물질(예를 들어 실리콘)을 공급하는 피드 스트림이다. 퓨전 빔은 웨이퍼의 표면 상에 용융된 물질을 공급하는 피드 스트림의 단면에 의해 정의된다.
모든 경우에서, 퓨전 빔은 웨이퍼의 표면 상에서 적용 길이를 정의한다. 상기 적용 길이는, 퓨전 빔의 적용에 의한 용융된 상태에서 웨이퍼의 표면의 영역(상기 영역을 "용융 영역"으로 지칭함)의 매 순간의 길이이다.
웨이퍼의 표면 상에서 퓨전 빔이 연속적인 방식으로 이동하는 경우, 상기 용융 영역도 연속적으로 이동한다. 빔이 웨이퍼의 표면 상의 연속적인 사이트들에 고정된 방식(stationary manner)으로 적용되고 점진적으로(incrementally) 이동하는 경우, 상기 용융 영역은 단편적인 방식(fragmented manner)으로, 점진적으로 이동한다.
퓨전 빔의 연속적인 이동의 경우, 용융 영역은 퓨전 빔을 마주하며 웨이퍼의 표면으로 연장되고, 웨이퍼의 표면에 대한 빔의 적용 영역의 후방(rear)에서도 연장되며, 상기 후방은 웨이퍼에 대한 빔의 전진에 대해 정의된다.
따라서 용융 영역은 빔의 전진 방향으로(도 2b의 D 방향), 길이 L(도 2b 및 도 3) 상으로 연장된다. 퓨전 빔의 이동 속도가 일정한 경우(그리고 퓨전 빔의 다른 파라미터들도 변화하지 않으면), 길이 L도 일정하다.
도 2b에 도시된 것과 같이, 냉각 후, 처리된 층의 결정 품질의 복구(restoration)를 가능하게 하도록 처리된 층의 두께의 일부를 "비-용융(non-molten)"으로 보존하기 위해, 퓨전 빔의 파라미터들을 제어하는 것이 중요하다.
용융된 표면층의 두께는, 상(phase)의 냉각-재결정 중에 소위 잔존 두께가 소위 시드(seed) 상에 에피텍시(epitaxy)에 의해 진행되는 용융 층의 재결정을 위한 시드의 역할을 적절하게 할 수 있도록 하기 위해, 비-용융 잔존 두께가 충분하도록 결정된다. 예를 들어 200 nm 층의 두께의 25% 내지 50%를 나타내는 비-용융 잔존 두께가 적당할 수 있었다. 이는 퓨전 피드 및 퓨전 빔의 특성들의 제어에 의해 얻어진다.
후속의 냉각 중에, 원하는 경우 에피텍셜 재결정을 위한 결정질 템플레이트(template)를 제공할 비-용융 영역은, 표면층 내에, 용융 영역 아래에 보존된다.
도 2a는 웨이퍼(10)의 변형된(disturbed) 표면의 중간-면에 대응되는 면(100)을 도시한다. 변형된 물질의 표면(101)은 상기 중간-면의 어느 한 측 상에서 연장된다.
도 2b는 퓨전 빔의 아래 및 그 후방의 평탄화된 표면(110)을 도시한다. 상기 평탄화된 표면은 면(100) 내에 포함된다. 상기 도면은 퓨전 빔의 적용 이후의 복원된 물질(111)도 도시한다. 퓨전 빔에 의해 국부적으로 용융된 영역(112)이 도시되며, 비-용융 물질의 영역(113)은 그대로 존재한다.
상술한 것과 같이, 본 발명은 기준 길이의 정의를 제공한다.
또한, 상기 웨이퍼의 표면의 스캐닝 중에, 상기 기준 길이와 동일하거나 그보다 큰 길이의 상기 웨이퍼의 국부적 표면 영역이 용융되게 하기 위해 퓨전 빔의 파라미터들의 제어를 제공한다. 다시 말하면, 본 발명의 경우, 빔의 파라미터들은 길이 L이 상기 기준 길이와 동일하거나 그보다 크도록 제어된다.
이는 미리 정의되었던 기준 길이와 적어도 동일한 길이에 대하여 상기 웨이퍼의 표면의 물질을 용융시키고 따라서 평평하게 하는 것을 가능하게 한다. 이러한 방식으로 특히 성공적인 웨이퍼 표면의 평탄화가 이루어진다.
실제로 수행되는 용융은, 상기 기준 길이에 대응하는 것보다 높은 주파수(낮은 주기의)의 모든 표면 거칠기를 실질적으로 제거하도록, 표면을 평탄화하는 것을 가능하게 한다.
또한, 위에서 언급한 것과 같이 빔의 파라미터들의 제어는, 표면층이 그 두께의 일부에 대해서만 용융되는 것을 보장하는 것을 가능하게 한다.
상기 기준 길이는, 언급한 것과 같이, 상기 웨이퍼의 종래의 거칠기 측정들을 바탕으로 정의될 수 있다. 이 경우, 상기 기준 길이의 정의는 상기 웨이퍼의 표면의 거칠기 분포의 관찰, 및 상기 웨이퍼의 표면 상에서 관찰되는 거칠기 주파수들의 분포로부터 발생하는 컷-오프 주파수의 확인 이후에 일어난다.
기준 길이는, 처리하려고 하는 웨이퍼와 동일한 처리 조건들을 겪은 하나의 동일한 배치(batch)의 하나 이상의 웨이퍼(들)의 거칠기 측정들에 기초한, 유사한 방식으로 정의될 수도 있었다. 또한 웨이퍼에 대응되는 미리 기록된 거칠기 스펙트럼을 기초로 정의될 수 있었다.
기준 길이는 다른 조건들, 예를 들어, 웨이퍼 상에 후속으로 제조하려고 하는 장치들의 크기를 고려하여 정의될 수도 있었다(기준 길이는 장치들의 가장 큰 길이로 선택될 수 있음).
모든 경우, 바람직한 실시예에서 기준 길이는 퓨전 빔의 적용 중에 일정하다.
퓨전 빔을 조정하기 위해 다양한 파라미터들을 제어하는 것을 고려하는 것이 가능하다.
따라서 퓨전 빔의 이동 속도를 조정하는 것이 가능하다. 실제로 상기 속도는 용융 영역의 길이 L을 결정하는 것에 기여한다.
에너지 빔에 의한 퓨전 피드의 경우, 빔의 에너지 밀도를 제어하는 것도 가능하다. 실제로 상기 파라미터는 퓨전 영역의 특성들 및 특히 길이 L을 결정하는 데에 기여한다.
용융된 물질의 스트림의 피드를 통한 퓨전 피드의 경우, 물질 피드 스트림의 유속(flow rate)을 제어하는 것도 가능하다. 실제로 상기 파라미터는 퓨전 영역의 특성들 및 특히 길이 L을 결정하는 데에 기여한다.
처리된 반도체 웨이퍼는 기준 길이보다 낮은 주기의 상당한(significant) 거칠기를 보이지 않는 표면을 가지는 반도체 물질로 이루어진 표면층을 포함한다.
도 3은 퓨전 빔(F)의 적용 후의 용융된 웨이퍼의 국부화된 영역을 도시한다. 도 3은 상기 영역의 정의에 영향을 주는 다양한 파라미터들을 도시한다.
도 3은 예를 들어, 실리콘으로 이루어진 표면층(11), 지지 기판(13)(실리콘으로 이루어질 수 있음) 및 매립 산화물층(12)을 포함하는 웨이퍼(10)의 표면에 대한 퓨전 빔의 적용을 도시한다. 이 경우, 웨이퍼(10)는 SOI형이다.
도 3은 퓨전 빔의 폭(l)을 나타내며, 이는 유한하다. 따라서 상기 웨이퍼의 표면을 완전히 가로지르는 평행한 라인들 상에서, 빔의 연속적인 횡단(traversal)들을 가져온다. 상기 연속적인 횡단들은 상기 웨이퍼의 전체 표면을 빔으로 커버하여 전체 표면을 처리하는 것을 가능하게 한다.
또한, 빔의 단일 횡단으로 웨이퍼 전체를 처리하기 위해, 상기 웨이퍼의 치수보다 큰 폭(l)의 빔에 대한 준비를 가능하게 한다.
또한, 변형예로서, 상기 웨이퍼 전체의 두 개의 연속적인 커버리지(coverage)들을 실행하기 위한 준비를 가능하게 하며, 각각의 두 개의 커버리지들은 각각 제1 및 제2 방향을 따른 빔의 하나 이상의 횡단들을 수반한다. 상기 제1 및 제2 방향들은 직교할 수 있다.
도 3에서 용융 영역의 앞단에 위치한, 액체와 고체 사이의 경계는 꼭지점(vertex)이 퓨전 빔의 후방에 대응하는 삼각형으로 나타난다. 실제로 상기 삼각형의 측면들은 완전한 직선이 아니고 선택된 조건들에 따라 내측으로 굽은 형상이기 때문에, 이는 대략적인 접근이다. 또한, 예를 들어 표면의 액상이 빔의 횡단 중에 특히 상당하게 가열된다면, 상기 삼각형의 꼭지점이 후방으로 이동되는 것도 가능하다.
도 3에서 매립 산화물층(12)의 두께는 예를 들어 1.5 마이크론이며, 이 값은 도 5 내지 도 7을 참조하여 본 명세서에서 더욱 상세히 설명될 수치의 예들과 일관된다. 용융 후 물질의 재결정 시간은 상기 기판의 몸체(mass)로 빠져나가는 열에 대한 용량(capacity)에 일차수로 의존하며, 매립 산화물층(열적 절연임)의 두께는 중요한 역할을 함을 유의한다.
도 4는 도 2a 및 도 2b와 유사한(각각 도 4a 및 도 4b와) 두 개의 도면들을 도시하며, 용융된 물질이 평탄화될 웨이퍼의 표면으로 공급되는 본 발명의 일 실시예가 도시된다.
용융된 물질은 웨이퍼 표면의 물질(도 4의 경우, 표면층이 실리콘으로 이루어진 SOI의 실리콘)과 같은(또는 실질적으로 동일한) 성질(nature)을 갖는다.
이 경우 웨이퍼의 표면이 평탄화될 뿐 아니라, 용융된 물질의 공급으로 인하여, 그 높이(level)도 약간 높아짐을 유의한다.
본 발명의 모든 변형예들에서, 처리 후에 얻어진 웨이퍼는, 목적하는 컷-오프 주파수보다 높은 주파수의 성분들이 제거된 표면 거칠기를 가지며, 이는 주목할 만한 결과이다.
도 5 내지 도 7을 참조하면, 본 발명의 수행의 두 가지 모드들에 관련된 특정 고려 사항들이 제시될 것이다: 퓨전 빔에 의한 웨이퍼 표면의 연속적인 스캐닝, 및 점진적인 단편적 스캐닝.
상기 고려 사항들은, 웨이퍼 표면 상의 가로 좌표(abscissa)의 함수로서의 표면 거칠기(표면의 고도 변화)인 함수 s(x)에 의해 모델링된 거칠기에 대하여 주어진다. 거칠기는 진폭이 한정되고 다이(die)의 치수는 유한하므로, 함수 s(x)는 적분될 것으로 생각된다. 함수 s(x)의 간략화를 위해, 함수 s(x)는 우함수(even)로 가정된다; 따라서 s(x)의 푸리에(Fourier) 변환(S(f))은 실함수(real function)이다(허수부=0).
아래의 고려 사항들은 실제의 근사상(approximate picture)을 제공하는 수학적 모델링들에 기반한다. 계산들을 수행하고 이용하기 위해 특정 이-차수 근사들이 이루어지며, 상기 계산들은 연속적 처리 및 단편적 처리에 대한 다른 결과들을 강조하는 것을 가능하게 하는 간략화된 모델을 나타낸다.
푸리에 분석들에서, 용융된 상은 완전한 평면으로 고려되었다. 실제로 이는, 용융된 물질의 표면 장력(surface tension) 및 액상에서의 전이적(transient)이고 동적인 측면들(파동들, 잠재적 마이크로-리플(micro-ripple)들 등)로 인하여, 항상 전적으로 성립하지는 않는다.
도 5a 및 도 5b는 연속적 처리(즉, 연속적인 방식으로 이동하는 퓨전 빔에 의해 처리될 표면의 스캐닝 수행)의 경우에, 시간 간격 dt 동안 처리된 표면의 발전을 도시한다.
s(x)는 초기 거칠기 프로파일이고,
Figure 112011101558860-pat00001
는 평탄화된 거칠기 프로파일이다.
x가 dx만큼 증가하는 경우, H는 dH만큼 변화한다, 따라서:
Figure 112011101558860-pat00002
Figure 112011101558860-pat00003
따라서:
Figure 112011101558860-pat00004

신호의 푸리에 분석은 다음의 결과들을 가져온다.
Figure 112011101558860-pat00005
Figure 112011101558860-pat00006
Figure 112011101558860-pat00007
Figure 112011101558860-pat00008
라 하고,
Figure 112011101558860-pat00009
Figure 112011101558860-pat00010
의 에너지 스펙트럼 밀도인
Figure 112011101558860-pat00011
는 다음과 같이 주어진다:
Figure 112011101558860-pat00012
Figure 112011101558860-pat00013
여기서, D(ω)는 평탄화되지 않은 신호의 에너지 스펙트럼 밀도이다.
Figure 112011101558860-pat00014
Figure 112011101558860-pat00015
Figure 112011101558860-pat00016
따라서:
Figure 112011101558860-pat00017
즉:
Figure 112011101558860-pat00018
도 5c는 알파로 지칭되는 함수
Figure 112011101558860-pat00019
를 나타내며, 이는 처리 전의 거칠기의 스펙트럼 밀도로부터, 이와 같은 연속적인 처리 후의 거칠기의 스펙트럼 밀도로 전송(pass)하는 것을 가능하게 하는 전송 함수(transfer function)이다. 상기 함수의 값들이 급격하게 감소하는 것이 관찰된다. 도면에서, 컷-오프 값은 수직의 점선 축에 의해 표시된다.
도 5d는 웨이퍼의 표면 상에서 관찰되는 거칠기 주파수들의 스펙트럼 밀도들을, 임의의 초기 거칠기 스펙트럼으로부터 시작하여, 처리 없이, 한번, 그리고 두 번의 연속적 처리들을 한 경우로 나타낸다.
본 도면에서, 처리 후에 거칠기의 주목할만한 감소, 및 두 번째 처리 후의 더욱 현저한 감소가 관찰된다. 두 번째 처리 후, 실제적으로 100 cm-1보다 큰 주파수의 거칠기가 관찰되지 않았다.
도 5e는 웨이퍼 표면 상에서 관찰되는 거칠기 주파수들의 스펙트럼 밀도들을, 백색(white)의 초기 거칠기 스펙트럼으로부터 시작하여, 처리 없이, 한번, 그리고 두 번의 연속적인 처리들을 한 경우로 나타낸다.
여기서도 주목할만한 감소가 관찰된다. 거칠기의 감소는 도 5d의 경우에서보다 약간 덜 중대하게 나타남을 유의한다.
일반적으로 도 5c 내지 도 5e는 거칠기 스펙트럼에 대한 이동 평균(sliding averaging) 평탄화의 효과를 보여준다:
·스캐닝 방향에 독립적임(왼쪽에서 오른쪽으로 또는 오른쪽에서 왼쪽으로),
·비록 매우 중대(significant)하지만, 컷-오프 주파수보다 더 높은 주파수들을 완전히 제거하는 것은 가능하지 않음,
·두 번째 횡단은 상기 주파수 범위에서 실질적으로 거칠기를 남기지 않음,
·컷-오프 주파수 아래에서 주파수들을 상당히 약화시키며, 이는 매우 유리한 결과임.
도 6a는 단편적 처리(점진적으로 이동하는 퓨전 빔에 의해 처리될 표면의 스캐닝을 수행)의 경우에, 시간 간격 dt 동안 처리된 표면의 발전을 도시한다.
함수 s(x)의 푸리에 분석들은 다음과 같은 기반으로 수행된다:
·S(f)는 표면 거칠기 s(x)의 주파수 스펙트럼이 되게 함,
·D는 각 스팟(빔이 정지될 웨이퍼의 표면 상에서의 각 사이트)의 길이가 되게 함,
·곡선 s(x)는 가로 좌표 (i-1)Δ와 iΔ 사이에 놓이는, 높이 si, 길이 Δ의 평평한 부분들의 시리즈로 이루어진 곡선 σ(x)에 대한 스팟 바이 스팟(spot by spot) 처리에 의해 변환됨,
·우함수의 실 곡선(even real curve) s(x)는 계산될 주파수 스펙트럼 Σ(f)에 대응함.
계산된 si의 값들은 다음과 같다:
Figure 112011101558860-pat00020
Figure 112011101558860-pat00021
적분의 차수가 변화된다:
Figure 112011101558860-pat00022
S(ω)가 실수(real)이므로,
Figure 112011101558860-pat00023
Figure 112011101558860-pat00024
따라서
Figure 112011101558860-pat00025
Figure 112011101558860-pat00026
σ(x)의 푸리에 변환 Σ(ω)은 아래의 일반적인 단계들을 이용하여 계산된다(함수 ei(x)의 변환의 계산을 위한 예의 방식으로 주어짐).
Figure 112011101558860-pat00027
따라서 라플라스(Laplace) 변환:
Figure 112011101558860-pat00028
따라서 푸리에 변환:
Figure 112011101558860-pat00029
다음을 얻는다:
Figure 112011101558860-pat00030
Figure 112011101558860-pat00031
Figure 112011101558860-pat00032
Figure 112011101558860-pat00033
6b는 웨이퍼의 표면 상에서 관찰되는 거칠기 주파수들의 스펙트럼 밀도들을, 임의의 초기 거칠기 스펙트럼으로부터 시작하여, 처리 없이 그리고 단편적 처리를 한 경우로 나타낸다.
도 6c는 웨이퍼의 표면 상에서 관찰되는 거칠기 주파수들의 스펙트럼 밀도들을, 백색의 초기 거칠기 스펙트럼으로부터 시작하여, 처리 없이 그리고 단편적 처리를 한 경우로 나타낸다.
거칠기 스펙트럼 밀도에 대한 스팟 바이 스팟의 평탄화의 효과는 연속적인 처리의 경우보다 실질적으로 덜 효과적임을 알 수 있다:
·컷-오프 주파수 이상의 주파수들에 있어서, 위치마다 존재하는 주파수들이 매우 약화됨,
·그러나 많은 높은-세기 피크들을 나타냄,
·존재하는 주파수들을 완전히 제거하는 것은 가능하지 않음,
·또한 큰 진폭의 다른 것들을 발생시킴.
도 7a는 웨이퍼의 표면 상에서 관찰되는 거칠기 주파수들의 스펙트럼 밀도들을, 임의의 초기 거칠기 스펙트럼으로부터 시작하여, 처리 없이, 연속적인 처리, 그리고 단편적 처리를 한 경우로 나타낸다.
도 7b는 웨이퍼의 표면 상에서 관찰되는 거칠기 주파수들의 스펙트럼 밀도들을, 백색의 초기 거칠기 스펙트럼으로부터 시작하여, 처리 없이, 연속적인 처리, 그리고 단편적 처리를 한 경우로 나타낸다.
상기 두 개의 도면들은 연속적 처리의 우수한 성능을 뒷받침한다.
이하에서, 설명적인 방식 및 한정하지 않는 예로서 수치적 예가 주어진다.
Q (J.m-3)은 용융(fusion)을 얻기 위해 필요로 하는 체적(volumetric) 에너지 밀도이다.
τ (s)는 재결정화 경계가 표면에 도달하기 위해 요구되는 시간이다.
ΔT(s)는 한 점에서 빔의 체류 시간이다.
F (W.m-2)는 빔의 표면 전력 밀도이다.
Ep (m)는 최대 용융 깊이이다.
lp (m)는 스캐닝 방향에서 빔의 치수이다.
ν (m.s-1)는 빔의 이동 속도이다.
L (m)은 빔의 횡단 후 비-재결정화된 길이이다.
관련된 크기의 차수들(orders of magnitude):
Figure 112011101558860-pat00034
Figure 112011101558860-pat00035
수치적 예;
F = 7MW·cm-2
Q = 7000J·cm-3
ΔT = 1·10-7s
lp = 0.01cm = 100㎛
ν = 1000m·s-1
τ = 1·10-6s = 1㎲
L = 103×10-6 = 1·10-3m = 1000㎛
Ep = 7·106×10-7/7000 = 1·10-4cm = 1㎛

Claims (9)

  1. 반도체 웨이퍼의 표면 평탄화 방법에 있어서,
    퓨전 빔(fusion beam)으로 표면을 스캐닝함으로써 상기 표면을 용융(fusing)시키는 단계를 포함하고,
    상기 표면을 용융시키는 단계는,
    기준 길이(reference length)를 정의하는 단계;
    상기 표면의 스캐닝 중에, 길이가 상기 기준 길이와 동일하거나 그보다 큰 상기 웨이퍼의 국부적 표면 영역을 용융시키기 위해, 상기 퓨전 빔의 파라미터들을 조정하는 단계; 및
    상기 기준 길이보다 낮은 주기의 표면 거칠기를 제거하기 위해, 상기 표면을 평탄화하는 것이 가능하게 하도록 수행되는 용융 단계를 포함하는 것을 특징으로 하며,
    상기 기준 길이를 정의하는 단계는,
    상기 웨이퍼의 상기 표면의 거칠기 분포의 관찰, 및 상기 웨이퍼의 상기 표면 상에서 관찰되는 거칠기 주파수들의 분포로부터 발생하는 컷-오프(cutoff) 주파수의 확인 다음에 수행되는 것을 특징으로 하는 반도체 웨이퍼의 표면 평탄화 방법.
  2. 삭제
  3. 제1 항에 있어서,
    상기 기준 길이를 정의하는 단계는, 상기 웨이퍼의 표면 영역에 형성될 것이 요구되는 대표적인 소자들의 기준 치수의 결정 다음에 수행되며,
    상기 기준 길이는 상기 기준 치수와 동일하거나 그보다 큰 것을 특징으로 하는 반도체 웨이퍼의 표면 평탄화 방법.
  4. 제1 항에 있어서,
    상기 용융 단계는, 상기 웨이퍼의 국부적 영역의 용융을 포함하고,
    상기 퓨전 빔은 상기 웨이퍼의 표면 영역을 용융(melt)시킬 수 있는 에너지 빔(energetic beam)인 것을 특징으로 하는 반도체 웨이퍼의 표면 평탄화 방법.
  5. 제1 항에 있어서,
    상기 용융 단계는, 상기 웨이퍼의 국부적 영역 상으로 용융된 물질을 공급(feeding)하는 단계를 포함하고,
    상기 퓨전 빔은 상기 웨이퍼의 상기 표면 상에서 상기 용융된 물질의 피드 스트림(feed stream)의 단면에 의해 정의되는 것을 특징으로 하는 반도체 웨이퍼의 표면 평탄화 방법.
  6. 제1 항에 있어서,
    상기 퓨전 빔의 상기 파라미터들은 상기 빔의 이동 속도를 포함하는 것을 특징으로 하는 반도체 웨이퍼의 표면 평탄화 방법.
  7. 제4 항에 있어서,
    상기 퓨전 빔의 상기 파라미터들은 상기 빔의 전력 밀도(power density)를 포함하는 것을 특징으로 하는 반도체 웨이퍼의 표면 평탄화 방법.
  8. 제5 항에 있어서,
    상기 퓨전 빔의 상기 파라미터들은 용융된 물질의 상기 피드 스트림의 유속을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 표면 평탄화 방법.
  9. 반도체 물질로 이루어진 표면층을 포함하고,
    상기 표면층은 제1 항, 제3 항 내지 제8 항 중 어느 한 항의 표면 평탄화 방법에 의해 처리되고, 상기 표면층은 상기 기준 길이보다 낮은 주기의 거칠기를 나타내지 않는 것을 특징으로 하는 반도체 웨이퍼.
KR1020110138655A 2011-02-04 2011-12-20 평탄화된 표면을 가지는 반도체 구조물 및 그 제조 방법 KR101322444B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1150935A FR2971361B1 (fr) 2011-02-04 2011-02-04 Structure semiconductrice a surface lissée et procédé d'obtention d'une telle structure
FRFR1150935 2011-02-04

Publications (2)

Publication Number Publication Date
KR20120090753A KR20120090753A (ko) 2012-08-17
KR101322444B1 true KR101322444B1 (ko) 2013-10-28

Family

ID=44461855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110138655A KR101322444B1 (ko) 2011-02-04 2011-12-20 평탄화된 표면을 가지는 반도체 구조물 및 그 제조 방법

Country Status (7)

Country Link
US (1) US8492877B2 (ko)
EP (1) EP2485249B1 (ko)
KR (1) KR101322444B1 (ko)
CN (1) CN102629556B (ko)
FR (1) FR2971361B1 (ko)
SG (1) SG183598A1 (ko)
TW (1) TWI484540B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2978600B1 (fr) 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur
FR3002687B1 (fr) * 2013-02-26 2015-03-06 Soitec Silicon On Insulator Procede de traitement d une structure
KR101594688B1 (ko) * 2014-08-28 2016-02-17 주식회사 포스코 레이저 폴리싱에 의한 전자소자용 금속기판의 표면처리방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007142911A2 (en) * 2006-05-31 2007-12-13 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
US20080038894A1 (en) * 2006-08-14 2008-02-14 Micron Technology, Inc. Electronic beam processing device and method using carbon nanotube emitter
KR20090037364A (ko) * 2007-10-10 2009-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1158581B1 (en) * 1999-10-14 2016-04-27 Shin-Etsu Handotai Co., Ltd. Method for producing soi wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007142911A2 (en) * 2006-05-31 2007-12-13 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
US20080038894A1 (en) * 2006-08-14 2008-02-14 Micron Technology, Inc. Electronic beam processing device and method using carbon nanotube emitter
KR20090037364A (ko) * 2007-10-10 2009-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제조 방법

Also Published As

Publication number Publication date
TWI484540B (zh) 2015-05-11
FR2971361B1 (fr) 2014-05-09
EP2485249A2 (fr) 2012-08-08
EP2485249A3 (fr) 2013-07-03
CN102629556B (zh) 2015-11-18
KR20120090753A (ko) 2012-08-17
SG183598A1 (en) 2012-09-27
FR2971361A1 (fr) 2012-08-10
CN102629556A (zh) 2012-08-08
US20120199953A1 (en) 2012-08-09
TW201234427A (en) 2012-08-16
EP2485249B1 (fr) 2018-05-16
US8492877B2 (en) 2013-07-23

Similar Documents

Publication Publication Date Title
Hagenlocher et al. Optimization of the solidification conditions by means of beam oscillation during laser beam welding of aluminum
EP2667987B1 (en) Method for production of a three-dimensional object
KR101322444B1 (ko) 평탄화된 표면을 가지는 반도체 구조물 및 그 제조 방법
CN104986722B (zh) 一种纳米图形化方法
JP2008501228A5 (ko)
Kim et al. Nanosecond pulse laser scribing using Bessel beam for single shot removal of transparent conductive oxide thin film
CN104250687B (zh) 电子束调节
Li et al. A universal theoretical model for thermal integration in materials during repetitive pulsed laser-based processing
TWI451534B (zh) 使用定向剝離作用製造絕緣體上半導體結構之方法及裝置
US10629434B2 (en) Laser irradiation induced surface planarization of polycrystalline silicon films
TW201539545A (zh) 用於形成多晶矽之方法
JP5203348B2 (ja) 半導体基板の製造方法および半導体基板製造装置
Zhu et al. Study of concentric iridescent ring around the laser-induced pits on the solar cell surface
US9528196B2 (en) Method and device for fabricating a layer in semiconductor material
Singaravelu et al. Laser polishing of niobium for application to superconducting radio frequency cavities
JP7389173B2 (ja) 非接触式加工装置及び加工方法
TWI844241B (zh) 半導體結構的加工裝置、加工方法及半導體結構
TWM648765U (zh) 半導體結構及其加工裝置
JP2024038269A (ja) 固体構造の加工装置及び加工方法
TW202245024A (zh) 非接觸式加工裝置及加工方法
Kovivchak et al. Periodical structure formation on a magnesium and aluminum surface under high power ion beam irradiation of nanosecond duration
KR20160138181A (ko) 실리콘 용융물내 열류를 제어하기 위한 장치
JP2004152978A (ja) シリコン膜加工方法
JPS63155645A (ja) 表面平坦化方法
EP3844536A1 (en) Structured grating component, imaging system and manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 7