TWI484540B - 具有平滑表面之半導體構造及用以獲得此種構造之製程 - Google Patents
具有平滑表面之半導體構造及用以獲得此種構造之製程 Download PDFInfo
- Publication number
- TWI484540B TWI484540B TW100144019A TW100144019A TWI484540B TW I484540 B TWI484540 B TW I484540B TW 100144019 A TW100144019 A TW 100144019A TW 100144019 A TW100144019 A TW 100144019A TW I484540 B TWI484540 B TW I484540B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- molten
- melting
- reference length
- length
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 34
- 230000008569 process Effects 0.000 title claims description 32
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000002844 melting Methods 0.000 claims description 27
- 230000008018 melting Effects 0.000 claims description 27
- 238000009499 grossing Methods 0.000 claims description 17
- 239000012768 molten material Substances 0.000 claims description 17
- 230000036961 partial effect Effects 0.000 claims description 8
- 230000003746 surface roughness Effects 0.000 claims description 8
- 235000012431 wafers Nutrition 0.000 description 90
- 239000010410 layer Substances 0.000 description 18
- 238000001228 spectrum Methods 0.000 description 18
- 230000003595 spectral effect Effects 0.000 description 17
- 239000000463 material Substances 0.000 description 15
- 238000010924 continuous production Methods 0.000 description 13
- 239000002344 surface layer Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000013178 mathematical model Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000010309 melting process Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 235000019592 roughness Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Laser Beam Processing (AREA)
Description
本發明係與其表面已由一特定製程平滑化之一半導體晶圓(亦即在至少一層半導體材料之基礎上製作者)有關。
本發明亦與使一半導體晶圓之表面平滑之一製程有關。
與本發明有關之該些半導體晶圓可以，以非限制性質之方式，為SOI(絕緣體上矽)類型。在此指出，本文中SOI一詞涵蓋包括一有用層之任何類型晶圓或，更廣泛而言，底材，在此等晶圓或底材中可以建構，舉例而言，電子元件、一支撐層及介於該有用層與該支撐層間之一電絕緣層。
半導體晶圓係應用於諸如電子或光電等領域，尤其是用於在此等構造上建構元件及電路。該些晶圓可以是圓形，直徑可以為，舉例而言，200、300或450 mm。但該些晶圓也可以是其他尺寸及形狀的底材，像是，舉例而言，太陽光電或顯示器(螢幕)領域所用的矩形面板。
就該些晶圓而言，其表面品質為重要之一參數。尤其，該表面品質之特徵為粗度之測量，該粗度必須盡可能地低。該粗度可以在各種頻率下測量，高頻率粗度表示該晶圓表面狀態之高空間頻率之變化，低頻率粗度則表示較低空間頻率之變化。
目前已有幾種技術被設想出來以改進該表面品質：以機械或化學方式平坦化(或將兩者結合)、熱回火(尤其在高溫下)等等。亦有人提出，將該些晶圓之表面曝露在一放射線之脈衝下，該放射線係由一雷射或一微波源產生。關於這方面可以參考，舉例而言，文件WO 2007/142911。該文件提出對一底材之表面施加一脈衝流。惟該文件既未揭露亦未建議使用基準長度以標出施加於該表面之波束之尺寸。
本發明之一主要目的係為降低半導體晶圓粗度之該些技術提出一實用改進。
依照本發明，本文提出使一半導體晶圓之表面平滑之一製程，該製程包括以一熔融波束掃描該表面以熔融該表面，該製程之特徵為包括：
■界定一基準長度，
■調整該熔融波束之該些參數，以在掃描該表面期間熔融該晶圓之一局部表面區域，該局部表面區域之長度大於或等於該基準長度，
■以此方式進行之熔融可使該表面變得平滑，以消除週期小於該基準長度之該些表面粗度。
根據有利且非限制性質之其他特徵：
‧ 該基準長度之界定係在觀察該晶圓表面之粗度分佈及確定一截止頻率之後進行，該截止頻率係從該晶圓表面上觀察到之該些粗度頻率之分佈而得出；
‧ 該基準長度之界定係在決定一參考尺寸之後進行，該參考尺寸代表需要建構在該晶圓一表面區域中之多個裝置，該基準長度大約或等於該參考尺寸；
‧ 該熔融包括該晶圓之該局部區域之熔融，且該熔融波束為能夠融化該晶圓一表面區域之一能量波束；
‧ 該熔融包括將熔融材料供給至該晶圓之該局部區域，且該熔融波束係由該熔融材料供給流在該晶圓表面上之截面所界定；
‧ 該熔融波束之該些參數包括該波束移動之速度；
‧ 該熔融波束之該些參數包括該波束之功率密度；
‧ 該熔融波束之該些參數包括該熔融材料供給流之流量。
本發明亦與包含一表面層之一半導體晶圓有關，該表面層由一半導體材料所製，其中該層之表面已依照前述該些特徵其中之一予以處理，且該表面沒有顯現週期小於該基準長度之任何粗度。
圖1綱要性地呈現粗度頻譜之一分佈，其可以在一晶圓依照本發明處理前，於該晶圓上觀察到。該晶圓可以經由層移轉(例如經由Smart-Cut類型之一製程)或其他方式而獲得。該晶圓之表面，舉例而言，可以為矽製。
在該圖中，該振幅對應於粗度之一強度，其為該些空間頻率之一函數。
圖1顯示了一空間截止頻率Fcutoff，超出該空間截止頻率的部分為期望能大幅減少或甚至消除之粗度。換言之，就空間週期而言，該截止頻率對應於一長度，小於該長度者為該晶圓表面上期望能大幅減少或甚至消除之粗度。
因此，吾人應從界定一基準長度開始，該基準長度將會標出需施加於該晶圓表面之平滑處理之尺寸。
該基準長度可以等於對應於Fcutoff之該週期(亦即等於2π/Fcutoff)。或者，該基準長度可以經由確定之任何關係，例如一特定之比例關係，而與對應於Fcutoff之該週期有關(在後者的情況下，該基準長度等於對應於Fcutoff之該週期乘以確定之一係數)。此外，亦可不受該晶圓表面上觀察到之粗度所支配而獨立界定該基準長度。
當該基準長度界定後，一平滑處理，其包括以一熔融波束掃描該表面以熔融該表面，便可以施加於該表面。
「熔融」一詞係指使該晶圓在其表面上獲得融化狀態之一材料，並讓該材料以均勻及實質上為平面之方式散佈之任何步驟。因此，熔融可以透過實施兩種主要組構而達成，這兩種組構可選擇性地加以結合：
- 施加一能量波束(連續或非連續)以融化該晶圓表面之材料，及/或
- 將一熔融材料流(連續或非連續)供給至該晶圓之表面。
依照慣例，下列用語在本文中予以定義如下：
- 依照所適用之組構，「熔融供給載體」為能夠融化該晶圓表面材料之該能量波束，及/或該熔融材料供給流，
- 「熔融波束」為界定該熔融供給載體之空間之部分，
- 「熔融區」為將該熔融供給載體施加至該晶圓之表面後，該表面上處於熔融狀態之區域。
單就能量供給而言，該熔融供給載體為一能量波束(例如，由諸如雷射之一來源而產生之一光束，或能夠融化該晶圓表面之任何其他能量來源，像是高能粒子，尤其是電子或離子，之波束)。
單就熔融材料之供給而言，該熔融供給載體為在該晶圓之表面上提供熔融材料(例如矽)之一供給流。而且該熔融波束係由在該晶圓表面上提供熔融材料之該供給流之截面所界定。
在任何情況下，該熔融波束在該晶圓之表面上界定了一應用長度。在每種情況下，該應用長度為該晶圓表面上因施加該熔融波束而呈熔融狀態區域之長度(該區域稱為「熔融區」)。
當一熔融波束在該晶圓之表面上以連續方式移動時，該熔融區亦連續移動。當一波束以靜態方式，一個位置接一個位置地施加於該晶圓之表面，並逐步移動時，該熔融區亦以段續方式逐步移動。
在該熔融波束連續移動之情況下，該熔融區延伸至朝向該熔融波束之該晶圓表面，亦延伸至該波束施加於該晶圓表面區域之後部，此後部係依該波束相對於該晶圓之前進所界定。
該熔融區以此方式往該波束前進之方向(圖2b中的方向D)延伸一段長度L(參考圖2b及3)。如果該熔融波束移動之速度為恆定(且該熔融波束之其他參數不變)，則該長度L亦為恆定。
如圖2b所示，重要的是控制該熔融波束之該些參數以保留該處理層之厚度之一部分為「未熔融」，好讓該處理層之結晶品質在冷卻後得以恢復。
被融化表面層厚度之選定，應使剩餘之未熔融部份具有足夠厚度，以便在該冷卻-再結晶階段中，該所謂之剩餘厚度可以正確地扮演種子的角色，以使該熔融層之再結晶能夠在該所謂之種子層上以磊晶方式進行。舉例而言，未熔融之剩餘厚度若相當於厚度200nm之一層之25%至50%厚，便可為適合之剩餘厚度。這可以經由控制該熔融供給及該熔融波束之該些特性而獲得。
未熔融之一區域，其在後續之冷卻期間將為該結晶之磊晶再結晶提供一模板(若期望如此)，便因此而被保存在該表面層中並在該熔融區域下方。
圖2a呈現一平面100，其對應於該晶圓10被擾亂表面之中平面(mid-plane)。被擾亂之材料之該表面101沿著該中平面兩側延伸。
圖2b呈現在該熔融波束之下及其後部之平滑化後表面110。該平滑化後表面包含於該平面100。該圖亦呈現施加該熔融波束後之該回復之材料111。其他可見者包括被該熔融波束局部融化之該區112及未熔融材料之該區域113。
如前所述，本發明實施一基準長度之界定。
本發明亦實施該熔融波束之參數之調整，以在掃描該晶圓表面期間熔融該晶圓之一局部表面區，該局部表面區之長度係大於或等於該基準長度。換言之，在本發明之情況下，該波束之該些參數係受到控制，以使該長度L大於或等於該基準長度。
這使得該晶圓表面之材料可被熔融且從而被平坦化一段長度，該長度至少等於先前已界定之該基準長度。以此方式可特別有效地使該晶圓之表面變得平坦。
以此方式施行之熔融確實可使該表面變得平坦，從而實際消除頻率高於(週期較短)該基準長度之所有該些表面粗度。
如前所述，控制該波束之該些參數亦可確保該表面層只會在其部分厚度之處被融化。
如上文所指出，該基準長度可以在該晶圓先前之粗度測量值之基礎上加以界定。在此情況下，該基準長度之界定係在觀察該晶圓表面之粗度分佈及確定一截止頻率之後進行，該截止頻率係從該晶圓表面上觀察到之該些粗度頻率之分佈而得出。
該基準長度亦可以採類比方式，在同一批晶圓中的一個或多個晶圓之粗度測量值之基礎上界定，該批晶圓已經過與期望處理之晶圓相同之處理條件所處理。該基準長度亦可以在預先記錄且對應於該晶圓之一粗度頻譜之基礎上加以界定。
該基準長度亦可以經由將其他因素納入考量而加以界定，例如後續所要在晶圓上生產之元件之尺寸(該基準長度可以因此加以選定為該些元件之最大長度)。
在任何情況下，於一較佳實施例中，該基準長度在施加該熔融波束期間是恆定的。
在設想中，各種參數可予以控制而調整該熔融波束。
因此，該熔融波束移動之速度可加以調整。實際上，該速度有助於於決定該熔融區之長度L。
在熔融供給為一能量波束之情況下，亦有可能對該波束之能量密度予以控制。實際上，該參數有助於決定該熔融區之該些特性，尤其是其長度L。
在熔融供給為透過一熔融材料供給流之情況下，亦有可能對該材料供給流之流量予以控制。實際上，該參數在此情況下有助於決定該熔融區之該些特性，尤其是其長度L。
以此方式處理之該半導體晶圓包括由一半導體材料所製之一表面層，其表面沒有顯現週期小於該基準長度之任何顯著粗度。
圖3呈現該晶圓之該局部區域，其係處於該熔融波束F施加後之熔融過程中。該圖亦呈現影響該區域界定之各種參數。
該圖呈現該熔融波束施加至一晶圓10之表面，該晶圓包括一表面層11(其可以為矽製)、一支撐底材13(其亦可以為矽製)及埋置之一氧化物層12。在此例中，該晶圓10為SOI類型。
圖3顯示該熔融波束之寬度1，該寬度是有限的。因此該波束沿著跨過整個該晶圓表面之平行線進行連續橫越。該些連續橫越使該波束涵蓋該晶圓之整個表面並從而處理該整個表面成為可能。
此外亦可準備寬度1大於該晶圓尺寸之一波束，這樣該波束只要橫越一次便可處理整個晶圓。
作為一變化作法，亦有可能對整個晶圓進行兩次連續覆蓋，每次覆蓋涉及該波束按照一第一及一第二方向，進行一次或多次之橫越。該第一方向及該第二方向可以互相正交。
在圖3中，位於該熔融區前部，介於液態及固態間之該邊界以一三角形表示，其頂點對應於該熔融波束之後部。此為一示意性質之近似，因為實際上該三角形各邊並非絕對直線，而會根據所選擇之條件而呈現朝內彎曲之一形狀。此外，舉例而言，如果該表面之液相在該波束橫越期間已特別顯著受熱，則該三角形之頂點亦有可能會朝後部移動。
在圖3中，埋置之該氧化物層12之厚度，舉例而言，為1.5微米，該數值與下文參考圖5至7所進一步闡述之該些數值範例一致。應注意的是，該材料於熔融後再結晶之時間首要取決於該熱能散逸至該底材主體之能力，因此埋置之該氧化物層(其為一熱絕緣物)之厚度扮演了重要的角色。
圖式4為類似圖2a及圖2b(分別類似於圖4a及4b)之兩圖，其呈現本發明之一實施例，在該實施例中，熔融材料被供給至該晶圓待平滑之表面。
該熔融材料之性質與該晶圓(在圖4所示之情況下為矽，且為一SOI，其表面為矽製)表面材料之性質相同。
應注意的是，在此情況下該晶圓不僅其表面被平滑化，由於熔融材料供給的緣故，其高度亦有些微增加。
在本實施例之所有變化作法中，於處理後所獲得之晶圓均具有一表面粗度，該表面粗度中頻率高於所要之一截止頻率之成分均已被消除，此為值得注意之結果。
參考圖5至7，此處將說明與本發明兩種實施方式有關之某些條件，該些實施方式為：以該熔融波束連續掃描該晶圓之表面，及逐步段續掃描。
該些條件係針對由一函數s(x)加以模型化之一表面粗度而設，該函數為一晶圓表面在該橫座標軸x上之表面粗度(該表面之高度變化)。由於粗度在振幅上受到限制，且晶粒之尺寸是有限的，該函數s(x)因此而被認為是可積分的。為簡化起見，亦將該函數s(x)假設為偶函數；因此s(x)之傅立葉變換S(f)為一實數函數(虛數部分=0)。
接下來的該些條件係以提供接近事實狀況之數學模型為基礎。此外也進行了某些二次近似，以實施並利用體現一簡化模型之該些條件，該簡化模型可凸顯該連續處理及該段續處理之不同結果。
因此，在該些傅立葉分析中已將該熔融階段視為完美平面。但由於該熔融材料之表面張力及該液相中短暫與動態之特性(波動、潛在的微波紋等等)，實際情況並非總是如此。
圖5a及5b呈現在一連續處理(亦即一熔融波束以連續之方式移動，對所要處理之該表面進行掃描)之情況下，一表面被處理一段時間dt後之演變。
s(x)為該初始粗度輪廓，(x
)為該平滑後粗度輪廓。
When x increases by dx,H varies by dH,so：
當x增加dx，H變動幅度為dH，所以：
故：(x
)/dx
=(s
(x
+Δ)-(x
))/Δ
該訊號之傅立葉分析產生以下結果。
使F
(ω
)=exp(iω
Δ)/(iω
Δ+1)
(ω
)之能量頻譜密度(ω
)由以下方式得出：
其中D
(ω
)為該未經平滑之訊號之能量頻譜密度。
F
(ω
)‧F *
(ω
)=(exp(iω
Δ)/(iω
Δ+1))‧(exp(-iω
Δ)/(-iω
Δ+1))
F
(ω
)‧F *
(ω
)=1/(1+Δ2 ω 2
)
故：(ω
)=D
(ω
)/(1+Δ2 ω 2
)
即：(f
)=D
(f
)/(1+4Π2
Δ2 f 2
)=D
(f
)‧α
(2ΠΔf
)
因此，圖5c呈現稱為alpha之一函數，α
(2ΠΔf
)=1/(1+4Π2
Δ2 f 2
)，該函數為傳遞函數，其可從處理前該粗度之頻譜密度，變換為諸如此處所述之一連續處理後該粗度之頻譜密度。可以觀察到的是，該函數值迅速降低。在該圖中，一截止值係以垂直之一虛線軸線表示。
圖5d呈現一晶圓之表面，由任意之一初始粗度頻譜開始，在未經處理、經過一次連續處理、經過兩次連續處理後，其上所觀察到之粗度頻率之頻譜密度。
在該圖中可以觀察到，該粗度在經過一處理後顯著降低，並在經過一第二次處理後降低得更為明顯。在該第二次處理後，實際上已觀察不到頻率大於100 cm-1
之任何粗度。
圖5e呈現一晶圓之表面，這次由一白初始粗度頻譜開始，在未經處理、經過一次連續處理、經過兩次連續處理後，其上所觀察到之粗度頻率之頻譜密度。
此處可再次觀察到粗度顯著降低。值得注意的是，與圖5d所示的情況相較，此處粗度降低的幅度略微小些。
大致而言，圖5c至5e呈現了該滑動平均平滑化處理對該粗度頻譜之效果：
‧ 該平滑處理不受掃描方向(從左向右或從右向左)影響，
‧ 該平滑處理之效果雖然十分顯著，但仍無法使完全消除高於該截止頻率之該些頻率成為可能，
‧ 第二次橫越實際上沒有留下該頻率範圍內之任何粗度。
‧ 該平滑處理亦顯著衰減了在該截止頻率以下之該些頻率，此亦為十分有利之一結果。
圖6a呈現在一段續處理(fragmented treatment)(一熔融波束以逐步方式移動，對所要處理之該表面進行掃描)之情況下，一表面被處理一段時間dt後之演變。
該函數s(x)之傅立葉分析係在下列基礎上進行：
‧ 令S(f)為該表面粗度s(x)之頻譜，
‧ 令D為每一波束點(即該波束在該晶圓表面上停留的每個位置)之長度，
‧ 該曲線s(x)被該逐點處理(spot by spot treatment)轉化為一曲線σ(x)，該曲線σ(x)係由長度Δ之一系列平坦部分及橫座標上介於(i
-1)Δ及i
Δ間之高度si所組成，
‧ 對應於該偶實數曲線σ(x)者為將被計算之一頻譜Σ(f)。
該些si值之計算方式如下：
積分次序對調如下：
由於S(ω)為實數，
故
σ(x)之傅立葉變換Σ(ω)計算係採用以下之一般步驟(作為計算一函數ei(x)變換之範例而提供)。
ｅ i
(x
)=e i +
(x
)+e i -
(x
)
e i +
(x
)=Ech
(x
-Δ(i
-1))-Ech
(x
-i
Δ)
e i -
(x
)=-Ech
(x
+Δ(i
-1))+Ech
(x
+i
Δ)
故拉普拉斯變換為：
E i +
(p
)=(1/p
)exp(-Δ(i
-1)p
)-(1/p
)exp(-i
Δp
)
E i -
(p
)=-(1/p
)exp(+Δ(i
-1)p
)+(1/p
)exp(+i
Δp
)
E i
(p
)=(1/p
)(exp(-Δ(i
-1)p
)-exp(+Δ(i
-1)p
)+exp(i
Δp
)-exp(-i
Δp
))
故傅立葉變換為：
E i
(jω
)=(1/jω
)(exp(-Δ(i
-1)jω
)-exp(+Δ(i
-1)jω
)+exp(i
Δjω
)-exp(-i
Δjω
))
E i
(jω
)=(2/jω
)(-j
sin(Δ(i
-1)ω
)+j
sin(i
Δω
))
E i
(jω
)=(-2/ω
)(sin(Δ(i
-1)ω
)-sin(i
Δω
))
E i
(jω
)=(4/ω
)(cos(Δ(i
-1/2)ω
)‧sin(Δω
/2))
由此得到：
圖6b呈現一晶圓之表面，由任意之一初始粗度頻譜開始，在未經處理及經過一段續處理後，其上所觀察到之粗度頻率之頻譜密度。
圖6c呈現一晶圓之表面，由一白初始粗度頻譜開始，在未經處理及經過一段續處理後，其上所觀察到之粗度頻率之頻譜密度。
可以看出，與一連續處理相較，該逐點平滑處理對該粗度頻譜密度之效果實質上較不顯著：
‧ 就該截止頻率以上之該些頻率而言，該逐點平滑處理逐個部位地使現有之該些頻率大幅衰減，
‧ 但該逐點平滑處理顯示了許多高強度尖峰
‧ 就該截止頻率以下之該些頻率而言，
‧ 該逐點平滑處理無法使完全消除現有之該些頻率成為可能
‧ 此外，該逐點平滑處理產生了大振幅之其他頻率。
圖7a呈現一晶圓之表面，由任意之一初始粗度頻譜開始，在未經處理、經過一連續處理、經過一段續處理後，其上所觀察到之粗度頻率之頻譜密度。
圖7b呈現一晶圓之表面，由一白初始粗度頻譜開始，在未經處理、經過一連續處理、經過一段續處理後，其上所觀察到之粗度頻率之頻譜密度。
圖7a及圖7b證實了該連續處理之優越表現。
以下提供一數值範例作為說明及非限制性質之範例。
令Q(J.m-3
)為達成熔融所需之容積能量密度。
令τ(s)為該再結晶邊界到達該表面所需之時間。
令ΔT(s)為該波束在一點上之滯留時間。
令F(W.m-2
)為該波束之表面功率密度。
令Ep(m)為該最大熔融深度。
令lp(m)為該波束在掃描方向上之尺寸。
令ν(m.s-1
)為該波束移動之速度。
令L(m)為該波束橫越後未再結晶之長度。
相關之數量級：
Ep
=F
*ΔT
/Q
=F
*lp
/(Q
*ν)
L
=τ
*ν
數值範例：
F
=7MW
‧cm -2
Q
=7000J
‧cm -3
ΔT
=1‧10-7 s
lp
=0.01cm
=100μm
ν=1000m
‧s -1
τ=1‧10-6 s
=1μs
---------------------
L
=103
×10-6
=1‧10-3 m
=1000μm
Ep
=7‧106
×10-7
/7000=1‧10-4 cm
=1μm
10‧‧‧晶圓
11‧‧‧表面層
12‧‧‧氧化物層
13‧‧‧支撐底材
100‧‧‧平面
101‧‧‧被擾亂表面
110‧‧‧平滑化後表面
111‧‧‧回復之材料
112‧‧‧被熔融波束局部融化之區域
113‧‧‧未熔融材料之區域
本發明之其他特徵及優點將在以下參考所附圖式之詳細敘述中彰顯，其中：
■ 圖1綱要性地呈現粗度頻譜之一分佈，其可以在一晶圓依照本發明處理前，於該晶圓上觀察到。該圖顯示一空間截止頻率，超出該空間截止頻率的部分為期望能大幅減少或甚至消除之粗度。
■ 圖2綱要性地呈現本發明所實施之平滑原則，其特別顯示出被照射所融化之一局部區域(圖2b)，該區域具有受到控制之一長度，如下文所解釋。該圖亦呈現一晶圓在平滑處理前(圖2a)及平滑處理期間(圖2b)之高度。
■ 圖3呈現該局部區域及影響該區域界定之各種參數。
■ 圖4為類似圖2a及圖2b(分別類似於圖4a及4b)之兩圖，其呈現本發明之一實施例，在該實施例中，熔融材料被供給至該晶圓待平滑之表面。
■ 圖5a及5b呈現在一連續處理(一熔融波束以連續之方式移動，對所要處理之該表面進行掃描)之情況下，一表面被處理一段時間dt後之演變。
■ 圖5c呈現被諸如此處所述之一連續處理稱為alpha之一函數。
■ 圖5d呈現一晶圓之表面，由任意之一初始粗度頻譜開始，在未經處理、經過一次連續處理、經過兩次連續處理後，其上所觀察到之粗度頻率之頻譜密度。
■ 圖5e呈現一晶圓之表面，由一白初始粗度頻譜開始，在未經處理、經過一次連續處理、經過兩次連續處理後，其上所觀察到之粗度頻率之頻譜密度。
■ 圖6a呈現在一段續處理(fragmented treatment)(一熔融波束以逐步方式移動，對所要處理之該表面進行掃描)之情況下，一表面被處理一段時間dt後之演變。
■ 圖6b呈現一晶圓之表面，由任意之一初始粗度頻譜開始，在未經處理及經過一段續處理後，其上所觀察到之粗度頻率之頻譜密度。
■ 圖6c呈現一晶圓之表面，由一白初始粗度頻譜開始，在未經處理及經過一段續處理後，其上所觀察到之粗度頻率之頻譜密度。
圖7a呈現一晶圓之表面，由任意之一初始粗度頻譜開始，
在未經處理、經過一連續處理、經過一段續處理後，其上所
觀察到之粗度頻率之頻譜密度。
圖7b呈現一晶圓之表面，由一白初始粗度頻譜開始，在未經處理、經過一連續處理、經過一段續處理後，其上所觀察到之粗度頻率之頻譜密度。
100‧‧‧平面
110‧‧‧平滑化後表面
111‧‧‧回復之材料
112‧‧‧被熔融波束局部融化之區域
113‧‧‧未熔融材料之區域
Claims (8)
- 使一半導體晶圓之表面平滑之製程，該製程包括以一熔融波束掃描該表面以熔融該表面，該製程之特徵為包括：界定一基準長度，調整該熔融波束之該些參數，以在掃描該表面期間熔融該晶圓之一局部表面區域，該局部表面區域之長度大於或等於該基準長度，以此方式進行之熔融可使該表面變得平滑，以消除週期小於該基準長度之該些表面粗度。
- 如申請專利範圍第1項之製程，其特徵為該基準長度之界定係在觀察該晶圓表面之粗度分佈及確定一截止頻率之後進行，該截止頻率係從該晶圓表面上觀察到之該些粗度頻率之分佈而得出。
- 如申請專利範圍第1項之製程，其特徵為該基準長度之界定係在決定一參考尺寸之後進行，該參考尺寸代表需要建構在該晶圓一表面區域中之多個裝置，該基準長度大約或等於該參考尺寸。
- 如申請專利範圍第1項之製程，其特徵為該熔融包括該晶圓之該局部區域之熔融，且該熔融波束為能夠融化該晶圓一表面區域之一能量波束。
- 如申請專利範圍第1項之製程，其特徵為該熔融包括將熔融材料供給至該晶圓之該局部區域，且該熔融波束係由該熔融材料供給流在該晶圓表面上之截面所界定。
- 如申請專利範圍第1至5項中任一項之製程，其特徵為該熔融波束之該些參數包括該波束移動之速度。
- 如申請專利範圍第6項之製程，其特徵為該熔融波束之該些參數包括該波束之功率密度。
- 如申請專利範圍第6項之製程，其特徵為該熔融波束之該些參數包括該熔融材料供給流之流量。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1150935A FR2971361B1 (fr) | 2011-02-04 | 2011-02-04 | Structure semiconductrice a surface lissée et procédé d'obtention d'une telle structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201234427A TW201234427A (en) | 2012-08-16 |
| TWI484540B true TWI484540B (zh) | 2015-05-11 |
Family
ID=44461855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100144019A TWI484540B (zh) | 2011-02-04 | 2011-11-30 | 具有平滑表面之半導體構造及用以獲得此種構造之製程 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8492877B2 (zh) |
| EP (1) | EP2485249B1 (zh) |
| KR (1) | KR101322444B1 (zh) |
| CN (1) | CN102629556B (zh) |
| FR (1) | FR2971361B1 (zh) |
| SG (1) | SG183598A1 (zh) |
| TW (1) | TWI484540B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2978600B1 (fr) | 2011-07-25 | 2014-02-07 | Soitec Silicon On Insulator | Procede et dispositif de fabrication de couche de materiau semi-conducteur |
| FR3002687B1 (fr) | 2013-02-26 | 2015-03-06 | Soitec Silicon On Insulator | Procede de traitement d une structure |
| KR101594688B1 (ko) * | 2014-08-28 | 2016-02-17 | 주식회사 포스코 | 레이저 폴리싱에 의한 전자소자용 금속기판의 표면처리방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007142911A2 (en) * | 2006-05-31 | 2007-12-13 | Corning Incorporated | Semiconductor on insulator structure made using radiation annealing |
| TW200943476A (en) * | 2007-10-10 | 2009-10-16 | Semiconductor Energy Lab | Manufacturing method of SOI substrate |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6846718B1 (en) | 1999-10-14 | 2005-01-25 | Shin-Etsu Handotai Co., Ltd. | Method for producing SOI wafer and SOI wafer |
| US7718080B2 (en) * | 2006-08-14 | 2010-05-18 | Micron Technology, Inc. | Electronic beam processing device and method using carbon nanotube emitter |
-
2011
- 2011-02-04 FR FR1150935A patent/FR2971361B1/fr active Active
- 2011-11-30 TW TW100144019A patent/TWI484540B/zh active
- 2011-12-16 SG SG2011093770A patent/SG183598A1/en unknown
- 2011-12-20 KR KR1020110138655A patent/KR101322444B1/ko active IP Right Grant
- 2011-12-31 CN CN201110460207.3A patent/CN102629556B/zh active Active
-
2012
- 2012-01-12 US US13/349,263 patent/US8492877B2/en active Active
- 2012-02-03 EP EP12153906.8A patent/EP2485249B1/fr active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007142911A2 (en) * | 2006-05-31 | 2007-12-13 | Corning Incorporated | Semiconductor on insulator structure made using radiation annealing |
| TW200943476A (en) * | 2007-10-10 | 2009-10-16 | Semiconductor Energy Lab | Manufacturing method of SOI substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101322444B1 (ko) | 2013-10-28 |
| KR20120090753A (ko) | 2012-08-17 |
| FR2971361A1 (fr) | 2012-08-10 |
| TW201234427A (en) | 2012-08-16 |
| US8492877B2 (en) | 2013-07-23 |
| EP2485249A3 (fr) | 2013-07-03 |
| FR2971361B1 (fr) | 2014-05-09 |
| EP2485249B1 (fr) | 2018-05-16 |
| EP2485249A2 (fr) | 2012-08-08 |
| SG183598A1 (en) | 2012-09-27 |
| CN102629556B (zh) | 2015-11-18 |
| US20120199953A1 (en) | 2012-08-09 |
| CN102629556A (zh) | 2012-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI484540B (zh) | 具有平滑表面之半導體構造及用以獲得此種構造之製程 | |
| MXPA01011751A (es) | Metodo y sistema para proporcionar una solidificacion lateral secuencial de movimiento continuo. | |
| KR100674061B1 (ko) | 반도체 소자 및 제조 방법 | |
| Ozawa et al. | Two-dimensionally position-controlled excimer-laser-crystallization of silicon thin films on glassy substrate | |
| JP2015533771A (ja) | 結晶シート浮遊成長用装置 | |
| EP3097578B1 (en) | Method for forming polysilicon | |
| TW200421450A (en) | Producing method for crystalline thin film | |
| Li et al. | A universal theoretical model for thermal integration in materials during repetitive pulsed laser-based processing | |
| US10629434B2 (en) | Laser irradiation induced surface planarization of polycrystalline silicon films | |
| TW201036112A (en) | Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation | |
| TWI557775B (zh) | 用於在半導體材料中製造一層之方法及裝置 | |
| KR100278128B1 (ko) | 다결정반도체막의제조방법 | |
| Batalov et al. | The effect of pulsed laser radiation on a Si layer with a high dose of implanted Ag+ ions | |
| JPS6396908A (ja) | レ−ザ光照射装置 | |
| Arakelian et al. | Bimodal ensemble of nanoparticles on the surface of epitaxial lead telluride films under continuous laser radiation | |
| Kovivchak et al. | Periodical structure formation on a magnesium and aluminum surface under high power ion beam irradiation of nanosecond duration | |
| Antipov et al. | CW laser-induced formation of a nanoparticle ensemble with a bimodal size distribution on PbTe films | |
| Anderson et al. | Characterization of the substrate interface of excimer laser crystallized polycrystalline silicon thin films | |
| JPS5897835A (ja) | 半導体基体およびその製造方法 | |
| JP2004152978A (ja) | シリコン膜加工方法 | |
| Druzhinin et al. | Recrystallized polysilicon on insulating substrates as a material for optoelectronic sensors | |
| Chojnacka | Explosive crystallization of germanium films: kinetics and morphologies | |
| Ishihara et al. | Pulsed-Laser-Induced Epitaxial Growth of Silicon for Three-Dimensional Integrated Circuits | |
| JPS6130024A (ja) | Ｓｏｉ形成方法 | |
| Voelskow et al. | Controlled localised melting in silicon by high dose germanium implantation and flash lamp annealing |