JPS5897835A - 半導体基体およびその製造方法 - Google Patents

半導体基体およびその製造方法

Info

Publication number
JPS5897835A
JPS5897835A JP19563081A JP19563081A JPS5897835A JP S5897835 A JPS5897835 A JP S5897835A JP 19563081 A JP19563081 A JP 19563081A JP 19563081 A JP19563081 A JP 19563081A JP S5897835 A JPS5897835 A JP S5897835A
Authority
JP
Japan
Prior art keywords
thickness
region
heat treatment
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19563081A
Other languages
English (en)
Inventor
Naoji Yoshihiro
吉広 尚次
Masao Tamura
田村 誠男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19563081A priority Critical patent/JPS5897835A/ja
Publication of JPS5897835A publication Critical patent/JPS5897835A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明;はインドリ/シック・ゲッタリングを必′要と
する半導体装置のための半導体基体の構造およびその製
造方法に関する。
半導体素子製造工程中に、いわゆるゲッタリング処理を
行なうと製造歩留りを向上させることができることはよ
く知られており、また一般的に用いられている。その原
理は、半導体基板中の素子の活性領域以外の適当な領域
に、素子特性に有害な影響を及ぼす不純物ないし点欠陥
九対する化学ポテンシャルが活性領域より低い領域を設
け、それらを該領域に”吸収”することによって活性領
域におけるそれらの悪影響を減殺L、素子特性ないし歩
留りの向上をはかるものである。
ゲッタリングの方法は種々行なわれているが、本発明は
、いわゆる“イントリンシック・ゲッタリング″技術を
発展させたものととらえることができ、また本発明如用
いる熱エネルギーを基体に与えるビームによって、直接
にゲッタリング用の損傷の核を基体に形成する方法も知
られている。
後者は本発明とは原理上まりたく異質なものであるが、
本発明の理解を助けるため、後者を含め、主として前者
によって従来の技術を説明する。
インドリンクツク・ゲッタリング法は、−言で、ホベれ
ば、基体結晶自体の性質を利用してゲッタリング効果を
有する領域を基体中に形成する技術である。すなわち、
石英坩堝を使用して作製した/リコン単結晶中には通常
1 ’cm’あたり1018ないし1017の桁の酸素
原子が固溶している。正確には、その一部は析出物を形
成している場合もあるが、現在の技術水準においてはそ
の鴬が素子形成に問題とならない程度に微量であるよう
な高品位の結晶が一般に供給されている。しかるに、半
導体素子製造における高温度での熱処理中に基体中に同
容した酸素訃子の析出が生じる場合がある。
この現象が生じるのは固溶している酸素原子の濃度が平
衡溶解度となるような温度より低い温度においてである
さて、雰囲気を非酸化性とするなど適当な条件で熱処理
を行なった場合、表面付近には析出物およびその歪によ
って発生する転位からなる結晶欠陥が形成されない場合
がある。このような無欠陥の表面層は一般に、デヌーデ
ッド(denuded )・ゾーンと呼ばれている。デ
ヌーデッド・ゾーンに関する説明は例えばアプライド・
フィジフクス・レターズ(Appl ied Phys
ics Letters )第30巻第175頁(19
77年)に掲載されているティー・フィータフその他(
T、 Y、 Tan、 et al 、 )の論文に見
られる。
このように表面にデヌーデノド・ゾーンが形成された場
合には、その内部に素子の活性化領域を形成すれば、歩
留りよく素子の製造を行なうことができる。すなわち、
デヌ了デッド・ゾーン中の有害不純物原子や点欠陥は内
部の欠陥密度の高い領域に捕捉され、表面層中に形成さ
れる素子の特性に害を与えないからである。
しかしながら、この単純な熱処理によるならば結晶成長
時に導入される種々のゆらぎにもとづき内部の結晶欠陥
密度は場所的に大きく変化し、ゲッタリング効果が場所
的に異なるという現象を生じやすかった。
この欠点を除去するために、複数の熱処理による方法が
考案された。すなわち、まず比較的高温の、表面からの
酸素の逃散(アウト・デイフ一ジ7ヨ/)は生ずるが、
析出の進行は遅いような温度での熱処理により、表面付
近の酸素濃度を低下させ、つぎに比較的低温で熱処理を
行なって酸素析出物の核を形成させる。このようにする
と、析出核は酸素濃度の高い領域に優先的に形成される
ので、この後、前述の単純熱処理と同様の温度で熱処理
を行なうと、結晶成長時のゆらぎによらない、比較的一
様な内部の欠陥領域が形成され、一様なゲッタリングを
行なうことができる。
しかしながらこの方法にも、主として、第一熱処理が高
温であることによるプロセス的な制約および任意の幅の
デヌーデッド・ゾーンを得ることの困難さの二点が短所
として認めら゛れた。また、構造的には局所的、選択的
にデヌーデッド・ゾーンを設けることによって、素子周
辺部の素子の電気特性に影響を与えない領域にはi晶基
体表面まで欠陥領域を形成し、さらにゲッタリング効果
を高めるような構造は作成不可能であった。
本発明の目的は、有効なゲッタリング作用を有する基体
構造を提供するとともに、その構造の作成を可能とする
のみならず、さらに一般的にイントリンシック・ゲッタ
リング法の制御性ならびに設計の自由度を増大せしめる
方法を提供することである。
上記目的を達成するために、本発明による半導体基体は
、素子形成を行なう主面側に、厚さ0を含め、場所によ
って異なる厚さの結晶特注が良好な領域、いわゆるデヌ
ーデツド・ゾーンを有することを要旨とする。すなわち
、例えば高周波素子が形成される領域では浅い、低周波
素子が形成される領域では深いデヌーデツド・ゾーンを
設け、活性領域でない所にはrヌーデツド・ゾーンを設
けない。
上記半導体基体を製造するために、本発明による半導体
基体の製造方法は、少なくとも一回の500℃以上70
0℃以下の熱処理を行なう工程と、場所によって異なる
一度のレーザ、電子線等エネルギ・ビームを照射する工
程と、少なくとも一度の600℃′ないし800℃の範
囲での熱処理を行なう工程と、少なくとも一度の900
℃以上1200℃以下の熱処理を行なう工程を含んでい
る。
すなわち、本発明はCW(連続発振)レーザ、または電
子線ビームの照射によって7リコン中の酸素の析出現象
を制御する技術を利用する。具体的には、本発明は、初
期の酸素析出物(いわゆる析出核)を含む結晶に上記ビ
ームを照射すると、ビームのエネルギーが吸収された領
域において上記析出核を分解することが可能であるとい
う本発明者等の新しい知見に基づいている。一般に、上
記ビームの照射によってイオン打込み層のアニールを行
なうことができ、この場合ビーム照射の主効果は熱的効
果であると考えられているが、本発明の基礎となってい
る現象に関しても熱的効果の関与は大いに可能性がある
。・蟻溝の詳細は別として、前記現象の特徴は、上記ビ
ームの強度が基体表面を融解させない程度で、実用上十
分な深さまで析出核を分解できる点である。したがって
、本発明においては、上記ビームを照射する領域は素子
形成が行なわれる領域であるが、融解による表・面形状
の変化などはなく、素子形成に何ら支障が゛ないO さて、本発明をンリコ/中の酸素の析出現象との関連を
主として、やや詳しく説明しよう。ツリーコン中の酸素
原子は、通常引き上げ法(チョクラルスキ法、以下本明
細書においてはCZと略称する。)単結晶では融液の容
器として用いられる石英坩堝から融液中に溶は込み、結
晶育成時に固溶酸素として結晶中にとり込まれる。
析出物の大きさおよび密度は、酸素および他の不純物の
濃度および存在状態、熱処理温度および時間などの因子
の影響をうけるが、熱処理温度に関しては、大略、高温
側では少数の大きな析出物が、低温側では高密度の微小
析出物が形成する。
同一温度での熱処理では時間とともに析出物の大きさは
、固溶酸素が枯渇するまで、増大する。
他の不純物としては導電型決定用の不補物(硼素、燐、
砒素など)の効果は、特に高濃度の基体でなければ無視
しうる。炭素の混入は析出核を増加させるが、一様の濃
度で導入することが困難であり、一般にむしろ影響の無
視しうる濃度におさえられている。その他の重金属など
は、ゲッタリング作用の対象となる不純物である。
したがって、ここでは酸素自身の効果をさらに述べる。
濃度は一般に高いほど析出しやすいが、ととに存在状態
の影響が小さくない。すなわち、同−強度の基体を熱処
理する場合、何らかの理由で酸素原子の一部がすでにあ
る程度(いわゆる臨界核)以上の大きさの析出物を形成
している場合、その成長によって容易に析出が進行する
。乙の事実に、J連して、臨界核の形成を促進する効果
が、目的とする熱処理温度より低い温度で予め熱処理す
ることによって得られることが知られている。
本発明(ri、そのような微小な析出核がレーザ、電子
線などのエネルギ・ビームの照射によって分解ないし変
質しうろこと、およびそのような効果をうけた基体の領
域は、その他の領域に比べて同一の熱処理において析出
の進行が抑制されること、という新発見の現象に基づい
ている。
したがって、本発明においては、後の熱処理において析
出が促進されるような「核」を形成する熱処理が必要で
あることは勿論であるが、そのよウナ核がエネルギー・
ビームの照射によって上記のような変質を起こすような
条件で熱処理を行なうことが必要である。さらに、この
熱処理がI!lI(財)性よく行われること、および最
終的に基体内部に形成される結晶欠陥の密度が、ゲッタ
リングを行なうのに十分であること、などの条件を考慮
した結果、エネルギ・ビーム照射前の熱処理の温度とし
ては300℃以上700℃以下が適当であることがわか
った。特に400℃ないし500℃の、いわゆるサーマ
ル・ドナを形成する温度領域は、プロセスの有効性を比
抵抗測定によってチェックできる点においても有効であ
った。この段階の熱処理は必ずしも一回に行う必要はな
く、また二回以上に分けて行なう熱処理の温度が同一で
ある必要もない。
エネルギ・ビーム照射後の熱処理は、結晶欠陥を形成す
べき領域に、ゲッタリングを行なうのに十分な結晶欠陥
を形成することを目的とする。大きさおよび種類におい
て、本発明の目的に適する結晶欠陥は、900℃以上1
200℃以下の温度における熱処理によって形成された
。しかしながら、上記エネルギ・ビームを照射した基体
を直接この温度領域で熱処理を行なうと、すでに形成さ
れている「核」がその熱処理温度における臨界核よりも
、大きさにおいて非常に小さいために大多数の[核が分
解してしまうためと思われるが、得られる結晶欠陥の密
度が十分でなかった。
上記目的の結晶欠陥の大きさ、種類および密度をすべて
目的にかなうようにするためには、中間温度領域におけ
る熱処理を加えてエネルギ・ビーム照射後の基体中の「
核」のうちの十分に多くのものを、900℃以上の熱処
理を行なう際の臨界核のサイズを越え、あるいはそれに
近い大きさにまで「育てておく」ことが適当と考えられ
た。このための熱処理温度として適当であったのが60
0℃ないし850℃であった。また、この熱処理も分割
して行なうことは可能であったが、この場合分割した各
熱処理が同一温度で行われない場合には、後に行なう熱
処理をより高い温度で行なう方がより効果的であった。
本発明の構成は以上のような技術的基礎に苓づくもので
ある。
以下、本発明を実施例を参照して詳細に説明する。
実施例1゜ p型約20Ω−cmのCZシリコン基板を450℃にお
いて窒素雰囲気中で64時間熱処理したところ、導電型
はn型に反転し、約0.8Ω−cmとなった′。表面付
近の比抵抗分布を拡がり抵抗法によって測定したところ
一1第1図に実線1で示したように、はぼ平坦であった
つぎに表面領域の一部をCW(連続発振)アルゴン・イ
オン・レーザの細束によって連続的に照射した。ここで
、この場合のレーザ照射条件を第・2図を参照して説明
する。第2歯は表面にイオン打込みして形成した不純物
層にレーザ照射した場合の照射条件と7−ト抵抗との対
°応を示している。
ここでは照射条件としてレーザ・パワーをとっているが
、他の条件例えばレーザ細束の走査速度を変fヒ1〜で
も、本質的には同様の変化が得られる。
第2図においてパワーを上げてゆくと、最初シート抵抗
は3から5のように低下し、表面温度の瞬間灼上昇によ
ってイオン打込みによる損傷層が回復する様子を示す。
さらにパワーを上げ゛ると6の条件のときに表面にスリ
ップ・ラインの発生が、また7で表面の融解が観察され
た。7で示す点は、例えば基板温度400t:において
、走査速度10 cm/sec テ約14 Wである。
本実施例においては照射条件を5に設定した。
レーザ照射を行なった部分の比抵抗の深さ方向分布は第
1図の曲線2のようであった。すなわち表面に最も近い
部分はp型となり、つぎにn反転した層が表面から実に
進むにしたが、って低抵抗となり、次第に未照射部分の
レベルに近づいている。
つぎに、未照射および照射した基板をともに700℃、
窒素雰囲気中で48時間の熱処理を行ない、さらに10
5CIC14時間の熱処理を行なったとごろ、レーザ照
射を行なわなかった部分では高密度の微小な結晶欠陥が
基板表面から内部に一様に形成された。一方レーザ照射
された部分では表面付近には結晶欠陥が観察されず、あ
る程度深い部分ではじめて観察された。第3図にとの部
分の結晶欠陥密度の深さ方向における変化(曲線8)を
前述の比抵抗変化(曲線2)と対比させて示す。
デヌーデッド・ゾーンの厚さはまた、レーザ照射条件を
変化させることによって制御可能であった。第4図の曲
線9は照射条件のうち、レーザ・パワー等を一定とし、
走行速度を変化した場合のデヌーデッド・ゾーンの厚さ
の変化の特徴を示す。
走査速度を遅くするにつれて、デヌーデノド・ゾーンの
幅は増加する。そして、本例においては点100条件に
おいてスリップ転位が発生し、表面層が無欠陥である条
件がくずれることによって、デヌーデッド・ゾーンの厚
さの最大値が規定された。レーザ・ビームをより細く絞
った他の例においては表面が融解しても転位発生を生じ
ない場合もあったが、この場合には表面平坦度が目的素
子の仕様範囲内であれば、表面が融解しても使用可能で
ある。
つぎに本発明の方法を含め、ゲッタリング条件のみを変
化させ、素子製造に適用した結果の例を第5図て示す。
図は、素子の目標仕様に対する歩留りで示している。1
1はゲッタリングを行なわなかったもの、12は従来技
術による複数熱処理によるもの、16ないし14の製造
条件に対する曲線は、本発明の方法による種々の条件に
対応するものである。本例は従来技術における熱処理条
件を池の製造工程上の制約との間で最適化したものであ
り、本発明のレーザ照射における条件の自由度の増加に
より、さらに歩留り向上を期待できることを示している
。なお、16ないし14の条゛件の変化はレーザ照射に
おけるあるパラメータ(例えばパワー)の一方向への変
化に必ずしも対応するものでば゛なく、対象とする素子
の他の工程と相互に関連するものである。
実施例2 CZ単;方晶シリコンのインゴットを450℃におい′
て48時間熱処理した後室温に冷却し、通常の方法によ
って薄板(ウェー・・)の形に成形した。
つぎに実施例1のごとく、レーザ照射および後熱処理を
行なったところ、同様に表面付近にデヌーデッド・ゾー
ンを有する基板が得られた。また、この基板のゲッタリ
ング効果も、同様に認められた。すなわち、レーザ照射
前に行なう熱処理は、インゴットのまま行なっても同等
の効果をもたらした。
実施例6゜ ここでは本発明によって可能となった。素子形成を行う
基体主面上の所望部分に局所的にデヌーデッド・ゾーン
を設けた構造、およびその製造方法について述べる。
第6図(a)〜(C)の構造のうち、従来の方法で可能
な構造は(a)のみである。第6図は基体の、素子形成
側主表面付近を示しており、斜線部15は結晶欠陥の多
い領域、16はディーデッド領域である。
図に示すように、15と16の両領域の境界は完全に平
坦ではなく、普通、結晶内部の種々の不均一性などによ
って、いくらかの凹凸をもっている。
しかしながら、この結晶自体に起因する凹凸を表・而に
形成する素子の位置と関連した位置に設定することは不
可能であり、一般にはこのような凹凸を極小とするよう
、工程の条件が選定される。また、結晶的にも不均一性
の小さいものが好まれるのは勿論である。
第6図(b)は本発明によって可能となった構造の一例
である。本例では、図かられかるように、基体表面の一
部(18の部分)ではデヌーデッド・ゾーンが事実上形
成されておらず、結晶欠陥密度の高い領域が表面にまで
及んでいる。この結果、もE2素子の活性領−域が領域
18を含むならば、逆耐圧その他素子特性は不満足なも
のとなる。しかるに、素子形成領域がすべて領域17に
含まれるように領域17を配置したところ、(a)。の
構造によって#潰した場合に比べ、製造歩留りをさらに
20係程度向上することができた。これは側方からのゲ
ッタリング効果が下方からのゲッタリング効果を補強し
うろことを示しており、本構造が素子製造上有効である
ことを証明している。
つぎに第6図(b)の構造を実現する方法について述べ
る。本構造は複数の方法によって実現可能であり、いず
れも有効であった。
第1の方法は、本発明が細く絞ったレーザ光束を走査し
つつ照射することによって可能であるという特徴に基づ
く。実施例1でも述べたよ、うに、レーザ未照射部分は
実質上ディーデッド・ゾーンを形成しないことが可能で
ある。一方、レーザの照射は反射鏡の動きを用いた機械
的シャッタやレーザのプラズマ管中−に設けた電磁的シ
ャッタなどによって断続することができ、とれと走査位
置とを関連させて制御することにより、所望の位置のみ
に照射を行ない、ディーデッド・ゾーンを形成すること
ができた。 ゛ 第2の方法は、第6図(C)の構造の製造方法と関連し
て説明する。第7図はレーザ照射を走査速度を一定とし
てパワーを変化させて行なった場合のディーデッド・ゾ
ーン厚さの変化を示している。
曲線21は成る走査速度に対する関係であり、曲線22
は走査速度がより大きい場合に対応している。今、同じ
パワー・レベル例えば25で比較すれば、第4図で示し
た関係が得られる。すなわち走査速度の大なる方がデヌ
ーデソド・ゾーンの厚さは小さい。さて、走査速度が曲
線21に相当する場合について考えよう。パワー・レベ
ルが26より低い場合にはデヌーデソド・ゾーンは事実
上形成されない。また24.250レベルの照射を行な
うと、異なる厚さ24′および25′のデヌーデッド・
ゾーンが形成される。したがって第6図(C)のような
構造は、同図の領域19および20を第7図の条件24
および25で照射することによって製造することができ
る。この方法が第6図(b)の構造の製造方法に関する
既述の方法と類似であることは明らかであろう。すなわ
ち、本方法において一方の領域に対するパワー・レベル
を26以下に設定した場合には実質上第6図(b)の構
造を得ることができる。また、第6図(C)の構造を得
る方法としては条件7−24で基体の全面を走査した後
、条件25で領域20を照射してもよい。同様な効果は
、パワー・レベルを固定し、2つの適当な走査速度を選
ぶことによっても得られることは勿論であるさらに、6
つの異なる照射条件を選べば第6図(b)と(C)の複
合構造ないしくC)の構造において局所的に6つの異な
るデヌーデノド・ゾーン厚さの領域を有する構造も可能
である。
以上、第6図(b)ないしくC)の構造を得るための第
1の方法についてレーザ照射条件を主として説明したが
、熱処理等については総括説明ないし実施例1で示した
とおりである。
さて、第6図(b)ないしくC)の構造の第2の製造方
法を説明しよう。本方法においては第8図(a)の構゛
造を用いる。すなわち基体26の素子形成を行なう主面
上にレーザ光に対して透明な膜27を被着する。レーザ
として通常使用されている可視ないし近赤外領域のもの
を選ぶ場合、膜27として8t02.5i5N4なEを
用いることができる。膜27の被着は、既に述べたレー
ザ照射前に行なう低温熱処理の前に、例えば低温でのC
VD法によって被着することができる。被着後、膜27
は少なくとも2つの膜厚の異なる領域28および29を
有するように加工されるが、この加工は通常の写真蝕刻
法とエツチング法との組合せにより可能である。本方法
においてはレーザ照射は6oのように行なうが、第1の
方法のように局所的に照射条件&、&2する必要はなく
、一定条件で照射してよい。
本方法においては模27の厚さが重要な意味を有するの
で、この点に関し、第8図(b)を用いて説明しよう。
第8図(a)のように基体主面上に膜27が被着された
構造に一定強度のレーザ光を照射すると、膜の干渉効宋
のために、基体表面に入射するエネルギーは第8図(b
)の左図の曲線61の如く、膜厚の1関数として変化す
る。一方、第8図(b)の右図は第71図に相当する図
であって、2つの照射条件(走査導度)56および37
に対し、入射光強塵とデヌーテノド・ゾーンの厚さとの
関係を示している。
今、領域28における膜27の厚さを32、領域29に
おける厚さを36に選び、照射条件を36に選定すると
、領域28においては入射強度は65・、したがってデ
ヌーデッド・ゾーンの厚さは55′となり、一方、領域
29においては入射光強度は34したがってデヌーデッ
ド・ゾーンの厚さは零となる。このようにして、第6図
(b)の構造を得ることができる。同様に条件37を用
いれば、領域28および29におけるデヌーデッド・ゾ
ーンの厚さがそれぞれ65″および34′であるような
、第6図(C)の構造を得ることができる。
第6図(C)の構造を得るための第3の方法はつぎのよ
うなものである。第9図は本方法の各段階における基体
の素子形成主面付近の様子を示す。基体は先ず表向から
の酸素のアウト・ディツー−ジョンが有効に生じ、りる
温度において加熱され、膜27を被着される。この工程
は同時に行なってもよく、独立に行なってもよい。この
後の状態が第9図(a)に示されている。つぎに450
℃付近で熱処理を行なうと(b)の曲線38に示すよう
なサーマル・ドナの分布を得る。しかる後に(C)に示
すように、深いデヌーデッド・ゾーンを欲する領域39
に、後の熱処理によって未照射部分に生ずるテヌーデッ
ド・ゾーンの厚さを越える厚さのデヌーデッド・ゾーン
を生ずる条件でレーザ照射を行なうことができる。(d
)は最終的に得られる構造であや、照射をうけた領域3
9に対応する部分のデヌーデノド・ゾーンの厚い構造を
うろことができる。
さらに、同様の構造は、第9図(b)において写真蝕刻
法およびエツチング法を用いて第8図(a)のごとく部
分的に厚さの異なる膜27を形成し、同図に関連して説
明した方法にしたがって一様なレーザ照射を行なって形
成することも可能である。
このように、第6図(C)の構造は種々の方法で実現可
能であるが、同構造は第6図(b)の構造と同様な効果
が得られる他、デヌーデノド・ゾーンの厚さの異なるそ
れぞれの領域に異種の素子を形成すること罠より、それ
ぞれの素子に対するゲッタリング効果を最適化すること
も可能である。
また、本実施例の第2の方法以下に用いた膜27は単質
の膜によって説明したが、S i02および5i5N4
のように異質の多層膜によって形成することも勿論可能
である。
以上、レーザ照射による実施例によって説明を行なった
が、本発明の効果は他のエネルギ・ビーム、例えば電子
線または基体に重大な損傷を与えない軽元素ビームによ
って得ることができる。ただし、実施例3における第8
図(a)の構造のように、レーザ光による干渉効果を利
用する方法に関してはこの限しでない。電子線を使用す
るときは、大きな透過深さを有しない、例えば100 
keV以下のエネルギの電子線を用いる。
また、基体としてはCZ単結晶の他、酸素添加を行なっ
た帯溶融法結晶でもよい。
さらに、本工程を素子製造プロセスの發初に行なうこと
、また他のプロセスと独立して行なうことは必ずしも必
要でな−く、中間のプロセスとして行なうこと、一部を
他目的の工程と共用する二とも可能であることは勿論で
ある。
以上説明したごとく、本発明によれば、従来のイントリ
ンシック・ゲッタリング法忙おける設計の自由度が増大
し最適設計が可能となり、また従■、・ 来、プロセス条件上・の制約によりインドリン7ノク・
ゲッタリング法を適用できなかった素子に適用して性能
ならびに生産性の向上をはかることができる。さらに、
異なる種類の素子を含む半導体装置において、各素子に
対するゲッタリング効果を最適化する構造が可能となる
という利点が得られる。
【図面の簡単な説明】
第1図は基体表面付近の比抵抗の深さ方向変化を示すグ
ラフ、第2図はレーザ照射によるイオン打込み層のアニ
ーリング効果を示すグラフ、第6図はレーザ照射後の比
抵抗変化と結晶欠陥分布との対応を示すグラフ、第4図
はレーザ照射における走査速度とデヌーデノド・ゾーン
の厚さの関係を示すグラフ、第5図は製造条件と素子歩
留りの対応を示すグラフ、第6図は基体の素子形成主面
付近の断面図、第7図はレーザ照射条件とデヌーテソド
・ゾーンの厚さめ′関係を示すグラフ、第8図(a)は
基体の断面図、第8図(b)は(a) K示す構造の効
果を説明するためのグラフ、第9図は基体の素子形成主
面付近の断面図である。 1・・・レーザ照射前の比抵抗曲線 2・・・レーザ照射後の比抵抗曲線 3〜7・・・番号順に増大するレーザ・パワー・レベル 8・・・結晶欠陥分布曲線 9・・・デヌーデッド・ゾーン厚さの走査速度依存性を
示す曲線 10・・・転位発生を生じた点 11〜14・・・素子製造条件(11・・・ゲッタリン
グなし、12・・・従来法によるゲッタリング、13〜
14・・・本発明によるゲッタリング)15・・・結晶
欠陥を生じた領域 16・・・デヌーデッド・ゾーン 17・・・デヌーデッド・ゾーンが形成された領域18
・・・デヌーデノド・ゾーンが形成されなかった領域 19・・・浅いデヌーデッド・ゾーンが形成された領域 20・・・深いデヌーデッド・ゾーンが形成された領域 21〜22・・・異なるレーザ走査条件に対する曲線2
3〜25・・・レーザ・パワーのレベル24′・・・走
査条件21、パワー・レベル24に対応するデヌーデッ
ド・ゾーンの厚さ 2.5′・・・走査条件21、パワー・レベル25に対
応するデヌーデッド・ゾーンの厚さ 26・・・基体 27・・・基体表面に被着した薄膜 28〜29・・・膜27の異なる膜厚の領域60・・・
レーザ照射の方向 61・・・透過光強度の膜厚依存性を示す曲線32〜6
5・・・2つの異なる膜厚 34〜35・・・膜厚36.32に対応する基体への入
射光強度 54’、65’、および35″・・・膜厚36.62と
照射条件によって形成されたデヌーデノド・ゾーンの厚
さ 66〜67・・・2つの異なる照射条件に対応する曲線
・68・・・サーマル・ドナの分布 69・・・レーザ照射をうけた領域 代理人弁理土中村純之助 才 1 図 滉1 才 2 図 345  6  7   −一一 ハ0ワー 才 3 図 深さ 十4図 才51¥1 11 12 13          14才  6 
 図 (a) (b) (C1 1八 7177  図 )X−ソ− 才 8 図 (aJ (b) [、l−7’スープ“・ンドY号 倉 9 図

Claims (2)

    【特許請求の範囲】
  1. (1)素子形成を行なう主面側に、厚さ0を含め、場所
    によって異なる厚さの結晶特性が良好な領域、いわゆる
    デヌーデノド・ゾーンを有することを特徴とする半導体
    基体。
  2. (2)  少なくとも一回の300℃以上700 ℃以
    下の熱処理を行なう工程と、場所によって異なる強度の
    レーザ、電子線等エネルギ・ビームを照射する工程と、
    少なくとも一度の600℃ないし800℃の範囲での熱
    処理を行なう工程と、少なくとも一度の900℃以上1
    200 ℃以下の熱処理を行なう工程を含む半導体基体
    の製造方法。
JP19563081A 1981-12-07 1981-12-07 半導体基体およびその製造方法 Pending JPS5897835A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19563081A JPS5897835A (ja) 1981-12-07 1981-12-07 半導体基体およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19563081A JPS5897835A (ja) 1981-12-07 1981-12-07 半導体基体およびその製造方法

Publications (1)

Publication Number Publication Date
JPS5897835A true JPS5897835A (ja) 1983-06-10

Family

ID=16344355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19563081A Pending JPS5897835A (ja) 1981-12-07 1981-12-07 半導体基体およびその製造方法

Country Status (1)

Country Link
JP (1) JPS5897835A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6042838A (ja) * 1983-08-19 1985-03-07 Toshiba Corp 半導体ウェハの処理方法
US6033728A (en) * 1993-05-13 2000-03-07 Fujitsu Limited Apparatus for spin coating, a method for spin coating and a method for manufacturing semiconductor device
CN107234525A (zh) * 2016-03-28 2017-10-10 株式会社迪思科 被加工物的评价方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6042838A (ja) * 1983-08-19 1985-03-07 Toshiba Corp 半導体ウェハの処理方法
US6033728A (en) * 1993-05-13 2000-03-07 Fujitsu Limited Apparatus for spin coating, a method for spin coating and a method for manufacturing semiconductor device
CN107234525A (zh) * 2016-03-28 2017-10-10 株式会社迪思科 被加工物的评价方法
CN107234525B (zh) * 2016-03-28 2021-01-12 株式会社迪思科 器件晶片的评价方法

Similar Documents

Publication Publication Date Title
JP5561918B2 (ja) シリコンウェーハの製造方法
US4234358A (en) Patterned epitaxial regrowth using overlapping pulsed irradiation
US7560163B2 (en) Silicon wafer and method for producing same
KR20090029205A (ko) 실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼
WO2001028000A1 (fr) Procede de fabrication d'une tranche de soi, et tranche de soi
US7893434B2 (en) High frequency diode and method for producing same
JPS5840334B2 (ja) ゲツタリング方法
JPS5897835A (ja) 半導体基体およびその製造方法
JPH03108716A (ja) 半導体集積回路装置の加熱処理方法
JP6597493B2 (ja) pn接合シリコンウェーハの製造方法
JP2010040588A (ja) シリコンウェーハ
JP6791321B2 (ja) シリコン接合ウェーハ
TWI331772B (en) Wafer processing method, semiconductor device manufacturing method, and wafer processing apparatus
JP2007103877A (ja) 半絶縁性GaAsウエハ製造方法
JPH0319218A (ja) Soi基板の作成方法及び作成装置
JP2003068744A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
JPH023539B2 (ja)
JPS6344720B2 (ja)
JP2010129918A (ja) 半導体ウェーハの表層高強度化方法
JP2010228931A (ja) シリコンウェーハおよびその製造方法
JP2008028415A (ja) Soiウエーハの製造方法及びsoiウエーハ
JP2010228925A (ja) シリコンウェーハおよびその製造方法
JPS58114435A (ja) レザ−アニ−ル方法
JP5660237B2 (ja) シリコンウェーハの製造方法
JPS5837979B2 (ja) 半導体基体内への不純物ド−プ領域の形成法