JPS5840334B2 - ゲツタリング方法 - Google Patents

ゲツタリング方法

Info

Publication number
JPS5840334B2
JPS5840334B2 JP55105180A JP10518080A JPS5840334B2 JP S5840334 B2 JPS5840334 B2 JP S5840334B2 JP 55105180 A JP55105180 A JP 55105180A JP 10518080 A JP10518080 A JP 10518080A JP S5840334 B2 JPS5840334 B2 JP S5840334B2
Authority
JP
Japan
Prior art keywords
laser
gettering
laser beam
wafer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55105180A
Other languages
English (en)
Other versions
JPS5671935A (en
Inventor
ギユンター・ハー・シユワツタケ
クウエイーシング・ヤング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5671935A publication Critical patent/JPS5671935A/ja
Publication of JPS5840334B2 publication Critical patent/JPS5840334B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/09—Laser anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/093—Laser beam treatment in general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は、不要な不純物又は結晶欠陥を装置領域から取
り除く集積回路の製造方法に関する。
集積回路プロセス技術の経済的な決定要因は、歩留りで
ある。
即ち、処理されたチップの全体の数のうち良いものの割
合である。
しばしば、不良なチップは、装置による過剰のリーク電
流のためにうまく動作しないことが起きる。
複雑な集積回路の歩留りは、典型的には２乃至３％であ
るっこの歩留りに影響を及ぼす１つの主要な要因は、集
積回路が作られるシリコン又は他の半導体ウェハ中の結
晶欠陥の割合である。
これらの結晶欠陥は２つの種類に分類できる。
即ち、転位、積層欠陥、並びに自己割込み（５ｅｌｆ
−１ｎｔｅｒｓｔ ｉｔ １ａｌｓ ）及び空孔のクラ
スタのような本来的な欠陥と、半導体基板とは異なる元
素の汚染のような外部的な欠陥とである。
転位は、非理想的な熱的条件による高温の処理（こおい
て導入される（例えば、Ｋ。
Ｍｏｒｅｚａｎｅ ａｎｄ Ｐ 、 Ｓ 、 Ｇｌｅｉ
ｍｓ Ｊ 、 Ａｐｐｌ −ｐｈｙｓ、４０．４１０４
（１９６９）；Ｓ、Ｍ。
Ｈｕ、Ａｐｐ、 、Ｐｈｙｓ、Ｌｅｔｔ、２２．２６１
（１９７３）参照）。
しかるに、積層欠陥は、基板が適当に清浄されていない
時にはエピタキシャル成長の間に（Ｂ 、 Ａ 、 Ｊ
ｏｙｃｅ、 Ｒｅｐｔ、ｐｒｏｇ、ｐｈｙｓ 、 ３７
Ｓ３６３−４２０（１９７４）参照）、又は基板が核発
生位置として働く他の種類の点欠陥クラスタを含む時に
は熱酸化の間（例えば、Ｄ、Ｊ、Ｄ。
Ｔｈｏｍａｓｚ Ｐｈｙｓ 、 ５ｔａｔ、５ｏｌｉｄ
ｉ ３．２２６１（１９６３） ；Ｓ、Ｍ、Ｈｕ％Ａｐ
ｐｌ 、Ｐｈｙｓ 。
Ｌｅｔｔ、２７．１６５（１９７６）参照）のいずれか
で導入される。
問題のない本来的な欠陥は、一般に、実用の範囲ではそ
れ自体電気的には害ではない。
しかしながら、それらは外来的な不純物と互い（こ作用
して、有害になる。
１例としては、普通トランジスタのベースを横切って転
位に沿ってエミッタ又はサブコレクタのドーパントがさ
らに拡散することＯこより形成されると考えられるのが
、トランジスタの”パイプ″の形成である（例えば、Ｆ
、 Ｂａｒｓｏｎｓ Ｍ 、 Ｓ 、 Ｈｅ５ｓ ａ
ｎｄ Ｍ 。
Ｍ、 ＲｏｙｌＪ 、ＥＩｅｃｔｒｏｃｈｅｍ、 Ｓｏ
ｃ 、 １１６゜３０４（１９６９） ；Ｇ、Ｈ，Ｐｌ
ａｎｔｉｎｇａ。
Ｉ ＥＥＥ Ｔｒａｎｓ 、 Ｅｌｅｃｔｒｏｎ Ｄ
ｅｖｉｃｅｓ ＥＤ１６．３９４（１９６９）参照）。
他の例としては、銅のような不純物の早い拡散の沈降（
ｐｒｅｃｉｐｉｔａｔｉｏｎ ） （例えば、Ｓ 、
Ｍ 、 Ｈｕａｎｄ Ｍ 、 Ｒ、Ｐｏｐｏｎｉａｋ、
Ｊ 、 Ａｐｐｌ 、 Ｐｈｙｓ。
４３．２０６７（１９７２） ；Ｐｈｙｓ 、５ｔａｔ
。
５ｏｌｉｄｉ （ａ ） １８、ＫＳｌ（１９７３）参
照）、及び鉄、ニッケル、金等のような他の不純物の早
い拡散の沈降に対して核発生の中心として働く空孔／割
込みクラスタ、積層欠陥及び転位の作用である。
１９６０年の頃から早くも、銅、鉄、ニッケル等のよう
な不純物の早い拡散の沈殿物が電子と正孔の組の再結合
／発生を容易にするように働く、非常に大きな反転リー
ク電流を生じることになることが認識されている。
この認識に基づいて、Ｇｏｅｔｚｂｅｒｇｅｒ及び５ｈ
ｏｃｋｌｅｙ （Ｊ 、 Ａｐｐｌ 。
Ｐｈｙｓ 、 ３１．１８３１（１９６０））は最初に
、これらの有害な不純物を取り除くためにホウ素又は燐
をドープした珪酸塩ガラスの層を使用することを提案し
た（ Ｓ 、Ｗ−Ｉｎｇ−１Ｊｒ、、ｅｔａｌ 、 Ｊ
、 Ｅｌｅｃｔｒｏｃｈｅｍ、 Ｓｏｃ 、 １１０
．５５３（１９６３）参照）。
集積回路の処理が複雑で時間が長くなるに連れて、処理
ステップの各々の間での汚染の変化も増増大きくなって
いる。
最初のウェハの高純度及び細心の注意を払って清潔にす
ることを信頼するのは、もはや危険以外の何ものでもな
い。
それ故（こ、他のゲッタリング・プロセスが提案されて
きた。
これらは、シリコン・ウェハへの燐又はホウ素の拡散（
例えば、Ｍ 、 Ｒ、Ｐｏｐｏｎ ｉａｋ 、 Ｗ 、
Ａ 。
Ｋｅｅｎａｎ、及びＲ、０、Ｓｃｈｗｅｎｋｅｒ ｓ
ｉｎＳｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｉｌ １ｃｏｎ
／ １９７３、ＨｏＲ，Ｈｕｆｆ及びＲ、Ｒ、Ｂｕｒ
ｇｅｓｓ １ｅｄｉｔｏｒｓ １ｐ、７０１、Ｅｌｅｃ
ｔｒｏｃｈｅｍｉｃａｌ ５ｏｃｉｅｔｙＳｏｆ ｔｂ
ｏｕｎｄ Ｓｙｍｐｏｓｉｕｍ Ｓｅｒ ｉｅｓ １Ｐ
ｒｉｎｃｅｔｏｎ１Ｎ、 Ｊ 、 ；Ｒ，Ｌ 、Ｍｅｅ
ｋｌＴ 。
Ｅ 、 ５ｅｉｄｅｌ及びＡ、 Ｇ、 Ｃｕ１ｌｉｓ、
Ｊ 。
Ｅｌｅｃｔｒｏｃｈｅｍ 、 Ｓｏｃ 、 １２２．７
８６（１９７５）；Ｊ 、 Ｌ 、 Ｌａｍｂｅｒｔ及
びＭ 、 ＲｅｅｓｅｌＳｏｌｉｄＳｔａｔｅ Ｅｌｅ
ｃｔｒｏｎ 、 １１．１０５５（１９６８）参照）、
及びウェハ背面の機械的損傷、（例えば、Ｅ 、 Ｊ
、 Ｍｅｔｚ、 Ｊ 、 Ｅｌｅｃｔｒｏｃｈｅｍ 、
Ｓｏｃ 。
１１２．４２０（１９６５）及び米国特許第３９０５１
６２号公報参照）、並びにイオン注入（例えば、Ｔ 、
Ｍ 、 Ｂｕｃｋ 、 Ｋ 、 Ａ 、 Ｐｉｃｋａ
ｒ、Ｊ 、 Ｍ 、 Ｐｏａｔｅ及びＣ、Ｍ 、 Ｈｓ
ｉｅｈ 、 Ａｐｐｌ 。
Ｐｈｙｓ 、Ｌｅｔｔ 、２０，４８５（１９７２）
；Ａｐｐｌ 、 Ｐｈｙｓ 、 Ｌｅｔｔ ２２．２３
８（１９７３）及び米国特許第４０１８６２６号公報参
照）を含む。
これらの方法の全ては、ある形又は他の形で、基板に施
されるある程度の不規則部分を含む。
しばしばそのようにはならない非常に理想化された条件
θ）下で後程熱処理が行なわれないなら、このような不
規則部分、特に機械的損傷がシリコン・ウェハを通って
能動装置領域までしばしば進むことになる。
このような損傷はまた計量し制御するのが困難である。
イオン注入の損傷の場合には、損傷した層はしばしばあ
まりにも浅いので、酸化及び食刻のような後の処理の間
に容易に取り除かれる。
さらに、後で熱処理手順を容易には最適化又は互換性に
しないのであるが、不適当な熱処理がしばしばこのよう
な注入損傷を焼成することになる。
米国特許第４０１８６２６号及び米国特許第４０６９０
６８号公報は、ゲッタリングのためにレーザーを用いる
ことを示している。
米国特許第４１３１４８７号公報は、半導体物質を蒸発
させ且つ半導体ウェハに格子損傷及び歪を生じるのに十
分な電力を有する高エネルギー・ビームのレーザーを用
いる方法を示している。
これらの特許の各々は、格子損傷がゲッタリング位置と
して働くように作られることを要する。
従って本発明の目的は、機械的損傷それ自体では役立た
ない半導体基体の主要表面への汚染、欠陥等を取り除く
方法を提供することである。
レザー・ビームによりビームの入射地点（こおける半導
体基体の表面温度を半導体物質の沸騰温度以下で融解点
まで増加できるように、電力制御されたレーザー・ビー
ムを用いることにより、ゲッタリングの中心は形成され
る。
それからレーザー・ビームは表面上をスキャンされ、固
体と液体の界面は半導体物質まで深く移動し、物質がレ
ーザー・ビームの後にもり上る間にレーザー・ビームの
下に凹所が形成される。
レーザー・ビームが適用される主要表面は、好ましくは
集積回路装置が形成されることになっているのと反対側
の基体表面であると良い。
しかしながら、半導体装置が形成されることになってい
る基体表面を主要表面として用いることは可能であり、
また時には有利でもある。
この後者の代わりの場合には、半導体基体は多くの欠陥
及び積層欠陥を含むのであるが、本発明の方法は、例え
ばソーラー・セル装置が形成されることになっている表
面におけるこれらの欠陥及び積層欠陥を減少するのに効
果的である。
さて第１及び第２図を参照すると、先行技術による大電
力のレーザー損傷ゲッタリング構造が示されている。
大電力のレーザーが例えばシリコン・ウェハのような半
導体をスキャンする。
エネルギーが大変大きいので、シリコン物質は蒸発し、
ウェハ（このこぎりのひき目のような切口が形成される
。
この切口の深さは入力電力に依存する。レーザー・ビー
ムが移動するとこの切口が急速に冷却され、これｌこよ
り物質ｌこ小さな割れ目が導入される。
半導体処理の際の続くアニーリングにより物質中に転位
が発生する。
これらの損傷転位は、このようなシリコン・ウェハ中の
少数キャリヤの寿命を向上させるためにシリコン・ウェ
ハ中でハケ゛ツタリング機構として有用である。
第１図のＸ線写真は、スクライブされたライン即ち切口
が明白に見えるこのようなスクライブされたウェハを示
す。
集積された回路装置が形成されることＩこなっているウ
ェハの反対側の面まで転位が貫通して入り込まないよう
に、レーザーの入力電力を制御することが非常に重要で
ある。
第２図は、レーザーの損傷により発生した転位がウェハ
の前面まで及んだ、第１図（こ示されるようなスクライ
ブされたラインのうちの２本の顕微鏡写真である。
この転位効果はＭＯＳキャパシタ（第２図における円形
ドツト）Ｇこおける少数キャリヤの寿命を悪化させるこ
と（こなる。
これは、先行技術のところで述べた終りの２つの節で言
及した問題である。
本発明は、第３図及び第４図を参照することにより理解
されるが、本発明では前の節で述べた転位損傷構造を生
じることのないより低く且つより制御されたレーザーの
入力電力が用いられている。
集積された回路のような装置が形成されることになって
いる半導体基体即ちウェハ１０は、基体即ちウェハの表
面上へレーザー・ビーム１１が向けられる。
レーザー・ビーム１１が適用される半導体基体即ちウェ
ハの領域の表面温蜜が物質の融点に到達し、融解が液体
領域１２で開始するように、レーザーへの電力入力が制
御される。
融解領域１２の温度は融点以上に上昇するが、しかし基
体物質の沸騰温度よりも低い温度に保たれる。
過熱されて融解が形成される。
その結果、固体と液体の界面１３が半導体物質１０中へ
深く移動することになる。
融解領域１２の位置はレーザー・ビーム１１のすぐ下に
ある。
凝固した物質１４は、ビムが矢印１５の方向にウェハを
スキャンする時（こは、レーザー・ビーム１１の直後に
位置する。
物質が第３図に示されているようにレーザー・ビームの
後にもり上がる間ｌこ、凹所がビーム１１の下（こ形成
される。
レーザー・ビームのこの凹所効果により、ビームは比較
的深く物質中へ浸透することになる。
安定状態の段階においてビーム・パスに垂直にとらえた
融解領域１２及びウェハ１０の断面図が、第４図に示さ
れている。
このタイプの過熱融解が、内部ゲッタリング中心１６の
活性化において非常に有用であることがわかった。
このような中心は、例えばシリコン・ウェハ特にウェハ
が酸素複合体（ｏｘｙｇｅｎｅｏｍｐｌｅｘｅｓ ）を
含むものに存在する。
第４図は、この効果の原理を概略的に示している。
もしこのような酸素複合体がレーザーの加熱パルスによ
り活性化されるなら、それらは成長し内部中心として働
く。
表面に多くのスキャンを有し各スキャンの距離が０．５
ミクロンであるシリコン・ウェハのＸ線写真が、第５図
（こ示されている。
このタイプの表面の融解及び凝固はいかなる結晶欠陥を
も導入しないことに注意すべきだ。
それ故に、レーザーのスキャンは写真では見えない。
これは、大電力のレザー・スキャンに関して述べたそし
て第１図及び第２図で示されたことに反している。
所望の形状に応じてシリコン上で行なわれた実際の小電
力レーザー・スキャンの顕微鏡写真が第６図に示されて
いる。
本発明方法の最終段階は、内部ゲッタリング中心へ欠陥
、汚染等の移動をもたらすための加熱の適用である。
この加熱ステップは、半導体基体のいかなる次の処理操
作とも同一とみなされない別の加熱ステップである。
代わり（こ、ゲッタリング中心が集積される回路の全て
の又は大抵の処理操作の前に半導体ウェハ中に形成され
る場合には、高温加熱ステップは半導体集積回路を形成
する際の単なる処理操作ステップである。
例えば、９７０°Ｃ乃至１０００℃の温度を含むシリコ
ンの酸化が通常、集積された回路装置の形成において用
いられる。
エピタキシャル付着は１０００℃以上の温度を含む。
次のアルミニウムのアニーリングは４００℃の温度を含
む。
前記のような電力が制御されたレーザーを用いて過熱に
より融解を形成することによるゲッタリングの原理はほ
どなく理解されるような少なくとも２つのゲッタリング
機構を含む。
第１の機構は、例えば酸素複合体を含むような中心をシ
リコン中で活性化するために最適なレーザーのパラメー
タを用いて内部ゲッタリング中心を活性化することを含
む。
この技術を用いて、集積された回路構造体が半導体基体
即ちウェハの前面に作られるのであるなら、シリコン基
体即ちウェハの背面にレーザーを適用するのが好ましい
。
この方法は、バイポーラ半導体、ＭＯＳ ＦＥＴ装置
等の製造において有用であることは、理解されるべきだ
。
第２のゲッタリング機構は結晶欠陥の転位を含む。
この機構は特に、半導体基体が多くの積層欠陥及び他の
欠陥を含む表面を有する場合に価値がある。
このような表面での過熱による融解の形成の結果、融解
中に結晶欠陥をなくし続いて再凝固することにより形成
される欠陥のない表面層となる。
結晶欠陥を解消する技術は特に、半導体ソーラ・セルの
効率を向上させるのに有用である。
例えば、シリコン・ソーラー・セルの製造には、低コス
トのシリコンが通常用いられる。
一般に低コストのシリコンは、ぶつぶつの境界（ｇｒａ
ｉｎｂｏｕｎｄａｒｉｅｓ ）、転位及び双晶のような
高密度＊＊の結晶欠陥並びに高濃度の金属不純物を含む
。
過熱による融解の形成は、ぶつぶつの境界を不活性にし
、転位及び積層欠陥を解消するために、用いられる。
これ故に、上記のプロセスはソーラセルの効率を向上さ
せるために用いられる。
さらに、過熱による融解形成のプロセスは、ソーラー・
セル装置の形成の前に半導体基体のドーパント濃度のプ
ロフィールを適合させるために用いられる。
過熱による融解形成のレーザー・プロセスの好ましい条
件が、以下Ｎｄ：ＹＡＧレーザーについて示される。
レーザー： １．０６μｍ波長のＱスイ、フチ
Ｎｄ：ＹＡＧレーザ゛ スポット・サイズ＝１１５μｍ エネルギー密度： ５乃至１０ジュール／７切口の深
さ： １乃至７μｍ パルス速度＝ ５乃至１５ＫＨｚ スキャン速度： １２．７乃至２５．４ＣｒＩＬ
／秒ウェハ上のライン間隔：０．１乃至４１ｒＬ７ｒＬ
スポット・サイズが減少するに連れて、エネルギー密度
は多少増加する。
半導体基体即ちウェハの質の向上は、少数キャリヤの寿
命特性との関係において評価される。
シリコンにおける少数キャリヤの寿命はＭＯＳキャパシ
タを用いて測定される。
寿命は、例えばＷ。Ｒ、Ｆａｈｒｎｅｒ等著ｓ Ｊ 、
Ｅｌｅｃｔｒｏｃｈｅｍ、Ｓｏｃ。
１２３．１００（１９７６）に述べられているようなＭ
Ｏ８装置のＣ−ｔ （Ｃａｐａｃ ｉ ｔａｎｃｅ−Ｔ
ｉｍｅ ）遷移応答から決められる。
レーザー過熱による融解形成のプロセスの有効性は、レ
ーザー・ゲッタされない半分とレーザー・ゲッタされた
ウェハの半分で得られた少数キャリヤ寿命を比較するこ
とにより評価される。
これは表１に示されている。表Ｉは、レーザー・ゲッタ
されたものとゲッタされないものとの各半分の寿命分布
を示す。
ゲッタされない半分（こついては、１μ秒以上の長い寿
命の歩留りはわずかに１８．２％である。
ゲッタされた半分については、歩留りは８２．９％まで
向上する。
平均寿命は、ゲッタされない半分に対する０、５７μ秒
からゲッタされた半分に対する２９８μ秒まで増加すを
。
結晶欠陥を解消し従って寿命を向上させるレーザー・ゲ
ッタリングを用いて、表■が得られる。
表■は、次のことを示す。
即ち、エネルギー密度がゼロと表では示されているよう
な過熱による融解形成で処理されなかった領域において
は、試料１の寿命は非常に短くて０．０１μ秒程度であ
る。
この短い寿命は、ＭＯＳプロセスの間にイオン注入され
た層に高密度の転位及び積層欠陥が発生した結果である
。
試料は、２Ω−のまでホウ素でドープさむた（１００）
シリコン・ウェハであった。
それからこれらの試料は８０ Ｋ ｅ Ｖで表■に示さ
れた量のアルゴンがイオン注入された。
第７図及び第８図は、レーザー過熱による融解形成のプ
ロセスの前の、イオン注入されたウェハにおける典型的
な転位及び積層欠陥を示す。
レーザー過熱による融解形成プロセスで処理された試料
１の領域は、少数キャリヤの寿命の実質的な増加を示す
。
寿命の値は、エネルギー密度が各々４．３及び４．７ジ
ユール／ｃＩｆｌで処理された領域に対しては、４．５
３及び７３５μ秒である。
これは、レーザー過熱（こより融解形成することが少数
キャリヤの寿命を処理されなかった領域のものに比べて
約５００倍向上させることを示している。
この向上は、過熱による融解形成により生じる欠陥のな
い注入層の形成の結果である。
第９図は、レーザー過熱による融解形成プロセスの後の
シリコン表面の顕微鏡写真である。
表■はさらに、１０１４乃至１０１６イオン／Ｃｒ／ｌ
のイオン注入量を用いた試料２乃至６のグループ番こつ
いての少数キャリヤの寿命を示している。
イオン注入後で且つＭＯ８Ｃ−を技術による処理の前に
測定されたこれらの試料についての少数キャリヤの寿命
は、非常（こ短くてｏ、ｏｏｉ乃至０．０２μ秒の範囲
である。
上記のような短い少数キャリヤの寿命は、第７図及び第
８図に示されているようなイオン注入された層の転位及
び積層欠陥が生じた結果である。
それからこのグループの試料は、エネルギー密度が３．
４乃至４．７ジユール／ｃＩｆｔのレーザー過熱による
融解形成方法が行なわれる。
これらの試料の最初の状態は試料１のものとは異なる。
試料１では最初の状態はイオン注入損傷による非晶質表
面層である。
一方、試料２乃至６の最初の状態は、ＭＯ８製造におけ
る高温処理操作の間のイオン注入損傷により生じた積層
欠陥中の高密度転位を含む表面層であな。
表１で示したように、一般にレーザー過熱による融解形
成方法で処理された領域は、処理されなかった領域（エ
ネルギー密度ゼロと示されている）σこ比べて約１００
倍も大きな少数キャリヤの寿命の値を有する。
【図面の簡単な説明】
第１図は、高エネルギー・レーザー・ビームで画成シた
シリコン・ウェハのＸ線写真である。 第２図は、熱処理後の第１図のあるレーザーの画成ライ
ンの顕微鏡写真である。 第３図は、本発明の方法の概略を示す。 第４図は、安定な状態の段階における第３図に示された
ビーム・パスに垂直ｔことらえた融解及び基体の固体と
の界面の断面図である。 第５図は、本発明により多くのレーザスキャンを行なっ
たシリコン・ウェハのＸ線写真である。 第６図は、本発明により第５図のシリコン・ウェハ上で
行なわれた実際のレーザー・スキャンの顕微鏡写真であ
る。 第７図及び第８図は、転位及び積層欠陥を有するシリコ
ン・ウェハの顕微鏡写真である。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体基体の表面温度を半導体物質の融解点以上で
    沸騰温度よりも低い温度まで上昇させるように電力を制
    御してレーザー・ビームを上記基体表面に照射し、上記
    照射領域における上記物質の固体−液体界面が上記物質
    中へ深く移動して上記基体内部に酸素複合体を含むゲッ
    タリング中心が活性化され且つ上記照射領域に融解、再
    凝固の際に実質的に結晶欠陥のない表面層が形成される
    ように上記レーサー・ビームを上記表面上でスキャンし
    、上記ゲッタリング中心に汚染物質及び欠陥等がゲッタ
    されるの（こ十分な時間及び温度で上記基体を加熱する
    こと、を含むゲッタリング方法。
JP55105180A 1979-11-13 1980-08-01 ゲツタリング方法 Expired JPS5840334B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/093,485 US4257827A (en) 1979-11-13 1979-11-13 High efficiency gettering in silicon through localized superheated melt formation

Publications (2)

Publication Number Publication Date
JPS5671935A JPS5671935A (en) 1981-06-15
JPS5840334B2 true JPS5840334B2 (ja) 1983-09-05

Family

ID=22239219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55105180A Expired JPS5840334B2 (ja) 1979-11-13 1980-08-01 ゲツタリング方法

Country Status (5)

Country Link
US (1) US4257827A (ja)
EP (1) EP0028737A3 (ja)
JP (1) JPS5840334B2 (ja)
CA (1) CA1140683A (ja)
IT (1) IT1150028B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59171036U (ja) * 1983-04-28 1984-11-15 三菱重工業株式会社 シリンダ−駆動方式切換装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4325182A (en) * 1980-08-25 1982-04-20 General Electric Company Fast isolation diffusion
US4390392A (en) * 1980-09-16 1983-06-28 Texas Instruments Incorporated Method for removal of minute physical damage to silicon wafers by employing laser annealing
DE3132983A1 (de) * 1981-08-20 1983-03-03 Siemens AG, 1000 Berlin und 8000 München Verfahren zum verbinden eines halbleiterchips mit einem chiptraeger
US4415373A (en) * 1981-11-17 1983-11-15 Allied Corporation Laser process for gettering defects in semiconductor devices
US4401505A (en) * 1982-03-31 1983-08-30 The United States Of America As Represented By The Administrator National Aeronautics And Space Administration Method of increasing minority carrier lifetime in silicon web or the like
DE3246480A1 (de) * 1982-12-15 1984-06-20 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zur herstellung von halbleiterscheiben mit getternder scheibenrueckseite
JPS59124136A (ja) * 1982-12-28 1984-07-18 Toshiba Corp 半導体ウエハの処理方法
DE3324551A1 (de) * 1983-07-07 1985-01-17 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zur kennzeichnung von halbleiteroberflaechen durch laserstrahlung
US4534804A (en) * 1984-06-14 1985-08-13 International Business Machines Corporation Laser process for forming identically positioned alignment marks on the opposite sides of a semiconductor wafer
US4559086A (en) * 1984-07-02 1985-12-17 Eastman Kodak Company Backside gettering of silicon wafers utilizing selectively annealed single crystal silicon portions disposed between and extending into polysilicon portions
JPH03116820A (ja) * 1989-09-29 1991-05-17 Shin Etsu Handotai Co Ltd ミスフィット転位制御方法
US5066359A (en) * 1990-09-04 1991-11-19 Motorola, Inc. Method for producing semiconductor devices having bulk defects therein
US5977706A (en) 1996-12-12 1999-11-02 Candescent Technologies Corporation Multi-compartment getter-containing flat-panel device
US6139390A (en) * 1996-12-12 2000-10-31 Candescent Technologies Corporation Local energy activation of getter typically in environment below room pressure
US8138066B2 (en) * 2008-10-01 2012-03-20 International Business Machines Corporation Dislocation engineering using a scanned laser

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585088A (en) * 1968-10-18 1971-06-15 Ibm Methods of producing single crystals on supporting substrates
US4151008A (en) * 1974-11-15 1979-04-24 Spire Corporation Method involving pulsed light processing of semiconductor devices
DE2537464A1 (de) * 1975-08-22 1977-03-03 Wacker Chemitronic Verfahren zur entfernung spezifischer kristallbaufehler aus halbleiterscheiben
US4053335A (en) * 1976-04-02 1977-10-11 International Business Machines Corporation Method of gettering using backside polycrystalline silicon
US4069068A (en) * 1976-07-02 1978-01-17 International Business Machines Corporation Semiconductor fabrication method for improved device yield by minimizing pipes between common conductivity type regions
US4131487A (en) * 1977-10-26 1978-12-26 Western Electric Company, Inc. Gettering semiconductor wafers with a high energy laser beam
US4137100A (en) * 1977-10-26 1979-01-30 Western Electric Company Forming isolation and device regions due to enhanced diffusion of impurities in semiconductor material by laser
US4144099A (en) * 1977-10-31 1979-03-13 International Business Machines Corporation High performance silicon wafer and fabrication process
US4147563A (en) * 1978-08-09 1979-04-03 The United States Of America As Represented By The United States Department Of Energy Method for forming p-n junctions and solar-cells by laser-beam processing
US4155779A (en) * 1978-08-21 1979-05-22 Bell Telephone Laboratories, Incorporated Control techniques for annealing semiconductors
US4181538A (en) * 1978-09-26 1980-01-01 The United States Of America As Represented By The United States Department Of Energy Method for making defect-free zone by laser-annealing of doped silicon

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59171036U (ja) * 1983-04-28 1984-11-15 三菱重工業株式会社 シリンダ−駆動方式切換装置

Also Published As

Publication number Publication date
EP0028737A2 (en) 1981-05-20
CA1140683A (en) 1983-02-01
EP0028737A3 (en) 1983-12-07
IT8023526A0 (it) 1980-07-18
IT8023526A1 (it) 1982-01-18
JPS5671935A (en) 1981-06-15
IT1150028B (it) 1986-12-10
US4257827A (en) 1981-03-24

Similar Documents

Publication Publication Date Title
JPS5840334B2 (ja) ゲツタリング方法
US5017508A (en) Method of annealing fully-fabricated, radiation damaged semiconductor devices
WO2011065094A1 (ja) レーザアニール装置およびレーザアニール方法
JP2010532585A (ja) 高ドープ基板の拡散制御
JPH1140633A (ja) 半導体装置におけるマイノリティキャリアのライフタイム制御方法及び装置
US4249962A (en) Method of removing contaminating impurities from device areas in a semiconductor wafer
JP5918160B2 (ja) ゲッタリング半導体ウエハおよびその製造方法
Garulli et al. In-depth oxygen contamination produced in silicon by pulsed laser irradiation
TWI733905B (zh) 裝置形成方法
JP6922851B2 (ja) ゲッタリング層の形成方法
TWI833756B (zh) 吸除層的形成方法
WO1997003458A1 (fr) Procede de fabrication d'un dispositif a semi-conducteurs
JP3207146B2 (ja) 半導体装置の製法
JPH05152304A (ja) 半導体基板の製造方法
JPS63164440A (ja) 半導体装置の製造方法
JP3539738B2 (ja) 不純物添加方法
JPS5897835A (ja) 半導体基体およびその製造方法
JPH03201440A (ja) 半導体基板の裏面歪形成方法
JPH05121414A (ja) 半導体基板の製造方法
JPS6122623A (ja) 半導体素子の製造方法
CN116190460A (zh) 肖特基二极管制备方法及肖特基二极管
JP2021022730A (ja) 半導体装置の製造方法および半導体基板
JPS5994411A (ja) 半導体装置の製造方法
JP2012138592A (ja) 半導体材料ウェハ、半導体素子および集積回路
KR20170103642A (ko) 웨이퍼를 위한 열 처리 방법