TWI733905B - 裝置形成方法 - Google Patents

裝置形成方法 Download PDF

Info

Publication number
TWI733905B
TWI733905B TW106132395A TW106132395A TWI733905B TW I733905 B TWI733905 B TW I733905B TW 106132395 A TW106132395 A TW 106132395A TW 106132395 A TW106132395 A TW 106132395A TW I733905 B TWI733905 B TW I733905B
Authority
TW
Taiwan
Prior art keywords
diffusion layer
ppma
oxygen
oxygen concentration
single crystal
Prior art date
Application number
TW106132395A
Other languages
English (en)
Other versions
TW201820477A (zh
Inventor
鈴木克佳
Original Assignee
日商信越半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越半導體股份有限公司 filed Critical 日商信越半導體股份有限公司
Publication of TW201820477A publication Critical patent/TW201820477A/zh
Application granted granted Critical
Publication of TWI733905B publication Critical patent/TWI733905B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)

Abstract

本發明為一種裝置形成方法，於單晶矽基板離子注入摻雜物而形成擴散層，並藉由雷射退火活化擴散層，其中在作為該單晶矽基板而使用該擴散層形成區域的氧濃度未滿5 ppma者的情況下，於藉由雷射退火活化擴散層之前，進行將該擴散層形成區域的氧濃度予以控制在5 ppma以上的步驟。如此一來可提供一種裝置形成方法，即便是在擴散層形成區域的氧濃度低的情況下，也能簡便地藉由雷射退火提升摻雜物的活化程度。

Description

裝置形成方法
本發明係關於以裝置製造步驟所使用的裝置形成方法，該裝置製造步驟係包含有藉由雷射退火而進行摻雜物的電氣性活化的步驟。
半導體裝置的製造步驟中，例如，為了形成源極．汲極區域的擴散層，在離子注入摻雜物後，為了回復由於離子注入所產生的缺陷及摻雜物的電氣性活化（降低抵抗）而進行退火。另一方面，根據此退火，會有離子注入後的原子擴散，而有擴散層擴大的問題。隨著近年來微細化的發展，擴散層有必要淺化至50 nm以下。為此，由於習知所使用的爐內退火、RTA（Rapid Thermal Anneal）熱處理時間長會導致擴散層擴大，故採用於非常短的時間內照射高能量的退火方法。
作為此退火方法，採用的是使用封入氙等稀有氣體的閃光燈，照射0.1～100 msec的脈衝光來加熱的閃光燈退火法。此外最近，能更加縮短加熱時間，於10～1000 nsec之間照射脈衝雷射而加熱的雷射退火法正受到研究。
再者，在活化於功率裝置IGBT（Insulated Gate Bipolar Transistor）及背照式感光元件的內面經離子注入的不純物的步驟中，為了避免表面側的裝置層的熱損傷，有時會使用熱處理時間短且能只選擇性加熱背面側的雷射退火（例如專利文獻1、非專利文獻1）。
在雷射退火法中，是照射雷射而形成熔融的部分，未熔融的部分則藉由作為晶種的磊晶成長，而能活化摻雜物（例如非專利文獻1）。再者，為了提高活化程度，提出有組合脈衝寬度相異的雷射而活化的方法（例如專利文獻2）或組合波長相異的雷射而活化的方法（例如專利文獻3）。 ［先前技術文獻］ ［專利文獻］
［專利文獻1］日本特開2010-171057號公報 ［專利文獻2］日本特開2016-096280號公報 ［專利文獻3］WO2007/015388號公報 ［非專利文獻］
［非專利文獻1］K. Huet, et. al., 2011 INTERNATIONAL IMAGE SENSOR WORKSHOP R12 (2011)
［發明所欲解決之問題］ 然而上述的習知技術，卻有著為了提高注入的摻雜物的活化程度，會導致裝置構成趨於複雜的問題點。發明人進一步研究的結果發現，特別是在當擴散層形成區域的氧濃度低的情況下，會有著注入的摻雜物的活化程度低，無法將擴散層的層電阻降至足夠低的問題，即便是使用CZ單晶矽基板的情況下，進行過IG處理等者仍會於表面區域形成氧濃度低的DZ層，且擴散層形成區域的氧濃度會逐漸降低。
鑒於上述習知技術的問題點，本發明的目的在於提供一種裝置形成方法，即便是在擴散層形成區域的氧濃度低的情況下，亦能簡便地藉由雷射退火使摻雜物的活化程度提升。 〔解決問題之技術手段〕
為了達成上述目的，本發明提供一種裝置形成方法，係離子注入摻雜物至單晶矽基板而形成擴散層，並藉由雷射退火而活化擴散層，其中在作為該單晶矽基板而使用該擴散層形成區域的氧濃度未滿5 ppma者的情況下，於藉由雷射退火活化擴散層之前，進行將該擴散層形成區域的氧濃度予以控制在5 ppma以上的步驟。
如此一來，藉由將擴散層形成區域的氧濃度予以控制在5 ppma以上，即能使氧多於雷射退火時產生的缺陷量，而得以抑制缺陷的形成，簡便地使摻雜物的活化程度提升。
此時，作為該單晶矽基板，可使用FZ單晶矽基板、MCZ單晶矽基板、及CZ單晶矽基板其中任一種，該CZ單晶矽基板係於經施以IG處理的表面區域形成有DZ層。
作為擴散層形成區域的氧濃度未滿5 ppma的單晶矽基板，能合適地使用上述的基板。
此時，作為將該擴散層形成區域的氧濃度予以控制在5 ppma以上的方法，能藉由將該單晶矽基板在氧氛圍下做熱處理，於該擴散層形成區域使氧向內擴散。
若使用如此方法，便能僅在基板的表面側及背面側的擴散層形成區域將氧濃度予以控制在5 ppma以上。
此時，作為將該擴散層形成區域的氧濃度予以控制在5 ppma以上的方法，能藉由注入含氧的離子至該單晶矽基板，而使該擴散層形成區域的氧濃度在5 ppma以上。
若使用如此方法，便能僅在基板表面內的既定的區域的擴散層形成區域將氧濃度控制在在5 ppma以上。
再者，本發明提供一種裝置形成方法，係離子注入摻雜物至在單晶矽基板形成有磊晶層的磊晶晶圓而形成擴散層，且藉由雷射退火活化擴散層，其中於藉由雷射退火活化擴散層之前，進行將該擴散層形成區域的氧濃度予以控制在5 ppma以上的步驟。
如此一來，藉由將擴散層形成區域的氧濃度予以控制在5 ppma以上，即能使氧多於雷射退火時產生的缺陷量，而得以抑制缺陷的形成，簡便地使摻雜物的活化程度提升。再者，不僅具備缺陷比拋光晶圓少的高品質，且使用磊晶層幾乎不含氧的磊晶晶圓來形成裝置的情況，能合適地應用本發明的裝置形成方法。
此時，作為將該擴散層形成區域的氧濃度予以控制在5 ppma以上的方法，能使用氧濃度為5 ppma以上的單晶矽基板，在形成磊晶層的步驟之中，使氧自該單晶矽基板向外擴散至該擴散層形成區域。
若使用如此方法，即能容易地將氧導入至磊晶層。
此時，作為將該擴散層形成區域的氧濃度予以控制在5 ppma以上的方法，能使用氧濃度為5 ppma以上的單晶矽基板，於磊晶層形成後，藉由將該磊晶晶圓以非氧化性氛圍做熱處理，而使氧自該單晶矽基板向外擴散至該擴散層形成區域。
若使用如此方法，即能在磊晶層形成後且雷射退火前的任意時間點將氧導入至磊晶層。
此時，作為將該擴散層形成區域的氧濃度予以控制在5 ppma以上的方法，能於磊晶層形成後，藉由將該磊晶晶圓在氧氛圍下做熱處理，而使氧向內擴散至該擴散層形成區域。
若使用如此方法，即能僅在表面側的擴散層形成區域將氧濃度予以控制在5 ppma以上。
此時，作為將該擴散層形成區域的氧濃度予以控制在5 ppma以上的方法，能於磊晶層形成後，將含氧的離子注入至該磊晶晶圓的磊晶層。
若使用如此方法，便能僅在晶圓表面內的既定的區域的擴散層形成區域將氧濃度控制在在5 ppma以上。
此時，作為將該擴散層形成區域的氧濃度予以控制在5 ppma以上的方法，能在形成磊晶層的步驟之中，於該磊晶層摻雜氧。
若使用此種方法，即能使磊晶層的氧分布一致。
再者，本發明提供一種裝置形成方法，係離子注入摻雜物至SOI基板而形成擴散層，且藉由雷射退火活化擴散層，其中在作為該SOI基板而使用具備氧濃度未滿5 ppma的SOI層者的情況下，於藉由雷射退火活化擴散層之前，進行將該擴散層形成區域的氧濃度予以控制在5 ppma以上的步驟。
如此一來，藉由將擴散層形成區域的氧濃度予以控制在5 ppma以上，即能使氧多於雷射退火時產生的缺陷量，而得以抑制缺陷的形成，簡便地使摻雜物的活化程度提升。再者，若使用具有低氧濃度的SOI層的SOI基板而形成裝置的情況下，能合適地應用本發明的裝置形成方法。
此時，作為將該擴散層形成區域的氧濃度予以控制在5 ppma以上的方法，能藉由將該SOI基板在氧氛圍下做熱處理，於該擴散層形成區域使氧向內擴散。
若使用如此方法，便能僅在表面一側的擴散層形成區域將氧濃度予以控制在5 ppma以上。
此時，作為將該擴散層形成區域的氧濃度予以控制在5 ppma以上的方法，能將含氧的離子注入至該SOI基板的SOI層。
若使用如此方法，便能僅在基板表面內的既定的區域的擴散層形成區域將氧濃度予以控制在5 ppma以上。
該摻雜物可含有硼、鋁、鎵、磷、砷、及銻之中任一元素。
若為如此摻雜物，即能確實地將n型區域或p型區域形成至由矽構成的擴散層形成區域。
此時，該摻雜物的離子注入，劑量為1×1012 atoms/cm2 以上為佳。
若為如此劑量，即能於擴散層形成區域與其緊接下方的區域之間，確實地形成pn接合。
該雷射退火係使用波長308 nm的準分子雷射為佳。
若如此地使用波長308 nm的準分子雷射，由於光的穿透深度為10 nm，故能選擇性加熱雷射照射部。
此時，該雷射退火係使雷射的能量大於熔解單晶矽的能量而進行為佳。
能藉由使單晶矽熔解，讓摻雜物變得容易進入置換位置，更有效地提高活化程度。
此時，該雷射退火，雷射的照射時間為10~1000 nsec為佳。
若為如此照射時間，由於照射時間短，故能選擇性加熱雷射照射部。 〔對照先前技術之功效〕
如以上，根據本發明的裝置形成方法，即便是在例如低氧濃度下使用高品質的單晶矽基板，藉由將擴散層形成區域的氧濃度予以控制在5 ppma以上，能夠使氧多於雷射退火時產生的缺陷量，而得以抑制缺陷的形成，簡便地使摻雜物的活化程度提升。
如前述，習知技術係藉由組合脈衝寬度相異的雷射的方法或組合波長相異的雷射的方法般調整雷射照射條件，而提高摻雜物的活化程度。但卻有著必須大幅變更裝置的構成這樣的問題點。經本發明人研究的結果發現，特別是在當擴散層形成區域的氧濃度低的情況下，會有著注入的摻雜物的活化程度低，無法將擴散層的層電阻降至足夠低的問題點，即便是使用CZ單晶矽基板的情況下，進行過IG處理等者仍會於表面區域形成氧濃度低的DZ層，且擴散層形成區域的氧濃度會逐漸降低。特別是在具有幾乎不含氧的磊晶層的磊晶晶圓、或是具備由於向外擴散而幾乎不含氧的SOI層的SOI基板，這些情形特別顯著。
於是，對於即便是在擴散層形成區域的氧濃度低的情況下，亦不變更裝置構成而簡便地使活化程度提升的方法，本發明人持續致力於研究。
其結果，本發明人發現，在使用擴散層形成區域的氧濃度未滿5 ppma者的情況下，藉由在實施雷射退火之前，將擴散層形成區域的氧濃度予以控制在5 ppma以上，即能使摻雜物的活化程度提升，進而完成了本發明。
以下，對於本發明，作為實施態樣的一範例，將在參考圖式的同時對本發明做詳細說明，但本發明並不受此限制。
首先，參考圖1，並同時對本發明的第1實施形態的裝置形成方法做說明。
準備擴散層形成區域的氧濃度未滿5 ppma的單晶矽基板（參考圖1的S11）。
作為擴散層形成區域的氧濃度未滿5 ppma的單晶矽基板，能使用FZ單晶矽基板、MCZ單晶矽基板、及CZ單晶矽基板其中任一種，該CZ單晶矽基板係於經施以IG處理的表面區域形成有DZ層。 作為擴散層形成區域的氧濃度未滿5 ppma的單晶矽基板，能合適地使用上述的基板。
接著，將準備的單晶矽基板的擴散層形成區域的氧濃度予以控制在5 ppma以上（參考圖1的S12）。擴散層形成區域的氧濃度的上限雖無特別限制，但例如，可為18 ppma以下。這是為了能防止氧濃度過高導致氧析出過多變得容易產生滑移之故。
作為將擴散層形成區域的氧濃度予以控制在5 ppma以上的方法，能藉由將該SOI基板在氧氛圍下做熱處理，於擴散層形成區域使氧向內擴散而形成裝置。 若使用如此方法，即能僅在表面側與背面側的擴散層形成區域將氧濃度予以控制在5 ppma以上。
氧氛圍下的熱處理溫度希望能為1100℃以上。若定為此熱處理溫度，則氧的固溶度即能成為5 ppma以上，而將擴散層形成區域的氧濃度溫度控制在5 ppma以上。即便在擴散層形成區域的矽的溫度為熔點以上，亦可以藉由將單晶矽基板的支承部保持在熔點以下而讓擴散層形成區域的氧濃度成為5 ppma以上的方式導入氧。 氧氛圍下的熱處理時間可根據形成擴散層的深度而改變。以RTA（Rapid Thermal Anneal）處理的情況下希望能為0.1秒以上。以FA（Furnace Anneal）處理的情況下希望能為1分鐘以上。
即使是在氧氛圍下加熱後，將附著於外表（單晶矽基板的表面）的氧化膜藉由氫氟酸除去之後形成擴散層，亦能得到本發明的功效。
再者，即使是於在氧氛圍下的熱處理後的降溫過程之中氧向外擴散，表面側及背面側的氧濃度成為未滿5 ppma的情況下，研磨表面側或背面側，使表面側或背面側的氧濃度為5 ppma以上，形成後述的擴散層，亦能獲得本發明的功效。
再者，作為將擴散層形成區域的氧濃度予以控制在5 ppma以上的方法，藉由注入含氧的離子，也能令擴散層形成區域的氧濃度為5 ppma以上。 若使用如此方法，即能僅在基板表面內的既定的區域的擴散層形成區域將氧濃度予以控制在5 ppma以上。
注入的離子可為氧離子，亦可注入含氧的離子簇。 離子注入的能量可根據擴散層形成區域的形成深度改變，並無特別限制。例如在使用氧離子的情況下可以為0.5 kev～3 Mev，在使用含氧的離子簇的情況下可以為3～100 kev/cluster。 儘管離子注入的劑量隨能量而變化，藉由定為1×1011 atoms/cm2 以上，即能導入5 ppma以上的氧。再者，藉由將離子注入的劑量定為2×1014 atoms/cm2 以下，由於離子注入所需要的時間不會變得太長，故相當有效率。
可以不進行對因含氧的離子的注入所導致的傷害進行回復的熱處理，而進行後述的摻雜物的離子注入而形成擴散層；也可以為了回復因含氧的離子注入所導致的傷害而進行熱處理之後，再做後述的摻雜物的離子注入而進行擴散層的形成。
接著，以離子注入摻雜物至擴散層形成區域的氧濃度予以控制在5 ppma以上的單晶矽基板，而形成擴散層（參考圖1的S13）。
離子注入的摻雜物可為含有硼、鋁、鎵、磷、砷、及銻之中任一元素的原子及分子。作為分子，例如，可使用BF2 、Bx Hy （x、y為數字）。若為如此的原子及分子，即能確實地將p型區域或n型區域形成至由矽構成的擴散層形成區域。
摻雜物的離子注入，劑量為1×1012 atoms/cm2 以上為佳。 若為如此劑量，即能於擴散層形成區域與其緊接下方的區域之間，確實地形成pn接合。
接著，在以離子注入摻雜物而形成擴散層的單晶矽基板之中，藉由雷射退火而活化擴散層（參考圖1的S14）。
雷射退火係使用波長308 nm的準分子雷射為佳。 若如此地使用波長308 nm的準分子雷射，由於光的穿透深度為10 nm，故能選擇性加熱雷射照射部。
雷射退火係使雷射的能量大於熔解單晶矽的能量而進行為佳。 儘管不使單晶矽熔解亦能活化摻雜物，但藉由使單晶矽熔解可讓摻雜物變得容易進入置換位置，更有效地提高活化程度。
雷射退火，其雷射的照射時間為10~1000 nsec為佳。 若為如此照射時間，由於照射時間短，故能選擇性加熱雷射照射部。
根據於上述說明過的本發明的第1實施形態的裝置形成方法，藉由將擴散層形成區域的氧濃度予以控制在5 ppma以上，即能使氧多於雷射退火時產生的缺陷量，而得以抑制缺陷的形成，簡便地使摻雜物的活化程度提升。
另外，儘管在上述中已說明將擴散層形成區域的氧濃度予以控制在5 ppma以上的步驟（圖1的S12）早於以離子注入摻雜物而形成擴散層的步驟（圖1的S13）進行的情況，但將擴散層形成區域的氧濃度予以控制在5 ppma以上的步驟可早於藉由雷射退火活化擴散層的步驟（圖1的S14），亦可讓將擴散層形成區域的氧濃度予以控制在5 ppma以上的步驟晚於以離子注入摻雜物而形成擴散層的步驟。例如，含氧的離子的注入可於摻雜物的離子注入前進行，亦可於摻雜物的離子注入後進行。
接著，將參考圖2，並同時對本發明的第2實施形態的裝置形成方法做說明。
首先，準備單晶矽基板（參考圖2的S21）。
接著，於準備好的單晶矽基板形成磊晶層而形成磊晶晶圓，且將磊晶晶圓的擴散層形成區域的氧濃度予以控制在5 ppma以上（參考圖2的S22）。擴散層形成區域的氧濃度的上限雖無特別限制，但例如，可為18 ppma以下。這是為了能防止氧濃度過高導致氧析出過多變得容易產生滑移之故。
作為將擴散層形成區域的氧濃度予以控制在5 ppma以上的方法，能使用氧濃度為5 ppma以上的單晶矽基板，在形成磊晶層的步驟之中，使氧自單晶矽基板向外擴散至擴散層形成區域。 若使用如此方法，即能容易地將氧導入至磊晶層。 再者，於磊晶層成長後進行研磨亦可。如此一來，便可使氧自基板擴散而達到5 ppma以上的區域在磊晶層的表面側，使擴散層形成區域達到5 ppma以上。
再者，作為將擴散層形成區域的氧濃度予以控制在5 ppma以上的方法，能使用氧濃度為5 ppma以上的單晶矽基板，在磊晶層形成之後，藉由將磊晶晶圓以非氧化性氛圍做熱處理，而使氧自單晶矽基板向外擴散至擴散層形成區域。 若使用如此方法，即能在磊晶層形成後且雷射退火前的任意時間點將氧導入至磊晶層。 在此，為縮短熱處理時間，希望能將熱處理溫度定為1000℃以上。再者，希望熱處理時間能長於30秒。 與前述相同地，使氧自單晶矽基板向外擴散之後進行研磨亦可。
作為將擴散層形成區域的氧濃度予以控制在5 ppma以上的方法，能於磊晶層形成後，藉由將磊晶晶圓在氧氛圍下做熱處理，而使氧向內擴散至擴散層形成區域。 若使用如此方法，即能僅在表面側的擴散層形成區域將氧濃度予以控制在5 ppma以上。 此時氧氛圍下的熱處理溫度希望能為1100℃以上。若定為如此熱處理溫度，則氧的固溶度即能成為5 ppma以上，而將擴散層形成區域的氧濃度溫度控制在5 ppma以上。即便在擴散層形成區域的矽的溫度為熔點以上，亦可以藉由將單晶矽基板的支承部保持在熔點以下而讓擴散層形成區域的氧濃度成為5 ppma以上的方式導入氧。 氧氛圍下的熱處理時間可根據形成擴散層的深度而改變。以RTA（Rapid Thermal Anneal）處理的情況下希望能為0.1秒以上。以FA（Furnace Anneal）處理的情況下希望能為1分鐘以上。
即使在氧氛圍下加熱後，將附著於外表（單晶矽基板的表面）的氧化膜藉由氫氟酸除去之後，進行後述的擴散層的形成，亦能得到本發明的功效。
再者，即使於在氧氛圍下的熱處理後的降溫過程之中氧向外擴散，表面側的氧濃度成為未滿5 ppma的情況下，研磨表面，使氧濃度為5 ppma以上的部分露出至表面側，進行後述的擴散層的形成，亦能獲得本發明的功效。
此時，作為將擴散層形成區域的氧濃度予以控制在5 ppma以上的方法，能於磊晶層形成後，將含氧的離子注入磊晶晶圓的磊晶層。若使用如此方法，即能僅於晶圓表面內的既定的區域的擴散層形成區域將氧濃度予以控制在5 ppma以上。
注入的離子可為氧離子，亦可注入含氧的離子簇。 離子注入的能量可根據擴散層形成區域的形成深度改變，並無特別限制。例如在氧離子的情況下可以為0.5 kev～3 Mev，在使用離子簇的情況下可以為3～100 kev/cluster。 儘管離子注入的劑量會隨能量而變化，藉由定為1×1011 atoms/cm2 以上，即能導入5 ppma以上的氧。再者，藉由將離子注入的劑量定為2×1014 atoms/cm2 以下，由於離子注入所需要的時間不會變得太長，故有效率。
可以不進行對因含氧的離子注入所導致的傷害進行回復的熱處理，而進行後述的摻雜物的離子注入而形成擴散層，也可以為了對因含氧的離子注入所導致的傷害進行回復而進行熱處理之後，再做後述的摻雜物的離子注入而進行擴散層的形成。
作為將擴散層形成區域的氧濃度予以控制在5 ppma以上的方法，在形成磊晶層的步驟之中，可於該磊晶層摻雜氧。若使用此種方法，即能使磊晶層的氧的分布一致。此可藉由在將磊晶層予以氣相成長中時，將含氧的氣體混入成長氣體中來實施。
接著，將擴散層形成區域的氧濃度予以控制在5 ppma以上的磊晶矽晶圓，以離子注入摻雜物而形成擴散層（參考圖2的S23）。
注入的摻雜物可為含有硼、鋁、鎵、磷、砷、及銻之中任一元素的原子及分子。作為分子，例如，可使用BF2 、Bx Hy （x、y為數字）。若為如此的原子及分子，即能確實地將p型區域或n型區域形成至由矽構成的擴散層形成區域。
摻雜物的離子注入，劑量為1×1012 atoms/cm2 以上為佳。 若為如此劑量，即能於擴散層形成區域與其緊接下方的區域之間，確實地形成pn接合。
接著，在以離子注入摻雜物而形成擴散層的磊晶矽晶圓之中，藉由雷射退火而活化擴散層（參考圖2的S24）。
雷射退火係使用波長308 nm的準分子雷射為佳。 若如此地使用波長308 nm的準分子雷射，由於光的穿透深度為10 nm，故能選擇性加熱雷射照射部。
雷射退火係使雷射的能量大於熔解單晶矽的能量而進行為佳。 儘管不使單晶矽熔解亦能活化摻雜物，但藉由使單晶矽熔解可讓摻雜物變得容易進入置換位置，更有效地提高活化程度。
雷射退火，其雷射的照射時間為10~1000 nsec為佳。 若為如此照射時間，由於照射時間短，故能選擇性加熱雷射照射部。
根據於上述說明過的本發明的第2實施形態的裝置形成方法，藉由將擴散層形成區域的氧濃度予以控制在5 ppma以上，即能使氧多於雷射退火時產生的缺陷量，而得以抑制缺陷的形成，簡便地使摻雜物的活化程度提升。再者，在使用缺陷比拋光晶圓少的高品質的磊晶晶圓而形成裝置的情況，能合適地應用本發明的第2實施形態的裝置形成方法。
另外，儘管在上述中已說明將擴散層形成區域的氧濃度予以控制在5 ppma以上的步驟早於以離子注入摻雜物而形成擴散層的步驟（圖2的S23）進行的情況，但將擴散層形成區域的氧濃度予以控制在5 ppma以上的步驟可早於藉由雷射退火活化擴散層的步驟（圖2的S24），亦可讓將擴散層形成區域的氧濃度予以控制在5 ppma以上的步驟晚於以離子注入摻雜物而形成擴散層的步驟。例如，含氧的離子的注入可於摻雜物的離子注入前進行，亦可於摻雜物的離子注入後進行。
接著，將參考圖3，並同時對本發明的第3實施形態的裝置形成方法做說明。
首先，準備具備氧濃度未滿5 ppma的SOI層的SOI基板（參考圖3的S31）。
接著，將準備好的SOI基板的擴散層形成區域的氧濃度予以控制在5 ppma以上（參考圖3的S32）。擴散層形成區域的氧濃度的上限雖無特別限制，但例如，可為18 ppma以下。這是為了能防止氧濃度過高導致氧析出過多變得容易產生滑移之故。
此時，作為將擴散層形成區域的氧濃度予以控制在5 ppma以上的方法，能藉由將該SOI基板在氧氛圍下做熱處理，於擴散層形成區域使氧向內擴散。若使用如此方法，即能僅在表面側的擴散層形成區域將氧濃度予以控制在5 ppma以上。
在此，氧氛圍下的熱處理溫度希望能為1100℃以上。若定為此熱處理溫度，則氧的固溶度即能成為5 ppma以上，而將擴散層形成區域的氧濃度溫度控制在5 ppma以上。即便在擴散層形成區域的矽的溫度為熔點以上，亦可以藉由將單晶矽基板的支承部保持在熔點以下而讓擴散層形成區域的氧濃度為5 ppma以上的方式導入氧。氧氛圍下的熱處理時間可根據形成擴散層的深度而改變。以RTA（Rapid Thermal Anneal）處理的情況下希望能為0.1秒以上。以FA（Furnace Anneal）處理的情況下希望能為1分鐘以上。
即使在氧氛圍下加熱後，將附著於外表（單晶矽基板的表面）的氧化膜藉由氫氟酸除去之後，進行後述的擴散層的形成，亦能得到本發明的功效。
此時，作為將擴散層形成區域的氧濃度予以控制在5 ppma以上的方法，能將含氧的離子注入SOI基板的SOI層。 若使用如此方法，即能僅於晶圓表面內的既定的區域的擴散層形成區域將氧濃度予以控制在5 ppma以上。
注入的離子可為氧離子，亦可注入含氧的離子簇。 離子注入的能量可根據擴散層形成區域的形成深度改變，並無特別限制。例如在使用氧離子的情況下可以為0.5 kev～3 Mev，在使用離子簇的情況下可以為3～100 kev/cluster。 儘管離子注入的劑量會隨能量而變化，藉由定為1×1011 atoms/cm2 以上，即能導入5 ppma以上的氧。再者，藉由將離子注入的劑量定為2×1014 atoms/cm2 以下，由於離子注入所需要的時間不會變得太長，故有效率。
可以不進行對因含氧的離子的注入所導致的傷害進行回復的熱處理，而進行後述的摻雜物的離子注入而形成擴散層，也可以為了回復因含氧的離子注入所導致的傷害而進行熱處理之後，再做後述的摻雜物的離子注入而進行擴散層的形成。
接著，離子注入摻雜物至擴散層形成區域的氧濃度予以控制在5 ppma以上的SOI基板的SOI層，而形成擴散層（參考圖3的S33）。
注入的摻雜物可為含有硼、鋁、鎵、磷、砷、及銻之中任一元素的原子及分子。作為分子，例如，可使用BF2 、Bx Hy （x、y為數字）。若為如此的原子及分子，即能確實地將p型區域或n型區域形成至由矽構成的擴散層形成區域。
摻雜物的離子注入，劑量為1×1012 atoms/cm2 以上為佳。 若為如此劑量，即能於擴散層形成區域與其緊接方的區域之間，確實地形成pn接合。
接著，在以離子注入摻雜物而形成擴散層的SOI基板之中，藉由雷射退火而活化擴散層（參考圖3的S34）。
雷射退火係使用波長308 nm的準分子雷射為佳。 若如此地使用波長308 nm的準分子雷射，由於光的穿透深度為10 nm，故能選擇性加熱雷射照射部。
雷射退火係使雷射的能量大於熔解單晶矽的能量而進行為佳。 儘管不使單晶矽熔解亦能活化摻雜物，但藉由使單晶矽熔解可讓摻雜物變得容易進入置換位置，更有效地提高活化程度。
雷射退火，其雷射的照射時間為10~1000 nsec為佳。 若為如此照射時間，由於照射時間短，故能選擇性加熱雷射照射部。
根據於上述說明過的本發明的第3實施形態的裝置形成方法，藉由將擴散層形成區域的氧濃度予以控制在5 ppma以上，即能使氧多於雷射退火時產生的缺陷量，而得以抑制缺陷的形成，簡便地使摻雜物的活化程度提升。再者，在使用SOI基板而形成裝置的情況，能合適地應用本發明的第3實施形態的裝置形成方法。
另外，儘管在上述中已說明將擴散層形成區域的氧濃度予以控制在5 ppma以上的步驟（圖3的S32）早於以離子注入摻雜物而形成擴散層的步驟（圖3的S33）進行的情況，但將擴散層形成區域的氧濃度予以控制在5 ppma以上的步驟可早於藉由雷射退火活化擴散層的步驟（圖3的S34），亦可讓將擴散層形成區域的氧濃度予以控制在5 ppma以上的步驟晚於以離子注入摻雜物而形成擴散層的步驟。例如，含氧的離子的注入可於摻雜物的離子注入前進行，亦可於摻雜物的離子注入後進行。 ［實驗例］
以下，將呈現實驗例、實施例、及比較例而對本發明做更具體的說明，但本發明不限於此。
（實驗例1、實驗例2） 準備氧濃度低的磊晶晶圓［於單晶矽基板形成有磊晶層者，磊晶層的氧濃度：未滿0.05 ppma（JEIDA），磊晶層厚度：3 μm］（實驗例1）與氧濃度高的單晶矽基板［氧濃度：未滿13 ppma（JEIDA）］（實驗例2）。
單晶矽基板的導電型、電阻率、直徑、結晶方位如下。 導電型 ：p型 電阻率 ：8～20 Ω･cm 直徑 ：300 mm 結晶方位 ：＜100＞
接著離子注入砷至準備好的磊晶晶圓及單晶矽基板。劑量為1×1015 atoms/cm2 ，能量為20 kev。接著，為了使摻雜物電氣性活化，進行雷射退火。雷射的波長為308 nm，雷射的脈衝寬度為150 ns，雷射的能量為2.5～3.7 J/cm2 。雷射照射係於室溫的空氣氛圍中進行。之後，以SIMS（Secondary Ion Mass Spectrometry）測定砷的分布，發現分布並不受氧的影響。
接著，測定形成的擴散層的薄膜電阻。測定結果示於圖4。在圖4中，三角形標示（▲）為氧濃度低的磊晶晶圓（實驗例1），圓圈標示（●）為氧濃度高的單晶矽基板（實驗例2）。擴散層形成區域的氧濃度低的磊晶晶圓變為90~115 Ω/□，但氧濃度高的單晶矽基板卻變為40~50 Ω/□，因此發現氧濃度高者其電氣性活化程度較高（電阻低）。
（實驗例3） 準備氧濃度落在2～13 ppma（JEIDA）的單晶矽基板。 單晶矽基板的導電型、電阻率、直徑、結晶方位如下。 導電型 ：p型 電阻率 ：8～20 Ω･cm 直徑 ：300 mm 結晶方位 ：＜100＞
接著，離子注入砷至準備好的單晶矽基板而形成擴散層。劑量為1×1015 atoms/cm2 ，能量為20 kev。接著，為了使擴散層的摻雜物電氣性活化，進行雷射退火。雷射的波長為308 nm，雷射的脈衝寬度為150 ns，雷射的能量為2.5 J/cm2 。雷射照射係於室溫的空氣氛圍中進行。
接著，測定形成的擴散層的薄膜電阻。測定結果示於圖5。發現藉由使用氧濃度在5 ppma以上的單晶矽基板，可提高電氣性活化程度（亦即，能降低電阻）。
（實施例1、比較例1） 準備磊晶晶圓［於單晶矽基板形成有磊晶層者，磊晶層的氧濃度：未滿0.1 ppma（JEIDA），磊晶層厚度：3 μm］。 單晶矽基板的導電型、電阻率、直徑、結晶方位如下。 導電型 ：p型 電阻率 ：0.008～0.015 Ω･cm 磊晶層電阻率 ：1～2 Ω･cm 直徑 ：300 mm 結晶方位 ：＜100＞
接著離子注入氧至磊晶層。劑量為1×1012 ～1.5×1013 atoms/cm2 ，能量為40 kev。此時，自磊晶層的表面至深度200 nm為止，所包含的平均氧濃度為1～14 ppma（實施例1中平均氧濃度為5～14 ppma，比較例1中平均氧濃度為1 ppma）。接著，作為摻雜物以離子注入砷至磊晶晶圓而形成擴散層。劑量為1×1015 atoms/cm2 ，能量為20 kev。 接著，為了使擴散層的摻雜物電氣性活化，進行雷射退火。雷射的波長為308 nm，雷射的脈衝寬度為150 ns，雷射的能量為2.5 J/cm2 。雷射照射係於室溫的空氣氛圍中進行。此時的擴散層的厚度為200 nm以下。
接著，測定實施例1及比較例1的磊晶晶圓的擴散層的薄膜電阻。測定結果示於圖6。在圖6中，白色圓圈標示（○）為比較例1的磊晶晶圓，黑色圓圈標示（●）為實施例1的磊晶晶圓。發現藉由將磊晶晶圓的擴散層形成區域的氧濃度予以控制在5 ppma以上，可提高電氣性活化程度（亦即，能降低電阻）。
此外，本發明並不限定於上述的實施方式。上述實施方式為舉例說明，凡具有與本發明的申請專利範圍所記載之技術思想實質上同樣之構成，產生相同的功效者，不論為何物皆包含在本發明的技術範圍內。
無
圖1係呈現本發明的第1實施形態的裝置形成方法的流程圖。 圖2係呈現本發明的第2實施形態的裝置形成方法的流程圖。 圖3係呈現本發明的第3實施形態的裝置形成方法的流程圖。 圖4係呈現實驗例1與實驗例2中的薄膜電阻測定結果的圖。 圖5係呈現在實驗例3之中拋光晶圓的氧濃度與薄膜電阻的關係的圖。 圖6係呈現在實驗例1與比較例1之中注入氧離子至磊晶晶圓的情況下的擴散層形成區域中的氧濃度與薄膜電阻的關係的圖。

Claims (20)

  1. 一種裝置形成方法，係離子注入摻雜物至單晶矽基板而形成擴散層，且藉由雷射退火而活化擴散層，其中在作為該單晶矽基板而使用該擴散層形成區域的氧濃度未滿5ppma者的情況下，於藉由雷射退火活化擴散層之前，進行將該擴散層形成區域的氧濃度予以控制在5ppma以上的步驟。
  2. 如請求項第1項所述之裝置形成方法，其中作為該單晶矽基板，使用FZ單晶矽基板、MCZ單晶矽基板、及CZ單晶矽基板其中任一種，該CZ單晶矽基板係於經施以IG處理的表面區域形成有DZ層。
  3. 如請求項第1項所述之裝置形成方法，其中作為將該擴散層形成區域的氧濃度予以控制在5ppma以上的方法，係藉由將該單晶矽基板在氧氛圍下做熱處理，於該擴散層形成區域使氧向內擴散。
  4. 如請求項第2項所述之裝置形成方法，其中作為將該擴散層形成區域的氧濃度予以控制在5ppma以上的方法，係藉由將該單晶矽基板在氧氛圍下做熱處理，於該擴散層形成區域使氧向內擴散。
  5. 如請求項第1項所述之裝置形成方法，其中作為將該擴散層形成區域的氧濃度予以控制在5ppma以上的方法，藉由注入含氧的離子至該單晶矽基板，而使該擴散層形成區域的氧濃度在5ppma以上。
  6. 如請求項第2項所述之裝置形成方法，其中作為將該擴散層形成區域的氧濃度予以控制在5ppma以上的方法，藉由注入含氧的離子至該單晶矽基板，而使該擴散層形成區域的氧濃度在5ppma以上。
  7. 一種裝置形成方法，係離子注入摻雜物至在單晶矽基板形成有磊晶層的磊晶晶圓而形成擴散層，且藉由雷射退火活化擴散層，其中於藉由雷射退火活化擴散層之前，進行將該擴散層形成區域的氧濃度予以控制在5ppma以上的步驟。
  8. 如請求項第7項所述之裝置形成方法，其中作為將該擴散層形成區域的氧濃度予以控制在5ppma以上的方法，使用氧濃度為5ppma以上的單晶矽基板，在形成磊晶層的步驟之中，使氧自該單晶矽基板向外擴散至該擴散層形成區域。
  9. 如請求項第7項所述之裝置形成方法，其中作為將該擴散層形成區域的氧濃度予以控制在5ppma以上的方法，使用氧濃度為5ppma以上的單晶矽基板，於磊晶層形成後，藉由將該單晶矽基板以非氧化性氛圍做熱處理，而使氧自該單晶矽基板向外擴散至該擴散層形成區域。
  10. 如請求項第7項所述之裝置形成方法，其中作為將該擴散層形成區域的氧濃度予以控制在5ppma以上的方法，於磊晶層形成後，藉由將該磊晶晶圓在氧氛圍下做熱處理，而使氧向內擴散至該擴散層形成區域。
  11. 如請求項第7項所述之裝置形成方法，其中作為將該擴散層形成區域的氧濃度予以控制在5ppma以上的方法，於磊晶層形成後，注入含氧的離子至該磊晶晶圓的該磊晶層。
  12. 如請求項第7項所述之裝置形成方法，其中作為將該擴散層形成區域的氧濃度予以控制在5ppma以上的方法，在形成磊晶層的步驟之中，於該磊晶層摻雜氧。
  13. 一種裝置形成方法，係以離子注入摻雜物至SOI基板而形成擴散層，且藉由雷射退火活化擴散層，其中在作為該SOI基板使用具備氧濃度未滿5ppma的SOI層者的情況下，於藉由雷射退火活化擴散層之前，進行將該擴散層形成區域的氧濃度予以控制在5ppma以上的步驟。
  14. 如請求項第13項所述之裝置形成方法，其中作為將該擴散層形成區域的氧濃度予以控制在5ppma以上的方法，藉由將該SOI基板在氧氛圍下做熱處理，使氧向內擴散至該擴散層形成區域。
  15. 如請求項第13項所述之裝置形成方法，其中作為將該擴散層形成區域的氧濃度予以控制在5ppma以上的方法，注入含氧的離子至該SOI基板的該SOI層。
  16. 如請求項第1項至第15項中任1項所述之裝置形成方法，其中該摻雜物含有硼、鋁、鎵、磷、砷、及銻之中任一元素。
  17. 如請求項第1項至第15項中任1項所述之裝置形成方法，其中該摻雜物的離子注入，劑量為1×1012atoms/cm2以上。
  18. 如請求項第1項至第15項中任1項所述之裝置形成方法，其中該雷射退火係使用波長308nm的準分子雷射。
  19. 如請求項第1項至第15項中任1項所述之裝置形成方法，其中該雷射退火係使雷射的能量大於熔解單晶矽的能量而進行。
  20. 如請求項第1項至第15項中任1項所述之裝置形成方法，其中該雷射退火，雷射的照射時間為10~1000nsec。
TW106132395A 2016-11-15 2017-09-21 裝置形成方法 TWI733905B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016222249A JP6579086B2 (ja) 2016-11-15 2016-11-15 デバイス形成方法
JPJP2016-222249 2016-11-15

Publications (2)

Publication Number Publication Date
TW201820477A TW201820477A (zh) 2018-06-01
TWI733905B true TWI733905B (zh) 2021-07-21

Family

ID=62145467

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106132395A TWI733905B (zh) 2016-11-15 2017-09-21 裝置形成方法

Country Status (7)

Country Link
US (1) US10748772B2 (zh)
JP (1) JP6579086B2 (zh)
KR (1) KR102392885B1 (zh)
CN (1) CN109891553B (zh)
DE (1) DE112017005251T5 (zh)
TW (1) TWI733905B (zh)
WO (1) WO2018092401A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11461393B1 (en) 2019-12-09 2022-10-04 Amazon Technologies, Inc. Automated identification and mapping of objects in video content

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167683A (ja) * 1997-08-20 1999-03-09 Nec Corp 半導体装置の製造方法
WO1999039381A1 (en) * 1998-01-29 1999-08-05 Varian Semiconductor Equipment Associates, Inc. Method for forming shallow junctions in semiconductor wafers using controlled, low level oxygen ambients during annealing
JPH11251260A (ja) * 1998-03-04 1999-09-17 Nec Corp 半導体装置の製造方法
JP2007535174A (ja) * 2004-04-26 2007-11-29 バリアン・セミコンダクター・イクイップメント・アソシエーツ・インコーポレーテッド 光学照射を用いた接合形成装置及び方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817674A (ja) * 1981-07-24 1983-02-01 Seiko Epson Corp Ｍｏｓ型半導体装置
JP4531175B2 (ja) * 1998-12-03 2010-08-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001147446A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 液晶表示装置とその製造方法
JP4618842B2 (ja) * 2000-03-27 2011-01-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4558140B2 (ja) * 2000-05-02 2010-10-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4064075B2 (ja) * 2000-06-07 2008-03-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4562868B2 (ja) * 2000-06-28 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4439789B2 (ja) * 2001-04-20 2010-03-24 株式会社半導体エネルギー研究所 レーザ照射装置、並びに半導体装置の作製方法
JP4401667B2 (ja) * 2003-03-26 2010-01-20 株式会社 液晶先端技術開発センター アニール用薄膜半導体構造体、薄膜半導体用アニール方法、薄膜半導体装置、薄膜半導体装置製造方法、および表示装置。
WO2007015388A1 (ja) 2005-08-03 2007-02-08 Phoeton Corp. 半導体装置の製造方法および半導体装置の製造装置
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
JP5252867B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5343371B2 (ja) * 2008-03-05 2013-11-13 株式会社Ｓｕｍｃｏ シリコン基板とその製造方法
SG182208A1 (en) * 2008-12-15 2012-07-30 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
JP2010171057A (ja) 2009-01-20 2010-08-05 Denso Corp 半導体装置およびその製造方法
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
JP6067585B2 (ja) * 2011-12-28 2017-01-25 富士電機株式会社 半導体装置および半導体装置の製造方法
US8889534B1 (en) * 2013-05-29 2014-11-18 Tokyo Electron Limited Solid state source introduction of dopants and additives for a plasma doping process
WO2015087507A1 (ja) * 2013-12-10 2015-06-18 株式会社アルバック 絶縁ゲートバイポーラトランジスタおよびその製造方法
US9312135B2 (en) * 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
DE102014114683B4 (de) * 2014-10-09 2016-08-04 Infineon Technologies Ag Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
JP6338512B2 (ja) 2014-11-17 2018-06-06 住友重機械工業株式会社 半導体装置の製造方法及びレーザアニール装置
DE102015107085A1 (de) * 2015-05-06 2016-11-10 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Sauerstoffkorrelierte thermische Donatoren enthaltende Halbleitervorrichtung
CN107104144B (zh) * 2016-02-22 2019-12-27 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10692736B2 (en) * 2016-11-14 2020-06-23 Shin-Etsu Chemical Co., Ltd. Method for producing high-photoelectric-conversion-efficiency solar cell and high-photoelectric-conversion-efficiency solar cell

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167683A (ja) * 1997-08-20 1999-03-09 Nec Corp 半導体装置の製造方法
WO1999039381A1 (en) * 1998-01-29 1999-08-05 Varian Semiconductor Equipment Associates, Inc. Method for forming shallow junctions in semiconductor wafers using controlled, low level oxygen ambients during annealing
JPH11251260A (ja) * 1998-03-04 1999-09-17 Nec Corp 半導体装置の製造方法
JP2007535174A (ja) * 2004-04-26 2007-11-29 バリアン・セミコンダクター・イクイップメント・アソシエーツ・インコーポレーテッド 光学照射を用いた接合形成装置及び方法

Also Published As

Publication number Publication date
CN109891553B (zh) 2023-02-21
KR20190076972A (ko) 2019-07-02
KR102392885B1 (ko) 2022-05-02
DE112017005251T5 (de) 2019-07-11
JP6579086B2 (ja) 2019-09-25
US10748772B2 (en) 2020-08-18
TW201820477A (zh) 2018-06-01
US20200194263A1 (en) 2020-06-18
WO2018092401A1 (ja) 2018-05-24
CN109891553A (zh) 2019-06-14
JP2018081993A (ja) 2018-05-24

Similar Documents

Publication Publication Date Title
US7825016B2 (en) Method of producing a semiconductor element
US8211785B2 (en) Fabrication method for semiconductor device including flash lamp annealing processes
JP2004063574A5 (zh)
KR100766254B1 (ko) 태양전지용 접합층 형성방법
US7833886B2 (en) Method of producing a semiconductor element in a substrate
JP2005510871A5 (zh)
TWI733905B (zh) 裝置形成方法
JP2008510300A (ja) 極浅接合の形成方法
US6952269B2 (en) Apparatus and method for adiabatically heating a semiconductor surface
JP2019129233A (ja) Ｓｏｉウェーハの製造方法
TWI331772B (en) Wafer processing method, semiconductor device manufacturing method, and wafer processing apparatus
JP2010129918A (ja) 半導体ウェーハの表層高強度化方法
JP2004055694A (ja) 絶縁されたシリコン単結晶層を含む半導体基板の製造方法
TW200405478A (en) Method for fabricating semiconductor device
JP5010352B2 (ja) 半導体装置の製造方法
KR20090056671A (ko) 웨이퍼를 어닐링하는 급속 열처리 장치 및 방법
JPH0547978B2 (zh)
JP2005079110A (ja) 半導体装置およびその製造方法
JP5929063B2 (ja) 半導体装置の製造方法
TW201343300A (zh) 形成一吸氣層的方法
CN110578168A (zh) 吸除层的形成方法及硅晶圆
JPH06151348A (ja) 半導体装置の製造方法
JPH04170022A (ja) 埋め込み層の形成方法
JP2005294732A (ja) 導電特性領域の作成方法