JPH1167683A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1167683A JPH1167683A JP22357497A JP22357497A JPH1167683A JP H1167683 A JPH1167683 A JP H1167683A JP 22357497 A JP22357497 A JP 22357497A JP 22357497 A JP22357497 A JP 22357497A JP H1167683 A JPH1167683 A JP H1167683A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- substrate
- oxygen
- impurities
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 活性化工程における不純物の増速拡散を抑制
でき、低い接合リーク電流等の電気的特性に優れた浅い
接合の形成が容易な半導体装置の製造方法を提供する。 【解決手段】 イオン注入による半導体基板への不純物
導入時に発生する欠陥に酸素を固着させ、後の活性化の
ための熱処理における不純物の増速拡散を抑制できるよ
うに熱処理を行う工程を行う。
でき、低い接合リーク電流等の電気的特性に優れた浅い
接合の形成が容易な半導体装置の製造方法を提供する。 【解決手段】 イオン注入による半導体基板への不純物
導入時に発生する欠陥に酸素を固着させ、後の活性化の
ための熱処理における不純物の増速拡散を抑制できるよ
うに熱処理を行う工程を行う。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関する。
法に関する。
【０００２】
【従来の技術】近年、デバイスの微細化及び高集積化に
伴い、拡散層の浅接合化が要求されている。これに対
し、従来はイオン注入法での注入電圧の低加速化、イオ
ン注入時のイオンのチャネリング抑制のためのプリアモ
ルファス化法、及びその他の新しい不純物導入方法が各
種検討されている。なかでもイオン注入法は、他の手法
に比べてドーピング濃度の制御性、量産性、安定性及び
実績ともに安定しており、イオン注入法を用いた浅接合
形成が望まれている。
伴い、拡散層の浅接合化が要求されている。これに対
し、従来はイオン注入法での注入電圧の低加速化、イオ
ン注入時のイオンのチャネリング抑制のためのプリアモ
ルファス化法、及びその他の新しい不純物導入方法が各
種検討されている。なかでもイオン注入法は、他の手法
に比べてドーピング濃度の制御性、量産性、安定性及び
実績ともに安定しており、イオン注入法を用いた浅接合
形成が望まれている。
【０００３】以下、プリアモルファス化法を用いた浅接
合形成法について、特開平８−１４８６７７号公報を用
いて説明する。図５及び図６にそれぞれ、注入深さを示
す模式的工程断面図（図５）及びリン注入における実施
例でのＳＩＭＳプロファイル（図６）を示す。
合形成法について、特開平８−１４８６７７号公報を用
いて説明する。図５及び図６にそれぞれ、注入深さを示
す模式的工程断面図（図５）及びリン注入における実施
例でのＳＩＭＳプロファイル（図６）を示す。
【０００４】はじめに、図５（ａ）に示すように、基板
の結晶領域２９へ導電性に寄与しない中性イオン３０を
注入し、表面を厚さＤ1だけ非晶質層３１を形成する。
このとき、非晶質層と結晶領域の界面（ａ／ｃ界面）３
２が基板表面から深さＤ1の位置に形成される。この深
さＤ1は、不純物イオンを後工程のイオン注入条件と同
一条件で基板の結晶領域にイオン注入した場合に形成さ
れる非晶質層深さＤ2よりも深く形成される。また、不
純物イオンを後工程のイオン注入条件と同一条件で基板
の結晶領域ににイオン注入した場合に形成される実効的
不純物分布深さＤ3より浅く形成される。次に、図５
（ｂ）に示すように、不純物イオン３３をイオン注入
し、イオン注入層３４を形成する。これにより、ａ／ｃ
界面３２の位置は変化せず、不純物の分布のみがａ／ｃ
界面３２の位置を越え、深さＤyまで達する。このＤyは
深さＤ3と等しくなる。この後、図５（ｃ）に示すよう
に、熱処理により、非晶質層を再結晶化するとともに不
純物を活性化し、さらに熱拡散により深さＤzの不純物
拡散層３５を形成する。
の結晶領域２９へ導電性に寄与しない中性イオン３０を
注入し、表面を厚さＤ1だけ非晶質層３１を形成する。
このとき、非晶質層と結晶領域の界面（ａ／ｃ界面）３
２が基板表面から深さＤ1の位置に形成される。この深
さＤ1は、不純物イオンを後工程のイオン注入条件と同
一条件で基板の結晶領域にイオン注入した場合に形成さ
れる非晶質層深さＤ2よりも深く形成される。また、不
純物イオンを後工程のイオン注入条件と同一条件で基板
の結晶領域ににイオン注入した場合に形成される実効的
不純物分布深さＤ3より浅く形成される。次に、図５
（ｂ）に示すように、不純物イオン３３をイオン注入
し、イオン注入層３４を形成する。これにより、ａ／ｃ
界面３２の位置は変化せず、不純物の分布のみがａ／ｃ
界面３２の位置を越え、深さＤyまで達する。このＤyは
深さＤ3と等しくなる。この後、図５（ｃ）に示すよう
に、熱処理により、非晶質層を再結晶化するとともに不
純物を活性化し、さらに熱拡散により深さＤzの不純物
拡散層３５を形成する。
【０００５】この実施例では、Ｓｉ+イオンを、加速電
圧６０ｋｅＶ、ドーズ５×１０14／ｃｍ2、注入角度７
°で注入し、基板表面をＤ1＝０．０９５μｍ厚で非晶
質化している。この後、Ｐ+イオンを、加速電圧２０ｋ
ｅＶ、ドーズ５×１０15／ｃｍ2、注入角度７°で注入
している。なお、このＰ+イオンの注入のみを行った場
合に形成されるａ／ｃ界面深さＤ2は０．０８μｍとな
り、Ｄ1より浅くなる。次に、ＲＴＡ装置を用い、Ｎ2雰
囲気において１０秒間で８５０℃まで昇温し、１０秒間
保持する熱処理を行っている。この結果、図６に示され
ているＳＩＭＳプロファイルから、Ｐのプロファイル
は、チャネリング及び増速拡散が抑制されていることが
わかる。
圧６０ｋｅＶ、ドーズ５×１０14／ｃｍ2、注入角度７
°で注入し、基板表面をＤ1＝０．０９５μｍ厚で非晶
質化している。この後、Ｐ+イオンを、加速電圧２０ｋ
ｅＶ、ドーズ５×１０15／ｃｍ2、注入角度７°で注入
している。なお、このＰ+イオンの注入のみを行った場
合に形成されるａ／ｃ界面深さＤ2は０．０８μｍとな
り、Ｄ1より浅くなる。次に、ＲＴＡ装置を用い、Ｎ2雰
囲気において１０秒間で８５０℃まで昇温し、１０秒間
保持する熱処理を行っている。この結果、図６に示され
ているＳＩＭＳプロファイルから、Ｐのプロファイル
は、チャネリング及び増速拡散が抑制されていることが
わかる。
【０００６】さらに、特開平８−１４８６７７号公報で
はプリアモルファス化イオン注入で形成された非晶質Ｓ
ｉ／結晶Ｓｉ界面（ａ／ｃ界面）の欠陥を、８５０℃の
熱処理を行った後、１０５０℃又は１１００℃のＲＴＡ
熱処理を行うことにより、低減できることを示してい
る。
はプリアモルファス化イオン注入で形成された非晶質Ｓ
ｉ／結晶Ｓｉ界面（ａ／ｃ界面）の欠陥を、８５０℃の
熱処理を行った後、１０５０℃又は１１００℃のＲＴＡ
熱処理を行うことにより、低減できることを示してい
る。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
従来例では、プリアモルファス化イオン注入で形成され
たａ／ｃ界面が、その後のイオン注入及び熱処理で形成
された接合境界と非常に接近しているため、８５０℃で
１０秒程度の熱処理により不純物の増速拡散はある程度
抑制されるものの、接合リーク電流は増大しやすい。な
お、電気的に活性な不純物イオンのプロファイルは、Ｓ
ＩＭＳで観測されるプロファイルよりも浅くなる傾向が
あり、ａ／ｃ界面と接合界面は観測結果以上に接近して
いる。
従来例では、プリアモルファス化イオン注入で形成され
たａ／ｃ界面が、その後のイオン注入及び熱処理で形成
された接合境界と非常に接近しているため、８５０℃で
１０秒程度の熱処理により不純物の増速拡散はある程度
抑制されるものの、接合リーク電流は増大しやすい。な
お、電気的に活性な不純物イオンのプロファイルは、Ｓ
ＩＭＳで観測されるプロファイルよりも浅くなる傾向が
あり、ａ／ｃ界面と接合界面は観測結果以上に接近して
いる。
【０００８】また、プリアモルファス化イオン注入によ
る欠陥を低減するために１０５０〜１１００℃での２回
目の熱処理を施すと、欠陥は低減されるが、拡散層の不
純物の拡散量が大きくなり、微細トランジスタの形成に
は不利になる。
る欠陥を低減するために１０５０〜１１００℃での２回
目の熱処理を施すと、欠陥は低減されるが、拡散層の不
純物の拡散量が大きくなり、微細トランジスタの形成に
は不利になる。
【０００９】そこで本発明の目的は、不純物の増速拡散
を抑制でき、低い接合リーク電流等の電気的特性に優れ
た浅い接合の形成が容易な半導体装置の製造方法を提供
することにある。
を抑制でき、低い接合リーク電流等の電気的特性に優れ
た浅い接合の形成が容易な半導体装置の製造方法を提供
することにある。
【００１０】
【課題を解決するための手段】本発明者は、上記の目的
を達成するために種々の検討を重ねた結果、本発明を完
成した。
を達成するために種々の検討を重ねた結果、本発明を完
成した。
【００１１】本発明は、エネルギーを用いた粒子による
半導体基板への不純物導入時に発生する欠陥に酸素を固
着させ、後の活性化のための熱処理における不純物の増
速拡散を抑制できるように熱処理を行う工程を有する半
導体装置の製造方法に関する。
半導体基板への不純物導入時に発生する欠陥に酸素を固
着させ、後の活性化のための熱処理における不純物の増
速拡散を抑制できるように熱処理を行う工程を有する半
導体装置の製造方法に関する。
【００１２】
【発明の実施の形態】以下、本発明を図面を用いてさら
に説明する。はじめに、図１を用いて本発明の一実施形
態の実施例を説明する。
に説明する。はじめに、図１を用いて本発明の一実施形
態の実施例を説明する。
【００１３】Ｓｉ基板１としてｐ型ＣＺ基板（酸素濃度
１．０×１０18／ｃｍ3）を用いて、この表面にＢＦ2イ
オン注入を、加速電圧３０ｋｅＶ、ドーズ１．０×１０
15／ｃｍ2の条件で行った。本発明においてＣＺ基板中
の好ましい酸素濃度は０．４×１０18〜１．８×１０18
atoms／ｃｍ3である。ＢＦ2イオン注入プロファイルを
点線２で示す。このとき、図１（ａ）に示すように、Ｓ
ｉ基板１表面に非晶質層３が形成されると同時に、非晶
質層以深に多くの点欠陥層４、すなわち格子間Ｓｉ及び
格子間Ｓｉ挿入型欠陥、例えば（３１１）欠陥などが形
成される。
１．０×１０18／ｃｍ3）を用いて、この表面にＢＦ2イ
オン注入を、加速電圧３０ｋｅＶ、ドーズ１．０×１０
15／ｃｍ2の条件で行った。本発明においてＣＺ基板中
の好ましい酸素濃度は０．４×１０18〜１．８×１０18
atoms／ｃｍ3である。ＢＦ2イオン注入プロファイルを
点線２で示す。このとき、図１（ａ）に示すように、Ｓ
ｉ基板１表面に非晶質層３が形成されると同時に、非晶
質層以深に多くの点欠陥層４、すなわち格子間Ｓｉ及び
格子間Ｓｉ挿入型欠陥、例えば（３１１）欠陥などが形
成される。
【００１４】次に、図１（ｂ）に示すように、不活性雰
囲気で７５０℃、６時間の熱処理を行うことにより、イ
オン注入で形成された欠陥部に酸素を析出、固着させ、
格子間Ｓｉと格子Ｓｉ間の未結合手をうめ、点欠陥が熱
的に安定な状態となった点欠陥層５にする。また、７５
０℃の熱処理では、非晶質層の再結晶化が生じ、基板表
面には再結晶層６が形成され、かつ不純物のＢプロファ
イル７はほとんど拡散しない。
囲気で７５０℃、６時間の熱処理を行うことにより、イ
オン注入で形成された欠陥部に酸素を析出、固着させ、
格子間Ｓｉと格子Ｓｉ間の未結合手をうめ、点欠陥が熱
的に安定な状態となった点欠陥層５にする。また、７５
０℃の熱処理では、非晶質層の再結晶化が生じ、基板表
面には再結晶層６が形成され、かつ不純物のＢプロファ
イル７はほとんど拡散しない。
【００１５】本発明において、欠陥部に酸素を固着させ
る熱処理の温度は４００〜８５０℃が好ましく、６００
〜８００℃がさらに好ましい。この熱処理の時間は０．
２５〜１０時間が好ましい。
る熱処理の温度は４００〜８５０℃が好ましく、６００
〜８００℃がさらに好ましい。この熱処理の時間は０．
２５〜１０時間が好ましい。
【００１６】この後、図１（ｃ）に示すように、ＲＴＡ
（Rapid Thermal Annealing）装置を用い、１０００
℃、１０秒間の熱処理を行うことにより、増速拡散の抑
制されたＢの拡散と活性化が生じ、接合のＢプロファイ
ル８が形成される。
（Rapid Thermal Annealing）装置を用い、１０００
℃、１０秒間の熱処理を行うことにより、増速拡散の抑
制されたＢの拡散と活性化が生じ、接合のＢプロファイ
ル８が形成される。
【００１７】本発明において、活性化のための熱処理の
温度は、８００〜１１５０℃が好ましく、８００〜１０
００℃がさらに好ましい。熱処理時間は１０msec〜３０
秒が好ましく、１〜１０秒がさらに好ましい。熱処理に
はＲＡＴ装置を用いることがこのましい。
温度は、８００〜１１５０℃が好ましく、８００〜１０
００℃がさらに好ましい。熱処理時間は１０msec〜３０
秒が好ましく、１〜１０秒がさらに好ましい。熱処理に
はＲＡＴ装置を用いることがこのましい。
【００１８】図２に酸素固着熱処理を行った場合９と行
わなかった場合１０のＢプロファイルを示す。これよ
り、便宜的にＢ濃度１×１０17／ｃｍ3を接合境界とす
ると、酸素固着熱処理を行わなかった場合より、約３０
ｎｍ接合が浅く形成できることがわかった。
わなかった場合１０のＢプロファイルを示す。これよ
り、便宜的にＢ濃度１×１０17／ｃｍ3を接合境界とす
ると、酸素固着熱処理を行わなかった場合より、約３０
ｎｍ接合が浅く形成できることがわかった。
【００１９】図３に、上述の方法により形成した半導体
装置の断面図を示す。はじめに、Ｓｉ基板１としてｐ型
ＣＺ基板（酸素濃度１．０×１０18／ｃｍ3）を用い、
素子分離のＬＯＣＯＳ１１を形成した後、Ｐ+イオン注
入を８００ｋｅＶ、１×１０1 3／ｃｍ2、３５０ｋｅ
Ｖ、６×１０12／ｃｍ2及び８０ｋｅＶ、５×１０12／
ｃｍ2で注入し、熱処理を施してＮ型ウェル１２を形成
した。
装置の断面図を示す。はじめに、Ｓｉ基板１としてｐ型
ＣＺ基板（酸素濃度１．０×１０18／ｃｍ3）を用い、
素子分離のＬＯＣＯＳ１１を形成した後、Ｐ+イオン注
入を８００ｋｅＶ、１×１０1 3／ｃｍ2、３５０ｋｅ
Ｖ、６×１０12／ｃｍ2及び８０ｋｅＶ、５×１０12／
ｃｍ2で注入し、熱処理を施してＮ型ウェル１２を形成
した。
【００２０】次に、ゲート絶縁膜１３を形成した後、ゲ
ート電極１４、シリコン酸化膜サイドウォール１５を形
成し、ＢＦ2イオン注入を加速電圧３０ｋｅＶ、１×１
０15／ｃｍ2で行った。
ート電極１４、シリコン酸化膜サイドウォール１５を形
成し、ＢＦ2イオン注入を加速電圧３０ｋｅＶ、１×１
０15／ｃｍ2で行った。
【００２１】続いて、７５０℃で６時間の酸素固着熱処
理を行い、さらにＲＴＡ装置を用い、１０００℃、１０
秒間の熱処理を行って、ｐ+拡散層１６を形成した。こ
の後、通常のＭＯＳ形成プロセスと同様に、層間絶縁膜
１７、コンタクト孔１８を形成し、アルミ配線１９を形
成してＭＯＳ構造の半導体装置を作製した。
理を行い、さらにＲＴＡ装置を用い、１０００℃、１０
秒間の熱処理を行って、ｐ+拡散層１６を形成した。こ
の後、通常のＭＯＳ形成プロセスと同様に、層間絶縁膜
１７、コンタクト孔１８を形成し、アルミ配線１９を形
成してＭＯＳ構造の半導体装置を作製した。
【００２２】次に、本発明の製造方法の他の実施の形態
の実施例を図４の模式的工程断面図を用いて説明する。
の実施例を図４の模式的工程断面図を用いて説明する。
【００２３】Ｓｉ基板にｐ型エピ基板２０を用いた。こ
のエピ基板中には酸素がほとんど存在していない。この
エピ基板上にスクリーンシリコン酸化膜２１を形成した
後、この表面にＢＦ2イオン注入を、加速電圧３０ｋｅ
Ｖ、ドーズ１．０×１０15／ｃｍ2の条件で行った。Ｂ
Ｆ2イオン注入プロファイルを点線２２で示す。このと
き、図４（ａ）に示すようにＳｉ基板に非晶質層２３が
形成されると同時に、非晶質層以深に多くの欠陥層２
４、すなわち格子間Ｓｉ及び格子間Ｓｉ挿入型欠陥、例
えば（３１１）欠陥などが形成される。さらに、スクリ
ーンシリコン酸化膜２１からＳｉ基板側へノックオンさ
れた酸素原子が、ＢＦ2イオン注入プロファイルと同様
にほぼガウシアン分布でピーク酸素濃度１．０×１０20
／ｃｍ3程度で基板表面に分布する。一般に、スクリー
ンシリコン酸化膜から基板中に導入される酸素濃度はイ
オン注入ドーズ量と相関し、 Ｓｉ基板表面に１．０×
１０20／ｃｍ3程度の酸素を導入するには、上記によう
にドーズ量１．０×１０15／ｃｍ2 程度のイオン注入を
行うことが好ましい。
のエピ基板中には酸素がほとんど存在していない。この
エピ基板上にスクリーンシリコン酸化膜２１を形成した
後、この表面にＢＦ2イオン注入を、加速電圧３０ｋｅ
Ｖ、ドーズ１．０×１０15／ｃｍ2の条件で行った。Ｂ
Ｆ2イオン注入プロファイルを点線２２で示す。このと
き、図４（ａ）に示すようにＳｉ基板に非晶質層２３が
形成されると同時に、非晶質層以深に多くの欠陥層２
４、すなわち格子間Ｓｉ及び格子間Ｓｉ挿入型欠陥、例
えば（３１１）欠陥などが形成される。さらに、スクリ
ーンシリコン酸化膜２１からＳｉ基板側へノックオンさ
れた酸素原子が、ＢＦ2イオン注入プロファイルと同様
にほぼガウシアン分布でピーク酸素濃度１．０×１０20
／ｃｍ3程度で基板表面に分布する。一般に、スクリー
ンシリコン酸化膜から基板中に導入される酸素濃度はイ
オン注入ドーズ量と相関し、 Ｓｉ基板表面に１．０×
１０20／ｃｍ3程度の酸素を導入するには、上記によう
にドーズ量１．０×１０15／ｃｍ2 程度のイオン注入を
行うことが好ましい。
【００２４】次に、図４（ｂ）に、不活性雰囲気で７５
０℃、１０時間の熱処理を行った後の状態を示す。この
熱処理により、イオン注入で形成された欠陥部に酸素を
析出、固着させ、格子間Ｓｉと格子Ｓｉ間の未結合手を
うめ、点欠陥が熱的に安定な状態となった点欠陥層２５
にする。酸素のＳｉ中での拡散係数は１×１０-12ｃｍ2
／ｓ2程度であるため、この程度の熱処理でも約１μｍ
程度拡散し、その結果、Ｓｉ基板表面に分布する酸素原
子であっても欠陥固着のために拡散析出することができ
る。また、７５０℃の熱処理では、非晶質層の再結晶化
が生じ、基板表面には再結晶層２６が形成され、かつ不
純物のＢプロファイル２７はほとんど拡散しない。
０℃、１０時間の熱処理を行った後の状態を示す。この
熱処理により、イオン注入で形成された欠陥部に酸素を
析出、固着させ、格子間Ｓｉと格子Ｓｉ間の未結合手を
うめ、点欠陥が熱的に安定な状態となった点欠陥層２５
にする。酸素のＳｉ中での拡散係数は１×１０-12ｃｍ2
／ｓ2程度であるため、この程度の熱処理でも約１μｍ
程度拡散し、その結果、Ｓｉ基板表面に分布する酸素原
子であっても欠陥固着のために拡散析出することができ
る。また、７５０℃の熱処理では、非晶質層の再結晶化
が生じ、基板表面には再結晶層２６が形成され、かつ不
純物のＢプロファイル２７はほとんど拡散しない。
【００２５】この後、図４（ｃ）に示すように、ＲＴＡ
装置を用い、１０００℃、１０秒間の熱処理を行うこと
により、増速拡散の抑制されたＢの拡散と活性化が生
じ、接合のＢプロファイル２８が形成される。
装置を用い、１０００℃、１０秒間の熱処理を行うこと
により、増速拡散の抑制されたＢの拡散と活性化が生
じ、接合のＢプロファイル２８が形成される。
【００２６】本実施例によっても、酸素固着熱処理を行
った場合は、行わなかった場合より約３０ｎｍ接合が浅
く形成できることがわかった。浅くできる接合深さはウ
ェルの注入条件や熱処理温度によっても変化するが、い
ずれの条件においても同様の効果が得られる。
った場合は、行わなかった場合より約３０ｎｍ接合が浅
く形成できることがわかった。浅くできる接合深さはウ
ェルの注入条件や熱処理温度によっても変化するが、い
ずれの条件においても同様の効果が得られる。
【００２７】なお上記実施例において、チャネリング
は、ＢＦ2イオンを用いているため抑制されている。ま
た、従来技術のようにプレアモルファス化法を用いても
よい。ただし、本発明においてはプレアモルファス化の
ための中性イオンの注入条件を従来技術よりも低加速化
することが好ましい。
は、ＢＦ2イオンを用いているため抑制されている。ま
た、従来技術のようにプレアモルファス化法を用いても
よい。ただし、本発明においてはプレアモルファス化の
ための中性イオンの注入条件を従来技術よりも低加速化
することが好ましい。
【００２８】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法によれば、半導体基板中または外方から導入
される酸素を、エネルギーを用いた粒子による不純物の
導入の際に形成される欠陥に析出固着させ、その欠陥
を、従来に比べて熱的に安定な状態にできる。その結
果、不純物の増速拡散を抑制でき、電気的特性に優れた
浅い接合を形成しやすくなる。
の製造方法によれば、半導体基板中または外方から導入
される酸素を、エネルギーを用いた粒子による不純物の
導入の際に形成される欠陥に析出固着させ、その欠陥
を、従来に比べて熱的に安定な状態にできる。その結
果、不純物の増速拡散を抑制でき、電気的特性に優れた
浅い接合を形成しやすくなる。
【図１】本発明の製造方法を示す模式的工程断面図であ
る。
る。
【図２】本発明および従来の製造方法におけるＢプロフ
ァイルを示す図である。
ァイルを示す図である。
【図３】本発明の製造方法により作製した半導体装置の
断面図である。
断面図である。
【図４】本発明の製造方法を示す模式的工程断面図であ
る。
る。
【図５】従来の製造方法の工程断面図である。
【図６】従来の製造方法による基板中の不純物分布を示
す図である。
す図である。
１ シリコン単結晶基板 ２ ＢＦ2イオン注入プロファイル ３ イオン注入非晶質層 ４ イオン注入点欠陥層 ５ 熱的に安定な点欠陥層 ６ 再結晶化層 ７ 酸素固着熱処理後Ｂプロファイル ８ 接合形成熱処理後Ｂプロファイル ９ 酸素固着熱処理ありＢプロファイル １０ 酸素固着熱処理なしＢプロファイル １１ 素子分離 １２ Ｎ型ウェル １３ ゲート絶縁膜 １４ ゲート電極 １５ シリコン酸化膜サイドウオール １６ ｐ+拡散層 １７ 層間絶縁膜 １８ コンタクト孔 １９ アルミ配線 ２０ シリコン基板（ｐ型エピ基板） ２１ スクリーンシリコン酸化膜 ２２ ＢＦ2イオン注入プロファイル ２３ イオン注入非晶質層 ２４ イオン注入点欠陥層 ２５ 熱的に安定な点欠陥層 ２６ 再結晶化層 ２７ 酸素固着熱処理後Ｂプロファイル ２８ 接合形成熱処理後Ｂプロファイル ２９ 結晶領域 ３０ 導電性に寄与しない中性イオン注入 ３１ 非晶質層 ３２ ａ／ｃ界面 ３３ 導電性を付与する不純物イオン注入 ３４ イオン注入層 ３５ 不純物拡散層
Claims (6)
- 【請求項１】 エネルギーを用いた粒子による半導体基
板への不純物導入時に発生する欠陥に酸素を固着させ、
後の活性化のための熱処理における不純物の増速拡散を
抑制できるように熱処理を行う工程を有する半導体装置
の製造方法。 - 【請求項２】 エネルギーを用いた粒子により半導体基
板へ不純物を導入する工程、前記不純物導入工程で発生
する欠陥に酸素を固着させ、後の第２の熱処理における
不純物の増速拡散を抑制できるように第１の熱処理を行
う工程、前記前記不純物を活性化する第２の熱処理を行
う工程を有する半導体装置の製造方法。 - 【請求項３】 欠陥に固着させる酸素が、予め半導体基
板中に存在している請求項１又は２記載の半導体装置の
製造方法。 - 【請求項４】 欠陥に固着させる酸素が、外方から導入
されたものである請求項１又は２記載の半導体装置の製
造方法。 - 【請求項５】 欠陥に固着させる酸素を外方から導入す
る方法として、基板上に酸素を含有する膜を形成し、そ
の後にこの表面から不純物の導入を行う請求項４記載の
半導体装置の製造方法。 - 【請求項６】 第１の熱処理として、エネルギーを用い
た粒子による半導体基板への不純物の導入後に、不活性
雰囲気下で８５０℃以下の温度で熱処理を行う請求項１
〜４のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22357497A JP3384439B2 (ja) | 1997-08-20 | 1997-08-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22357497A JP3384439B2 (ja) | 1997-08-20 | 1997-08-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167683A true JPH1167683A (ja) | 1999-03-09 |
| JP3384439B2 JP3384439B2 (ja) | 2003-03-10 |
Family
ID=16800304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22357497A Expired - Fee Related JP3384439B2 (ja) | 1997-08-20 | 1997-08-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3384439B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018092401A1 (ja) * | 2016-11-15 | 2018-05-24 | 信越半導体株式会社 | デバイス形成方法 |
-
1997
- 1997-08-20 JP JP22357497A patent/JP3384439B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018092401A1 (ja) * | 2016-11-15 | 2018-05-24 | 信越半導体株式会社 | デバイス形成方法 |
| CN109891553A (zh) * | 2016-11-15 | 2019-06-14 | 信越半导体株式会社 | 装置形成方法 |
| US10748772B2 (en) | 2016-11-15 | 2020-08-18 | Shin-Etsu Handotai Co., Ltd. | Device forming method |
| TWI733905B (zh) * | 2016-11-15 | 2021-07-21 | 日商信越半導體股份有限公司 | 裝置形成方法 |
| CN109891553B (zh) * | 2016-11-15 | 2023-02-21 | 信越半导体株式会社 | 装置形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3384439B2 (ja) | 2003-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3209878B2 (ja) | 埋込み絶縁層を備えた半導体基板及びｓｉｍｏｘ半導体基板の電気的絶縁性を改善する方法、並びにｓｉｍｏｘ半導体基板の製造方法 | |
| KR100204856B1 (ko) | 반도체 기판의 표면 영역내에 얕은 접합을 형성하기 위한 방법 및 장치 | |
| JPH0376575B2 (ja) | ||
| JP3199452B2 (ja) | Ｐｎｐ装置用ｐ埋め込み層の製造方法 | |
| JPS5821419B2 (ja) | 格子欠陥除去方法 | |
| KR100718823B1 (ko) | 실리콘-게르마늄 트랜지스터 및 관련 방법들 | |
| JPS62130522A (ja) | 半導体装置の製造方法 | |
| KR100991213B1 (ko) | 게르마늄 온 인슐레이터 구조의 제조 방법과 이 방법에 의해 제조된 게르마늄 온 인슐레이터 구조 및 이를 이용한 트랜지스터 | |
| JPH09186245A (ja) | 半導体素子の製造方法 | |
| JP3384439B2 (ja) | 半導体装置の製造方法 | |
| JP2700320B2 (ja) | 半導体装置の製造方法 | |
| JP2000260728A (ja) | 半導体装置の製造方法 | |
| GB2307790A (en) | Method of removing defects from semiconductor devices. | |
| JP2843037B2 (ja) | 半導体装置の製造方法 | |
| KR101068135B1 (ko) | 반도체소자의 제조방법 | |
| JP2000349039A (ja) | 浅い拡散層を有する半導体装置の製造方法 | |
| JPH0434942A (ja) | 半導体装置の製造方法 | |
| JP2001093985A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP2781989B2 (ja) | 半導体装置の製造方法 | |
| JPH0533527B2 (ja) | ||
| JPH04158529A (ja) | 半導体素子の製造方法 | |
| JPS63155720A (ja) | 半導体装置の製造方法 | |
| JPH05190848A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH04354328A (ja) | 半導体装置の製造方法 | |
| JPH0878673A (ja) | Ｍｏｓトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |