JPH0376575B2 - - Google Patents
Info
- Publication number
- JPH0376575B2 JPH0376575B2 JP58003621A JP362183A JPH0376575B2 JP H0376575 B2 JPH0376575 B2 JP H0376575B2 JP 58003621 A JP58003621 A JP 58003621A JP 362183 A JP362183 A JP 362183A JP H0376575 B2 JPH0376575 B2 JP H0376575B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline silicon
- boron
- silicon layer
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 71
- 229910052796 boron Inorganic materials 0.000 claims description 51
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 46
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 40
- 229910052785 arsenic Inorganic materials 0.000 claims description 29
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 22
- 239000000377 silicon dioxide Substances 0.000 claims description 20
- 235000012239 silicon dioxide Nutrition 0.000 claims description 20
- -1 boron ions Chemical class 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 description 36
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 32
- 238000009792 diffusion process Methods 0.000 description 24
- 238000005468 ion implantation Methods 0.000 description 17
- 238000010438 heat treatment Methods 0.000 description 15
- 238000000137 annealing Methods 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 13
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 11
- 238000002955 isolation Methods 0.000 description 11
- 239000002019 doping agent Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000007943 implant Substances 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 5
- 230000036961 partial effect Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- RICLFGYGYQXUFH-UHFFFAOYSA-N buspirone hydrochloride Chemical compound [H+].[Cl-].C1C(=O)N(CCCCN2CCN(CC2)C=2N=CC=CN=2)C(=O)CC21CCCC2 RICLFGYGYQXUFH-UHFFFAOYSA-N 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- XUIMIQQOPSSXEZ-IGMARMGPSA-N silicon-28 atom Chemical compound [28Si] XUIMIQQOPSSXEZ-IGMARMGPSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Description
本発明は細い、狭いベースを有するバイポー
ラ・トランジスタに係る。更に具体的には本発明
はＮ及びＰドーパントの拡散源として多結晶シリ
コン層を用いることによつてバイポーラ・トラン
ジスタのエミツタ及び真性ベース領域を形成るす
ための方法を含む。NPNトランジスタの製造方
法においてイオン注入が用いられてきた。典型的
にはＰベース領域及びＮエミツタ領域をイオン注
入によつて形成することができる。ドーピング・
イオンの注入の際にイオン注入によつて損傷が生
じる。これは通常イニーリング・ステツプによつ
て癒される。しかしながらドープング・イオンを
有する構造体のアニーリングをやつた後にも転位
欠陥が存在する。 単結晶シリコン・デバイス領域の中への直接的
なベース及びエミツタのイオン注入を利用するた
めの方法が開発されてきた。USP3460007におい
ては単結晶シリコン構造体の表面上にＮドープ多
結晶シリコンが付着されたPN接合を形成するた
めの方法が示されている。次にその構造体はＮ領
域を形成するために単結晶シリコンの表面内にＮ
導電型のイオンをドライブするために加熱させ
る。IEEE Joural of Solid State Circuits Vol.
SC−11、No.４、August 1976、pp.491−493に示
されるGraul等の論文においては、NPNトラン
ジスタのためのエミツタを形成する方法が示され
ている。その方法においては、単結晶シリコン基
板の表面上及びドープされていない多結晶シリコ
ン層が付着される。次にその多結晶シリコン層が
ヒ素のようなＮ型のイオンでもつてイオン注入さ
れる。次にヒ素はエミツタ領域を形成するために
単結晶シリコンの表面内にドライブ・インされ
る。USP4190466においては各NPNデバイスの
ベース及びエミツタ領域を形成するためにホウ素
及びヒ素を連続した処理によつて拡散するための
ドーパント源として近くの層の多結晶シリコンを
用いるための方法が示されている。 USP4226650及びUSP4263067において二酸化
シリコン・フイルムら適当な不純物をドライブす
ることによつて単結晶半導体の内部にPN領域を
形成するための方法が示されている。このプロセ
スは単結晶シリコン本体の表面上に二酸化シリコ
ンのフイルムを形成すること、二酸化シリコン・
フイルムの内部へ例えばホウ素及びヒ素の不純物
をイオン注入すること、Ｐ型のベース領域及び
PN接合を形成するためにドープされた二酸化シ
リコン層から同時にホウ素及びヒ素を拡散させる
ために後続の構造体を加熱すること示している。
I.T.Ho et al.IBM Technical Disclosure
Bulletin、Vol.20、No.１ Jun 1977、pp.146−
148においては、電荷結合デバイス型の記憶素子
に用いうるPN接合の形成が示されている。その
プロセスは単結晶シリコン基板上に形成された多
結晶シリコン層を用いている。多結晶シリコン層
はその内部にホウ素及びヒ素の不純物を有してい
る。その構造体を加熱すると、ヒ素の10倍の拡散
係数を有するホウ素が単結晶シリコン内により急
速に拡散し、出来上つた構造体のヒ素のＮ領域を
取囲むＰ層領域が形成される。 本発明に従つて高性能のNPNバイポーラ・ト
ランジスタを形成するための方法が示される。こ
のプロセスは、浅い、狭いベース・デバイスを生
じる。この方法はトランジスのタベース及びエミ
ツタ領域が形成されべき単結晶シリコン表面上に
多結晶シリコン層を付着することを含む。単結晶
シリコン層と多結晶シリコン層の界面付近に多結
晶シリコン層内にホウ素イオンがイオン注入され
る。層構造体のアニーリングによつて単結晶シリ
コン基板内へホウ素の部分的なドライブが行なわ
れる。ヒ素イオンが多結晶シリコン層内へイオン
注入される。ベース領域を形成するためにホウ素
を完全にドライブ・インし、これと同時にトラン
ジスタのエミツタ領域を形成するためにヒ素をド
ライブ・インするように第２のナニーリング・ス
テツプが用いられる。ホウ素をイオン注入するた
めの２ステツプ・アニーリング・プロセスを含む
このプロセスは十分な幅を有するベースを形成
し、パンチ・スルーを回避するためのドーピング
のために必要である。 更に集積回路においてNPNトランジスタを形
成するための方法を説明する。誘電性アイソレー
シヨン領域によつて相互に電気的に絶縁された単
結晶シリコンの領域を有するシリコン半導体が提
供させる。この半導体の上のマスクはコレクタ・
リーチ・スルー領域となるべき領域を被覆し、エ
ミツタ、真性ベース及び外因性ベース領域として
指定された領域に対しては開口が設けられてい
る。第１のＰ型にドープされた多結晶シリコン層
は半導体の表面上に形成される。この場合多結晶
シリコン層は指定されたベース領域に対してのみ
接触している。エミツタ及び真性ベースとなるべ
き領域が形成される箇所において、その多結晶シ
リコン層が除去される。第１のＰ型にドープされ
た多結晶シリコン層の上に絶縁層が形成される。
第２の多結晶層が直接単結晶シリコンの上にエミ
ツタ及び真性ベースとなる様に指定された半導体
における領域の上から付着される。単結晶シリコ
ン層と多結晶シリコン層の界面付近の第２の多結
晶シリコン内へホウ素イオンがイオン注入され
る。単結晶シリコン内へのホウ素の部分的なドラ
イブ・インは第１のアニーリング・ステツプによ
つて行なわれる。第１のＰ型のドープされた層か
らのＰ型不純物もまたこのアニーリング・ステツ
プにおいて単結晶シリコン本体の内部へ移動す
る。第２の多結晶シリコン層内へヒ素イオンがイ
オン注入される。第２のアニーリング・ステツプ
はNPNトランジスタの真性ベース、外因性ベー
ス及びエミツタを形成するように適当に指定され
た領域内へホウ素イオン、Ｐ型不純物及びヒ素イ
オンを完全にドライブ・インするために用いられ
る。そのプロセスはNPNトランジスタの適当な
素子に対して電気的接点を形成することによつて
完了する。 第１図には本発明の１つの形態に関する製造ス
テツプが示されている。デバイスはＰ型結晶シリ
コン材のウエハ即ち基板１０でもつて製造され
る。このプロセスはNPNバイポーラ・デバイス
集積回路を形成するように説明される。しかしな
がらPNPバイポーラ・デバイス集積回路は、関
連する領域においてトランジスタの種々の色々の
素子の極性を反転するだけで形成しうることが明
らかである。第１図は非常に高密度のバイポー
ラ・トランジスタ構造体を形成するために用いら
れるシリコン本体の小さな部分の拡大図を示す。
Ｐ基板１０はその内部にサブコレクタＮ＋拡散領
域１２が形成されている。次にエピタキシヤルＮ
層１４が基板の最上部に形成される。これらのプ
ロセスは例えばNPNバイポーラ・トランジスタ
の形成においては標準的なプロセスである。基板
はその典型として１乃至20Ωcmのオーダーの抵抗
を有する＜100＞結晶学的配向を有するシリコン
である。サプコレクタ拡散は典型的には約1020原
子／c.c.の表面濃度を有するヒ素を用いて形成され
る。層１４を形成するためのエピタキシヤル成長
プロセスは例えば約1000℃乃至1200℃の間の温度
において四塩化ケイ素／水素乃至シリラン／水素
混合物を用いるような通常技術によつて行なわれ
る。エピタキシヤル成長において、Ｎ＋サブコレ
クタ領域におけるドーパントはエピタキシヤル層
内へ移動し、サブコレクタ層１２の形成を完了す
る。高密度のICを得るためのエピタキシヤル層
の厚さは３ミクロンもしくはそれ以下のオーダー
である。 次の一連のステツプは単結晶シリコンの領域を
単結晶シリコンの他の領域から絶縁するためのア
イソレーシヨン手段の形成を含む。そのアイソレ
ーシヨンはPN接合と逆バイアス、部分的な誘電
絶縁もしくは完全な誘電絶縁を用いることができ
る。用いられる誘電絶縁材は二酸化シリコン、ガ
ラスもしくはそれらの組合せたものを用いること
ができる。高密度のICを得るための好ましいア
イソレーシヨンは誘電アイソレーシヨンである。
第１図は誘電圧の領域１８及び２０との部分的誘
電アイソレーシヨンを示す。その領域１８は単結
晶シリコン領域を他の単結晶シリコン領域から絶
縁し、領域２０はベース−エミツタ領域をコレク
タ・リーチ・スルー領域から絶縁する。Ｐ＋領域
１６は反転を阻止するチヤネル・ストツプとして
働くように誘電アイソレーシヨン領域１８の下の
指定された領域において基板１０内に形成するこ
とができる。このタイプの誘電領域を形成するた
めの多数の方法が従来知られている。このアイソ
レーシヨンを形成するための１つの方法は、例え
ばUSP3648125に示されている。 その他に部分的誘電アイソレーシヨンを形成す
るための方法が提案されている。 マスク層２２が半導体の上に形成されており、
コレクタ・リーチ・スルー領域となるように指定
された領域を被覆し、エミツタ、真性ベース及び
外因性ベース領域となるように指定された領域に
開口が設けられている。そのマスク層は約200n
ｍの厚さの化学蒸着された二酸化シリコン層であ
る。よのような層を付着するための好ましい方法
は約450℃においてシラン及び酸素を用いて二酸
化シリコンを付着させる通常の低圧、低温化学蒸
着法である。その代わりにマスク層２２は二酸化
シリコン及び窒素シリコンあるいは他の材料の層
の組合せで構成されることが可能である。 層２２における開口は通常のフオトリソグラフ
イ及びマスキング技法によつて形成される。第１
のＰ型にドープされた多結晶シリコン層２４は単
結晶シリコン本体に対して開口が設けられた個所
においてシリコン本体の表面上に均一に構成され
る。多結晶シイコン本体は外因性ベース領域とな
るように指定された領域に対してオーミツク接触
する。他の個所においてもマスク層２２に上から
多結晶シリコン層が形成される。層２４は800℃
の水素雰囲気において例えばシラン及びジボラン
のような混合体を用いることによつて付着するこ
とができる。他のＰ型のドーパントを用いること
も可能である。代替として、多結晶シリコンをド
ープされない状態で形成し、次にそれに対して所
望のドーピング濃度までＰ型のドーパントをイオ
ン注入する。多結晶シリコン層２４の好ましい厚
さは約250nｍ及び1000nｍの間であつて、350nｍ
が好ましい。好ましいドーピング・レベルは約
1018乃至1021原子／c.c.である。次に二酸化シリコ
ンの層２６が層２４の上から例えば通常の化学蒸
着によつて形成される。この二酸化シリコン層２
６の好ましい厚さは約100乃至500nｍであ。外因
性ベース領域以外の全ての領域から二酸化シリコ
ン２６及び多結晶シリコン層２４を除去するため
にフオトリソグラフイ及びエツチング技法が用い
られる。次にポリシリコン領域２４の側壁部被覆
を形成するために二酸化シリコンの層が成長さ
れ、反応性イオン・エツチングのような等方性エ
ツチングを用いて除去される。この層は二酸化シ
リコン及び窒化シリコンの組合せであることが可
能である。側壁部プロセスについては
USP4234362により詳細に示されている。これに
よつて第１図に示される構造体が形成される。 次に本発明の方法を完全に説明するために第２
図乃至第８図を参照する。これらの図は第１図の
構造体のエミツタ−ベース部分の拡大されて示さ
れる図である。第２の多結晶シリコン層３０が好
ましくは低圧化学蒸着法を用いろることによつて
ウエハ全体の上に均一に付着される。このプロセ
スは反応性のシラン（SiH4）を用い約10nｍ／分
の成長速度に関して約500ミリートルの反応装置
アドレス及び約625℃の反応装置温度で行なわれ
る。多結晶シリコン層３０は第８図の構造体が形
成される際にはドープされない状態にある。この
多結晶シリコン層の好ましい厚さは約50乃至
500nｍであつて、120nｍが好ましい。もしもそ
の厚さが約500nｍより大きいならば、最終的な
構造体のベース幅を制御することが困難になるで
あろう。もしもその厚さが約50nｍよりも薄いな
らば、多結晶シリコン層３０の内部にイオン注入
された不純物の大きな部分を含ませることが困難
になるであろう。 側壁部の形成の際の熱処理の付随的結果として
単結晶シリコン２８内へのＰ型ドーパントのわず
かな拡散が生じる。しかしながらトランジスタの
外因性ベースを形成するこのドーパントは次の熱
サイクルにおいてその最終的な接合深さまでドラ
イブ・インされる。 次に多結晶３０の内部に正のイオン３２を生じ
るように多結晶シリコン層３０内にホウ素がイオ
ン注入される。必要がとされるホウ素線量は多結
晶シリコン層３０の厚さに正比例するが、多結晶
シリコン内に約５×1018／cm3及び５×1019／cm3の
間の平均ホウ素農度を生じるように調節されるべ
きである。例えば厚さ120nｍの多結晶層に関し
て、６×1013／cm2及び６×1014／cm2の間のホウ素
線量が適当である。多結晶シリコン層３０内に少
なくつも相当量のイオン注入されたホウ素が含ま
えるようにイオン注入エネルギは十分に低く維持
されるべきである。再び120nｍの厚さの多結晶
シリコン・フイルムの例を考えると、約5KeVの
イオン注入エネルギが好ましい。その代わりとし
て、BF2 +イオン多結晶シリコン層におけるホウ
素の同じ平均濃度を与えるためにイオン注入する
ことができる。しかしながらBF2 +イオンの質量
がより大きいが故に、比肩しうるイオン注入深さ
を達成するためにおよそ25乃至30KeVのイオン
注入エネルギが用いられる。 第３図に示される構造体ができるよにポリシリ
コン層３０の上に例えば化学蒸着によつてキヤツ
ピング層３４が付着される。その厚さは典型的に
は約10乃至100nｍであつて、その材料は二酸化
シリコンであることが好ましい。キヤツピング層
の目的は単結晶シリコン層３０から周囲へのホウ
素イオンの外方拡散を阻止するためである。積層
された構造体の第１アニーリング即ち加熱は真性
ベース領域な前拡散として働くように行なわれ
る。このプロセスは500乃至10分の時間に亘つて
窒素もしくはアルゴンのような不活性の雰囲気に
おいて約800℃乃至1000℃の間の温度において第
３図の構造体を加熱することを含む。前拡散アニ
ーリング・ステツプは約120分の時間に亘つて窒
素雰囲気において90℃で行なわれることが好まし
い。第４図に示されるような前拡散された真性ベ
ース３６はこのプロセスの結果として形成された
ものである。絶縁層３４は第４図の構造体に示さ
れるように除去される。 従来技術においてはＰ及びＮ領域を形成するた
めに単一のアニーリング・ステツプが用いられた
が、パンチ・スルーを回避するために十分な幅及
びドーピング濃度を有するベースを形成するよう
に第１のアニーリング乃至前拡散を行なうことが
必要である。 第１のアニーリングにおいて、ホウ素原子は多
結晶シリコン層において下方の単結晶シリコンに
おけるよりもずつと早い速度で拡散する。その結
果として、ホウ素原子はアニーリングの最初の部
分において急速に再分布し、均一にドープされた
多結晶シリコン層を生じる。このドープされた層
はアニーリング・ステツプの残り部分において下
方の単結晶シリコン内へのホウ素の拡散のための
一定した表面濃度を有する拡散源に近似したもの
となる。所望の急峻なホウ素のプロフイールが生
じる。従来技術においては、直接単結晶シリコン
内へのイオン注入によつてホウ素プロイールが比
肩しうる深さにおいて形成されるが、動くプロフ
イールが急峻さがより緩やかである。これは一般
的にはホウ素プロフイールにおいて“tail”を生
じる好ましい結晶学的方向に沿うイオン注入され
たイオンのうちのあるイオンのチヤネリングによ
るものと考えられる。本発明においては、ホウ素
は多結晶シリコン・フイルムの内部へ低いエネル
ギでもつてイオン注入されるので、この“tail”
は単結晶ホウ素の内部では殆どもしくは全く貫通
しない。最終的なプロフイールは拡散によつて支
配され、適当なドーピング・レベルを有する狭い
ベース幅を形成するのに好ましい急峻な傾斜が得
られる。 第５図を参照すると、多結晶シリコン層３０に
おける負イオンとして示されるヒ素イオン注入の
結果が示されている。ホウ素イオン３２の存在は
層３０においては示されていないが、それらは事
実相当数存在している。ヒ素のイオン注入は真空
において５乃至40KeVのエネルギにおいて1015及
び1016原子／cm2の割合で印加されることが好まし
い。この線量によつて５×1019及び２×1021ヒ素
イオン／c.c.の多結晶シリコン層３０における平均
ヒ素線量レベルを与える。好ましい条件は120n
ｍの多結晶層に関して30KeVにおいて４×1015原
子／cm2である。 第３図におけるようにして約10乃至100nｍの
厚さにキヤツピング層４０が付着される。この層
は第３図のキヤツピング層３４を同じ組成のもの
であること、そして同じ膜目的に用いられること
が好ましい。このキヤツピング層は化学蒸着によ
つてあるいは30分間に亘つて酸素雰囲気において
900℃の温度で多結晶シリコン層３０を熱酸化す
ることによつて形成されることができる。この熱
的な二酸化シリコンの成長の結果として単結晶シ
リコン本体内部へのヒ素イオンの前エミツタ・ド
ライブ・インが行なわれる。外因性ベース領域２
８、真性ベース領域４２及びエミツタ領域４４を
生じるための第２の多結晶シリコン層３０へのホ
ウ素の、第１の多結晶シリコン層２４におけるＰ
型ドーパントの並びに第２の多結晶層３０におけ
るヒ素イオン完全なドライブ・インは400分乃至
６分の時間に亘つて窒素もしくはアルゴンのよう
な不活性雰囲気において約850℃乃至1000℃の間
で実施される。その条件は30分に亘つて窒素雰囲
気において約950℃で行なわれることが好ましい。
この加熱ステツプの結果が第６図に示される。所
望ならば、このドライブ・イン・サイクルの少く
とも一部が乾燥した酸素のような酸化雰囲気にお
いて行なうことができ、それと同時に予めキヤツ
ピング処理を必要とすることなく二酸化シリコン
のキヤツプ部が形成される。 第７図に示される構造体を生じるように通常の
エツチングによつ熱的に成長された二酸化シリコ
ンのキヤツプ部４０が除去される。第７図の構造
体は深さが約20乃至200nｍの間のPNベース−エ
ミツタ接合を有する。ベース幅は約70乃至200n
ｍの間である。 ある条件の下においては、ホウ素は最終的なド
ライブ・イン加熱サイクルにおいて予期されない
ほど急速に拡散しうることが見出された。第１３
図を参照すると、ホウ素のアニーリングが行なわ
れ、続いてヒ素のイオン注入が行なわれたヒ素の
前アニール及び最終的なドライブ・イン前のプロ
フイールが示されている。ホウ素のプロフイール
はドープされた多結晶シリコン源の外の拡散に関
して予期されるように極めて急峻であることが観
察される。しかしながら用いられた40KeVのヒ
素イオン注入エネルギに関しては許容度の下限に
ある。結果として続いて加熱処理されることなく
下方の単結晶層内へヒ素の相当な部分が貫通した
状態が観察できる。更に加熱処理を行なつた結果
が第１２図のプロフイールによつて示されてい
る。これは第１３図のサンプルと同じようにして
得られたものである。しかしながらこれは更にキ
ヤツピング及び最終的なドライブ・インを完了と
するために必要とされる加熱サイクルを受けたも
のである。このプロプイールは多くの応用のため
に受入れることができるが、第１２図及び第１３
図を比較することによつてベース領域におけるホ
ウ素が予期しなかつた程度にまで拡散し、プロフ
イールの急峻性が失わていることがわかる。これ
は相対的に薄い多結晶シリコン・フイルムを通し
てのヒ素イオン注入の貫通による単結晶シリコン
において形成されたポイント欠陥によるものと考
えられる。これらの欠陥はひいては次の加熱サイ
クルにおいて助長されたホウ素の拡散性を生じる
ものと信じられる。第１４図はより厚いポリシリ
コン層及びわずかに感じられたヒ素イオン注入エ
ネルギを用いることによつて調整されたサンプル
の最終的なプロフイールを示す。このホウ素のプ
ロフイールは第１２図と比較してより急峻な状態
を維持していることがわかる。これによつて更に
好ましい狭いベース幅が形成され、しかもパン
チ・スルーを阻止する十分に高いホウ素濃度が呈
せられる。 デバイス構造体はバイポーラ・デバイスの部分
に対して接点開口を形成することによつて完了さ
れる。最終的なデバイス構造体においてドープさ
れた多結晶シリコン層３０をエミツタ領域４４に
対する接点として残すことが好ましい。ベース領
域に対する接点は多結晶シリコン層２４である。
二酸化シリコン層２２及び２６のような任意の絶
縁層を介してベース接点層２４、コレクタ・リー
チ・スルー領域１４及びエミツタ接点層４２と接
触するように開口が形成される。ドープされた多
結晶シリコン、金属珪化物、アルミニウム、アル
ミニウム−銅、それらの組合せのような接続メタ
ラ−ジのようなブランケツト層が上記の開口を有
するデバイスのこの表面の上に形成される。通常
のリソグラフイ及びエツチング技術が上記のブラ
ンケツト層における接続メタラージをバターン化
するために用いられる。このようにして、第８図
に示されるようにベース金属接点５０及びエミツ
タ金属接点５２が形成される。 以下に示される表は第９図乃至第１４図に示さ
れるプロフイールに対応する実験例を示す。用い
られた単結晶＜100＞シリコン基板はＰ−であつ
た（10乃至20Ω−cmの抵抗率を与えるようにホウ
素がドープされている。）一方本発明の通常の実
施においては、NPNトランジスタ構造体を形成
するためにおよび２×1016／cm3のＮ型バツクグラ
ンド・ドーピングが用いられた。しかしながらこ
れらの例は本発明が指向するエミツタ及びベー
ス・プロフイールの形成を説明するために示され
るものである。これらのプロフイール及びそれら
の形成はベツクグランド・ドーピングによつては
影響を受けない。
ラ・トランジスタに係る。更に具体的には本発明
はＮ及びＰドーパントの拡散源として多結晶シリ
コン層を用いることによつてバイポーラ・トラン
ジスタのエミツタ及び真性ベース領域を形成るす
ための方法を含む。NPNトランジスタの製造方
法においてイオン注入が用いられてきた。典型的
にはＰベース領域及びＮエミツタ領域をイオン注
入によつて形成することができる。ドーピング・
イオンの注入の際にイオン注入によつて損傷が生
じる。これは通常イニーリング・ステツプによつ
て癒される。しかしながらドープング・イオンを
有する構造体のアニーリングをやつた後にも転位
欠陥が存在する。 単結晶シリコン・デバイス領域の中への直接的
なベース及びエミツタのイオン注入を利用するた
めの方法が開発されてきた。USP3460007におい
ては単結晶シリコン構造体の表面上にＮドープ多
結晶シリコンが付着されたPN接合を形成するた
めの方法が示されている。次にその構造体はＮ領
域を形成するために単結晶シリコンの表面内にＮ
導電型のイオンをドライブするために加熱させ
る。IEEE Joural of Solid State Circuits Vol.
SC−11、No.４、August 1976、pp.491−493に示
されるGraul等の論文においては、NPNトラン
ジスタのためのエミツタを形成する方法が示され
ている。その方法においては、単結晶シリコン基
板の表面上及びドープされていない多結晶シリコ
ン層が付着される。次にその多結晶シリコン層が
ヒ素のようなＮ型のイオンでもつてイオン注入さ
れる。次にヒ素はエミツタ領域を形成するために
単結晶シリコンの表面内にドライブ・インされ
る。USP4190466においては各NPNデバイスの
ベース及びエミツタ領域を形成するためにホウ素
及びヒ素を連続した処理によつて拡散するための
ドーパント源として近くの層の多結晶シリコンを
用いるための方法が示されている。 USP4226650及びUSP4263067において二酸化
シリコン・フイルムら適当な不純物をドライブす
ることによつて単結晶半導体の内部にPN領域を
形成するための方法が示されている。このプロセ
スは単結晶シリコン本体の表面上に二酸化シリコ
ンのフイルムを形成すること、二酸化シリコン・
フイルムの内部へ例えばホウ素及びヒ素の不純物
をイオン注入すること、Ｐ型のベース領域及び
PN接合を形成するためにドープされた二酸化シ
リコン層から同時にホウ素及びヒ素を拡散させる
ために後続の構造体を加熱すること示している。
I.T.Ho et al.IBM Technical Disclosure
Bulletin、Vol.20、No.１ Jun 1977、pp.146−
148においては、電荷結合デバイス型の記憶素子
に用いうるPN接合の形成が示されている。その
プロセスは単結晶シリコン基板上に形成された多
結晶シリコン層を用いている。多結晶シリコン層
はその内部にホウ素及びヒ素の不純物を有してい
る。その構造体を加熱すると、ヒ素の10倍の拡散
係数を有するホウ素が単結晶シリコン内により急
速に拡散し、出来上つた構造体のヒ素のＮ領域を
取囲むＰ層領域が形成される。 本発明に従つて高性能のNPNバイポーラ・ト
ランジスタを形成するための方法が示される。こ
のプロセスは、浅い、狭いベース・デバイスを生
じる。この方法はトランジスのタベース及びエミ
ツタ領域が形成されべき単結晶シリコン表面上に
多結晶シリコン層を付着することを含む。単結晶
シリコン層と多結晶シリコン層の界面付近に多結
晶シリコン層内にホウ素イオンがイオン注入され
る。層構造体のアニーリングによつて単結晶シリ
コン基板内へホウ素の部分的なドライブが行なわ
れる。ヒ素イオンが多結晶シリコン層内へイオン
注入される。ベース領域を形成するためにホウ素
を完全にドライブ・インし、これと同時にトラン
ジスタのエミツタ領域を形成するためにヒ素をド
ライブ・インするように第２のナニーリング・ス
テツプが用いられる。ホウ素をイオン注入するた
めの２ステツプ・アニーリング・プロセスを含む
このプロセスは十分な幅を有するベースを形成
し、パンチ・スルーを回避するためのドーピング
のために必要である。 更に集積回路においてNPNトランジスタを形
成するための方法を説明する。誘電性アイソレー
シヨン領域によつて相互に電気的に絶縁された単
結晶シリコンの領域を有するシリコン半導体が提
供させる。この半導体の上のマスクはコレクタ・
リーチ・スルー領域となるべき領域を被覆し、エ
ミツタ、真性ベース及び外因性ベース領域として
指定された領域に対しては開口が設けられてい
る。第１のＰ型にドープされた多結晶シリコン層
は半導体の表面上に形成される。この場合多結晶
シリコン層は指定されたベース領域に対してのみ
接触している。エミツタ及び真性ベースとなるべ
き領域が形成される箇所において、その多結晶シ
リコン層が除去される。第１のＰ型にドープされ
た多結晶シリコン層の上に絶縁層が形成される。
第２の多結晶層が直接単結晶シリコンの上にエミ
ツタ及び真性ベースとなる様に指定された半導体
における領域の上から付着される。単結晶シリコ
ン層と多結晶シリコン層の界面付近の第２の多結
晶シリコン内へホウ素イオンがイオン注入され
る。単結晶シリコン内へのホウ素の部分的なドラ
イブ・インは第１のアニーリング・ステツプによ
つて行なわれる。第１のＰ型のドープされた層か
らのＰ型不純物もまたこのアニーリング・ステツ
プにおいて単結晶シリコン本体の内部へ移動す
る。第２の多結晶シリコン層内へヒ素イオンがイ
オン注入される。第２のアニーリング・ステツプ
はNPNトランジスタの真性ベース、外因性ベー
ス及びエミツタを形成するように適当に指定され
た領域内へホウ素イオン、Ｐ型不純物及びヒ素イ
オンを完全にドライブ・インするために用いられ
る。そのプロセスはNPNトランジスタの適当な
素子に対して電気的接点を形成することによつて
完了する。 第１図には本発明の１つの形態に関する製造ス
テツプが示されている。デバイスはＰ型結晶シリ
コン材のウエハ即ち基板１０でもつて製造され
る。このプロセスはNPNバイポーラ・デバイス
集積回路を形成するように説明される。しかしな
がらPNPバイポーラ・デバイス集積回路は、関
連する領域においてトランジスタの種々の色々の
素子の極性を反転するだけで形成しうることが明
らかである。第１図は非常に高密度のバイポー
ラ・トランジスタ構造体を形成するために用いら
れるシリコン本体の小さな部分の拡大図を示す。
Ｐ基板１０はその内部にサブコレクタＮ＋拡散領
域１２が形成されている。次にエピタキシヤルＮ
層１４が基板の最上部に形成される。これらのプ
ロセスは例えばNPNバイポーラ・トランジスタ
の形成においては標準的なプロセスである。基板
はその典型として１乃至20Ωcmのオーダーの抵抗
を有する＜100＞結晶学的配向を有するシリコン
である。サプコレクタ拡散は典型的には約1020原
子／c.c.の表面濃度を有するヒ素を用いて形成され
る。層１４を形成するためのエピタキシヤル成長
プロセスは例えば約1000℃乃至1200℃の間の温度
において四塩化ケイ素／水素乃至シリラン／水素
混合物を用いるような通常技術によつて行なわれ
る。エピタキシヤル成長において、Ｎ＋サブコレ
クタ領域におけるドーパントはエピタキシヤル層
内へ移動し、サブコレクタ層１２の形成を完了す
る。高密度のICを得るためのエピタキシヤル層
の厚さは３ミクロンもしくはそれ以下のオーダー
である。 次の一連のステツプは単結晶シリコンの領域を
単結晶シリコンの他の領域から絶縁するためのア
イソレーシヨン手段の形成を含む。そのアイソレ
ーシヨンはPN接合と逆バイアス、部分的な誘電
絶縁もしくは完全な誘電絶縁を用いることができ
る。用いられる誘電絶縁材は二酸化シリコン、ガ
ラスもしくはそれらの組合せたものを用いること
ができる。高密度のICを得るための好ましいア
イソレーシヨンは誘電アイソレーシヨンである。
第１図は誘電圧の領域１８及び２０との部分的誘
電アイソレーシヨンを示す。その領域１８は単結
晶シリコン領域を他の単結晶シリコン領域から絶
縁し、領域２０はベース−エミツタ領域をコレク
タ・リーチ・スルー領域から絶縁する。Ｐ＋領域
１６は反転を阻止するチヤネル・ストツプとして
働くように誘電アイソレーシヨン領域１８の下の
指定された領域において基板１０内に形成するこ
とができる。このタイプの誘電領域を形成するた
めの多数の方法が従来知られている。このアイソ
レーシヨンを形成するための１つの方法は、例え
ばUSP3648125に示されている。 その他に部分的誘電アイソレーシヨンを形成す
るための方法が提案されている。 マスク層２２が半導体の上に形成されており、
コレクタ・リーチ・スルー領域となるように指定
された領域を被覆し、エミツタ、真性ベース及び
外因性ベース領域となるように指定された領域に
開口が設けられている。そのマスク層は約200n
ｍの厚さの化学蒸着された二酸化シリコン層であ
る。よのような層を付着するための好ましい方法
は約450℃においてシラン及び酸素を用いて二酸
化シリコンを付着させる通常の低圧、低温化学蒸
着法である。その代わりにマスク層２２は二酸化
シリコン及び窒素シリコンあるいは他の材料の層
の組合せで構成されることが可能である。 層２２における開口は通常のフオトリソグラフ
イ及びマスキング技法によつて形成される。第１
のＰ型にドープされた多結晶シリコン層２４は単
結晶シリコン本体に対して開口が設けられた個所
においてシリコン本体の表面上に均一に構成され
る。多結晶シイコン本体は外因性ベース領域とな
るように指定された領域に対してオーミツク接触
する。他の個所においてもマスク層２２に上から
多結晶シリコン層が形成される。層２４は800℃
の水素雰囲気において例えばシラン及びジボラン
のような混合体を用いることによつて付着するこ
とができる。他のＰ型のドーパントを用いること
も可能である。代替として、多結晶シリコンをド
ープされない状態で形成し、次にそれに対して所
望のドーピング濃度までＰ型のドーパントをイオ
ン注入する。多結晶シリコン層２４の好ましい厚
さは約250nｍ及び1000nｍの間であつて、350nｍ
が好ましい。好ましいドーピング・レベルは約
1018乃至1021原子／c.c.である。次に二酸化シリコ
ンの層２６が層２４の上から例えば通常の化学蒸
着によつて形成される。この二酸化シリコン層２
６の好ましい厚さは約100乃至500nｍであ。外因
性ベース領域以外の全ての領域から二酸化シリコ
ン２６及び多結晶シリコン層２４を除去するため
にフオトリソグラフイ及びエツチング技法が用い
られる。次にポリシリコン領域２４の側壁部被覆
を形成するために二酸化シリコンの層が成長さ
れ、反応性イオン・エツチングのような等方性エ
ツチングを用いて除去される。この層は二酸化シ
リコン及び窒化シリコンの組合せであることが可
能である。側壁部プロセスについては
USP4234362により詳細に示されている。これに
よつて第１図に示される構造体が形成される。 次に本発明の方法を完全に説明するために第２
図乃至第８図を参照する。これらの図は第１図の
構造体のエミツタ−ベース部分の拡大されて示さ
れる図である。第２の多結晶シリコン層３０が好
ましくは低圧化学蒸着法を用いろることによつて
ウエハ全体の上に均一に付着される。このプロセ
スは反応性のシラン（SiH4）を用い約10nｍ／分
の成長速度に関して約500ミリートルの反応装置
アドレス及び約625℃の反応装置温度で行なわれ
る。多結晶シリコン層３０は第８図の構造体が形
成される際にはドープされない状態にある。この
多結晶シリコン層の好ましい厚さは約50乃至
500nｍであつて、120nｍが好ましい。もしもそ
の厚さが約500nｍより大きいならば、最終的な
構造体のベース幅を制御することが困難になるで
あろう。もしもその厚さが約50nｍよりも薄いな
らば、多結晶シリコン層３０の内部にイオン注入
された不純物の大きな部分を含ませることが困難
になるであろう。 側壁部の形成の際の熱処理の付随的結果として
単結晶シリコン２８内へのＰ型ドーパントのわず
かな拡散が生じる。しかしながらトランジスタの
外因性ベースを形成するこのドーパントは次の熱
サイクルにおいてその最終的な接合深さまでドラ
イブ・インされる。 次に多結晶３０の内部に正のイオン３２を生じ
るように多結晶シリコン層３０内にホウ素がイオ
ン注入される。必要がとされるホウ素線量は多結
晶シリコン層３０の厚さに正比例するが、多結晶
シリコン内に約５×1018／cm3及び５×1019／cm3の
間の平均ホウ素農度を生じるように調節されるべ
きである。例えば厚さ120nｍの多結晶層に関し
て、６×1013／cm2及び６×1014／cm2の間のホウ素
線量が適当である。多結晶シリコン層３０内に少
なくつも相当量のイオン注入されたホウ素が含ま
えるようにイオン注入エネルギは十分に低く維持
されるべきである。再び120nｍの厚さの多結晶
シリコン・フイルムの例を考えると、約5KeVの
イオン注入エネルギが好ましい。その代わりとし
て、BF2 +イオン多結晶シリコン層におけるホウ
素の同じ平均濃度を与えるためにイオン注入する
ことができる。しかしながらBF2 +イオンの質量
がより大きいが故に、比肩しうるイオン注入深さ
を達成するためにおよそ25乃至30KeVのイオン
注入エネルギが用いられる。 第３図に示される構造体ができるよにポリシリ
コン層３０の上に例えば化学蒸着によつてキヤツ
ピング層３４が付着される。その厚さは典型的に
は約10乃至100nｍであつて、その材料は二酸化
シリコンであることが好ましい。キヤツピング層
の目的は単結晶シリコン層３０から周囲へのホウ
素イオンの外方拡散を阻止するためである。積層
された構造体の第１アニーリング即ち加熱は真性
ベース領域な前拡散として働くように行なわれ
る。このプロセスは500乃至10分の時間に亘つて
窒素もしくはアルゴンのような不活性の雰囲気に
おいて約800℃乃至1000℃の間の温度において第
３図の構造体を加熱することを含む。前拡散アニ
ーリング・ステツプは約120分の時間に亘つて窒
素雰囲気において90℃で行なわれることが好まし
い。第４図に示されるような前拡散された真性ベ
ース３６はこのプロセスの結果として形成された
ものである。絶縁層３４は第４図の構造体に示さ
れるように除去される。 従来技術においてはＰ及びＮ領域を形成するた
めに単一のアニーリング・ステツプが用いられた
が、パンチ・スルーを回避するために十分な幅及
びドーピング濃度を有するベースを形成するよう
に第１のアニーリング乃至前拡散を行なうことが
必要である。 第１のアニーリングにおいて、ホウ素原子は多
結晶シリコン層において下方の単結晶シリコンに
おけるよりもずつと早い速度で拡散する。その結
果として、ホウ素原子はアニーリングの最初の部
分において急速に再分布し、均一にドープされた
多結晶シリコン層を生じる。このドープされた層
はアニーリング・ステツプの残り部分において下
方の単結晶シリコン内へのホウ素の拡散のための
一定した表面濃度を有する拡散源に近似したもの
となる。所望の急峻なホウ素のプロフイールが生
じる。従来技術においては、直接単結晶シリコン
内へのイオン注入によつてホウ素プロイールが比
肩しうる深さにおいて形成されるが、動くプロフ
イールが急峻さがより緩やかである。これは一般
的にはホウ素プロフイールにおいて“tail”を生
じる好ましい結晶学的方向に沿うイオン注入され
たイオンのうちのあるイオンのチヤネリングによ
るものと考えられる。本発明においては、ホウ素
は多結晶シリコン・フイルムの内部へ低いエネル
ギでもつてイオン注入されるので、この“tail”
は単結晶ホウ素の内部では殆どもしくは全く貫通
しない。最終的なプロフイールは拡散によつて支
配され、適当なドーピング・レベルを有する狭い
ベース幅を形成するのに好ましい急峻な傾斜が得
られる。 第５図を参照すると、多結晶シリコン層３０に
おける負イオンとして示されるヒ素イオン注入の
結果が示されている。ホウ素イオン３２の存在は
層３０においては示されていないが、それらは事
実相当数存在している。ヒ素のイオン注入は真空
において５乃至40KeVのエネルギにおいて1015及
び1016原子／cm2の割合で印加されることが好まし
い。この線量によつて５×1019及び２×1021ヒ素
イオン／c.c.の多結晶シリコン層３０における平均
ヒ素線量レベルを与える。好ましい条件は120n
ｍの多結晶層に関して30KeVにおいて４×1015原
子／cm2である。 第３図におけるようにして約10乃至100nｍの
厚さにキヤツピング層４０が付着される。この層
は第３図のキヤツピング層３４を同じ組成のもの
であること、そして同じ膜目的に用いられること
が好ましい。このキヤツピング層は化学蒸着によ
つてあるいは30分間に亘つて酸素雰囲気において
900℃の温度で多結晶シリコン層３０を熱酸化す
ることによつて形成されることができる。この熱
的な二酸化シリコンの成長の結果として単結晶シ
リコン本体内部へのヒ素イオンの前エミツタ・ド
ライブ・インが行なわれる。外因性ベース領域２
８、真性ベース領域４２及びエミツタ領域４４を
生じるための第２の多結晶シリコン層３０へのホ
ウ素の、第１の多結晶シリコン層２４におけるＰ
型ドーパントの並びに第２の多結晶層３０におけ
るヒ素イオン完全なドライブ・インは400分乃至
６分の時間に亘つて窒素もしくはアルゴンのよう
な不活性雰囲気において約850℃乃至1000℃の間
で実施される。その条件は30分に亘つて窒素雰囲
気において約950℃で行なわれることが好ましい。
この加熱ステツプの結果が第６図に示される。所
望ならば、このドライブ・イン・サイクルの少く
とも一部が乾燥した酸素のような酸化雰囲気にお
いて行なうことができ、それと同時に予めキヤツ
ピング処理を必要とすることなく二酸化シリコン
のキヤツプ部が形成される。 第７図に示される構造体を生じるように通常の
エツチングによつ熱的に成長された二酸化シリコ
ンのキヤツプ部４０が除去される。第７図の構造
体は深さが約20乃至200nｍの間のPNベース−エ
ミツタ接合を有する。ベース幅は約70乃至200n
ｍの間である。 ある条件の下においては、ホウ素は最終的なド
ライブ・イン加熱サイクルにおいて予期されない
ほど急速に拡散しうることが見出された。第１３
図を参照すると、ホウ素のアニーリングが行なわ
れ、続いてヒ素のイオン注入が行なわれたヒ素の
前アニール及び最終的なドライブ・イン前のプロ
フイールが示されている。ホウ素のプロフイール
はドープされた多結晶シリコン源の外の拡散に関
して予期されるように極めて急峻であることが観
察される。しかしながら用いられた40KeVのヒ
素イオン注入エネルギに関しては許容度の下限に
ある。結果として続いて加熱処理されることなく
下方の単結晶層内へヒ素の相当な部分が貫通した
状態が観察できる。更に加熱処理を行なつた結果
が第１２図のプロフイールによつて示されてい
る。これは第１３図のサンプルと同じようにして
得られたものである。しかしながらこれは更にキ
ヤツピング及び最終的なドライブ・インを完了と
するために必要とされる加熱サイクルを受けたも
のである。このプロプイールは多くの応用のため
に受入れることができるが、第１２図及び第１３
図を比較することによつてベース領域におけるホ
ウ素が予期しなかつた程度にまで拡散し、プロフ
イールの急峻性が失わていることがわかる。これ
は相対的に薄い多結晶シリコン・フイルムを通し
てのヒ素イオン注入の貫通による単結晶シリコン
において形成されたポイント欠陥によるものと考
えられる。これらの欠陥はひいては次の加熱サイ
クルにおいて助長されたホウ素の拡散性を生じる
ものと信じられる。第１４図はより厚いポリシリ
コン層及びわずかに感じられたヒ素イオン注入エ
ネルギを用いることによつて調整されたサンプル
の最終的なプロフイールを示す。このホウ素のプ
ロフイールは第１２図と比較してより急峻な状態
を維持していることがわかる。これによつて更に
好ましい狭いベース幅が形成され、しかもパン
チ・スルーを阻止する十分に高いホウ素濃度が呈
せられる。 デバイス構造体はバイポーラ・デバイスの部分
に対して接点開口を形成することによつて完了さ
れる。最終的なデバイス構造体においてドープさ
れた多結晶シリコン層３０をエミツタ領域４４に
対する接点として残すことが好ましい。ベース領
域に対する接点は多結晶シリコン層２４である。
二酸化シリコン層２２及び２６のような任意の絶
縁層を介してベース接点層２４、コレクタ・リー
チ・スルー領域１４及びエミツタ接点層４２と接
触するように開口が形成される。ドープされた多
結晶シリコン、金属珪化物、アルミニウム、アル
ミニウム−銅、それらの組合せのような接続メタ
ラ−ジのようなブランケツト層が上記の開口を有
するデバイスのこの表面の上に形成される。通常
のリソグラフイ及びエツチング技術が上記のブラ
ンケツト層における接続メタラージをバターン化
するために用いられる。このようにして、第８図
に示されるようにベース金属接点５０及びエミツ
タ金属接点５２が形成される。 以下に示される表は第９図乃至第１４図に示さ
れるプロフイールに対応する実験例を示す。用い
られた単結晶＜100＞シリコン基板はＰ−であつ
た（10乃至20Ω−cmの抵抗率を与えるようにホウ
素がドープされている。）一方本発明の通常の実
施においては、NPNトランジスタ構造体を形成
するためにおよび２×1016／cm3のＮ型バツクグラ
ンド・ドーピングが用いられた。しかしながらこ
れらの例は本発明が指向するエミツタ及びベー
ス・プロフイールの形成を説明するために示され
るものである。これらのプロフイール及びそれら
の形成はベツクグランド・ドーピングによつては
影響を受けない。
【表】
【表】
例 １
表はホウ素及びヒ素を拡散させた構造体を製造
するためのプロセスの細部を示すものである。表
に示されるように、例１、２においてはヒ素を注
入する前に第１のアニール・ステツプ即ちホウ素
の前拡散ステツプは含まれない。エミツタ・ドラ
イブ・イン加熱サイクルは二重にドープされた多
結晶シリコン層から単結晶シリコン本体内部へホ
ウ素及びヒ素の両方を同時に拡散するように対応
した。これによつて得られた拡散プロフイールが
第９図に示されている。測定における限度によつ
て低い濃度におけるデータ・ポイントにおいては
幾分錯乱状態が存在するが、ヒ素のプロフイール
の外挿がクロス・オーバーを示す。約５×1016／
cm3におけるクロス・オーバーはエミツタ−ベース
接合における濃度に対応する。もしも約２×
1016／cm3のバツクグランドＮ型ドーピングがコレ
クタ領域の内部であるならば、プロフイールはわ
ずか約50nｍのベース幅を与える。ベースにおけ
る低いドーピング・レベルにおいて、これはパン
チ・スルーを阻止するためには不適当なベース幅
であつて、不首尾なトランジスタ・デバイスを生
じる。物理的に、この狭いベースはＮ＋シリコン
におけるホウ素の大きく減じられた拡散度によつ
て生じ、よつてホウ素はヒ素の拡散最前部がホウ
素を追い越すにつれて殆ど不動の状態にされる。 例 ２、３及び４ 例２、３及び４は例１と同様のものであるが、
これらは更に本発明において説明されるような第
１のアニール・サイクルを含む。加熱サイクルは
精密にされるように各々30分、60分及び120分に
変化された。得られた最終的なプロフイールが第
１０図、第１１図及び第１２図に示されている。
それらの図は多結晶シリコン層からヒ素が拡散す
る前にホウ素をして先行始動させよつてエミツタ
接合を越えてベース幅を増大させそしてベース・
ドーピング・レベルを増大させる前拡散の効果を
示す。コレクタにおける２×1016／cm3の典型的な
Ｎ型バツクグランド・ドーピングを用いる場合、
ベース幅は示された各々の例について約120nｍ、
135nｍ及び170nｍである。エミツタ−ベース接
合におけるベース・ドーピング・レベルは各々約
４×1017／cm3、５×1017／cm3及び９×1017／cm3で
あつて、ベース前拡散を有しない例１における場
合よりも相当高い。 例 ５ この例は例４に示されたものと同じプロセスを
用いた。但しこの場合は最終的なエミツタのドラ
イブ・イン加熱サイクルは用いられなかつた。従
つて例５を示す第１３図は部分的に完成された構
造体の不純物プロフイールとして見ることができ
る。更にそれは本発明の応用のために最も好まし
い条件を示唆する有益なものと考えることができ
る。第１３図はイオン注入された多結晶シリコ
ン・フイルムからの拡散によつて生じる急峻なホ
ウ素のプロフイールを示す。ヒ素のプロフイール
はイオン注入された状態で示され、多結晶シリコ
ン本体内へ及び40KeVのヒ素イオン注入エネル
ギに関連して用いられた相対的に薄い多結晶シリ
コン層の上へ相当伸びている。これを付加的なエ
ミツタ・ドライブ・イン加熱サイクルが行なわれ
た同じサンプルを示す第１２図と比較すると、こ
の最終的な加熱サイクルにおいて、ホウ素プロフ
イールがヒ素拡散最前線を大分遠くまで越えて拡
散していることが観察できる。ヒ素イオン注入並
びにビ素ドーパントそれ自体による損傷が単結晶
シリコン本体内へ貫通し、ホウ素の拡散率を増大
させたものと信じられる。このことは、より厚い
多結晶シリコン及びもしくは減少されたヒ素イオ
ン注入エネルギが多結晶シリコン層に対するイオ
ン注入損傷を大きく制限することによつて助長さ
れたホウ素拡散率を最小にすることを示唆するも
のである。 例 ６ この例においては、最適化のために複数の実験
パラメータがわずかずつ変更された。特に多結晶
シリコン層は前の実験における場合よりも２倍以
上にされ、ヒ素イオン注入エネルギがわずかに減
少された。第１４図はこれらの変更を含むプロセ
スを用いることによつて、ベース領域における結
果として得られたホウ素のプロフイールが最終的
なドライブ・イン加熱サイクルによつてより一層
その急峻性を維持し、狭い、相対的に高度にドー
プされたベースを生じることを示す。２×1016／
cm3のバツクグラウンドのＮ型のドーピング・レベ
ルに関して、エミツタ接合において約1018／cm3の
ピーク・ホウ素濃度を有する約110nｍのベース
幅が生じた。この狭いベース及び高ドーピング・
レベルの組合せは特定の回路応用面のために特に
適したものである。
するためのプロセスの細部を示すものである。表
に示されるように、例１、２においてはヒ素を注
入する前に第１のアニール・ステツプ即ちホウ素
の前拡散ステツプは含まれない。エミツタ・ドラ
イブ・イン加熱サイクルは二重にドープされた多
結晶シリコン層から単結晶シリコン本体内部へホ
ウ素及びヒ素の両方を同時に拡散するように対応
した。これによつて得られた拡散プロフイールが
第９図に示されている。測定における限度によつ
て低い濃度におけるデータ・ポイントにおいては
幾分錯乱状態が存在するが、ヒ素のプロフイール
の外挿がクロス・オーバーを示す。約５×1016／
cm3におけるクロス・オーバーはエミツタ−ベース
接合における濃度に対応する。もしも約２×
1016／cm3のバツクグランドＮ型ドーピングがコレ
クタ領域の内部であるならば、プロフイールはわ
ずか約50nｍのベース幅を与える。ベースにおけ
る低いドーピング・レベルにおいて、これはパン
チ・スルーを阻止するためには不適当なベース幅
であつて、不首尾なトランジスタ・デバイスを生
じる。物理的に、この狭いベースはＮ＋シリコン
におけるホウ素の大きく減じられた拡散度によつ
て生じ、よつてホウ素はヒ素の拡散最前部がホウ
素を追い越すにつれて殆ど不動の状態にされる。 例 ２、３及び４ 例２、３及び４は例１と同様のものであるが、
これらは更に本発明において説明されるような第
１のアニール・サイクルを含む。加熱サイクルは
精密にされるように各々30分、60分及び120分に
変化された。得られた最終的なプロフイールが第
１０図、第１１図及び第１２図に示されている。
それらの図は多結晶シリコン層からヒ素が拡散す
る前にホウ素をして先行始動させよつてエミツタ
接合を越えてベース幅を増大させそしてベース・
ドーピング・レベルを増大させる前拡散の効果を
示す。コレクタにおける２×1016／cm3の典型的な
Ｎ型バツクグランド・ドーピングを用いる場合、
ベース幅は示された各々の例について約120nｍ、
135nｍ及び170nｍである。エミツタ−ベース接
合におけるベース・ドーピング・レベルは各々約
４×1017／cm3、５×1017／cm3及び９×1017／cm3で
あつて、ベース前拡散を有しない例１における場
合よりも相当高い。 例 ５ この例は例４に示されたものと同じプロセスを
用いた。但しこの場合は最終的なエミツタのドラ
イブ・イン加熱サイクルは用いられなかつた。従
つて例５を示す第１３図は部分的に完成された構
造体の不純物プロフイールとして見ることができ
る。更にそれは本発明の応用のために最も好まし
い条件を示唆する有益なものと考えることができ
る。第１３図はイオン注入された多結晶シリコ
ン・フイルムからの拡散によつて生じる急峻なホ
ウ素のプロフイールを示す。ヒ素のプロフイール
はイオン注入された状態で示され、多結晶シリコ
ン本体内へ及び40KeVのヒ素イオン注入エネル
ギに関連して用いられた相対的に薄い多結晶シリ
コン層の上へ相当伸びている。これを付加的なエ
ミツタ・ドライブ・イン加熱サイクルが行なわれ
た同じサンプルを示す第１２図と比較すると、こ
の最終的な加熱サイクルにおいて、ホウ素プロフ
イールがヒ素拡散最前線を大分遠くまで越えて拡
散していることが観察できる。ヒ素イオン注入並
びにビ素ドーパントそれ自体による損傷が単結晶
シリコン本体内へ貫通し、ホウ素の拡散率を増大
させたものと信じられる。このことは、より厚い
多結晶シリコン及びもしくは減少されたヒ素イオ
ン注入エネルギが多結晶シリコン層に対するイオ
ン注入損傷を大きく制限することによつて助長さ
れたホウ素拡散率を最小にすることを示唆するも
のである。 例 ６ この例においては、最適化のために複数の実験
パラメータがわずかずつ変更された。特に多結晶
シリコン層は前の実験における場合よりも２倍以
上にされ、ヒ素イオン注入エネルギがわずかに減
少された。第１４図はこれらの変更を含むプロセ
スを用いることによつて、ベース領域における結
果として得られたホウ素のプロフイールが最終的
なドライブ・イン加熱サイクルによつてより一層
その急峻性を維持し、狭い、相対的に高度にドー
プされたベースを生じることを示す。２×1016／
cm3のバツクグラウンドのＮ型のドーピング・レベ
ルに関して、エミツタ接合において約1018／cm3の
ピーク・ホウ素濃度を有する約110nｍのベース
幅が生じた。この狭いベース及び高ドーピング・
レベルの組合せは特定の回路応用面のために特に
適したものである。
第１図乃至第８図は本発明の１つの形のNPN
バイポーラ・トランジスタを製造する方法を説明
する図である。第９図乃至第１４図は拡散プロフ
イールを説明する図である。 １０……Ｐ−基板、１２……サブコレクタＮ＋
拡散部、１４……エピタキシヤルＮ層、１６……
Ｐ＋領域、１８，２０……誘電アイソレーシヨン
領域、２２……マスク層、２４……多結晶シリコ
ン層、２６……二酸化シリコン層、２８……単結
晶シリコン層、３０……多結晶シリコン層、３２
……正のイオン、３４……キヤツピング層、３６
……真性ベース、３８……ヒ素イオン注入、４０
……キヤツピング層、４２……真性ベース、４４
……エミツタ。
バイポーラ・トランジスタを製造する方法を説明
する図である。第９図乃至第１４図は拡散プロフ
イールを説明する図である。 １０……Ｐ−基板、１２……サブコレクタＮ＋
拡散部、１４……エピタキシヤルＮ層、１６……
Ｐ＋領域、１８，２０……誘電アイソレーシヨン
領域、２２……マスク層、２４……多結晶シリコ
ン層、２６……二酸化シリコン層、２８……単結
晶シリコン層、３０……多結晶シリコン層、３２
……正のイオン、３４……キヤツピング層、３６
……真性ベース、３８……ヒ素イオン注入、４０
……キヤツピング層、４２……真性ベース、４４
……エミツタ。
Claims (1)
- １ エミツタ領域、、ベース領域及びベース接点
領域を形成すべき位置に開口を有するマスク層と
半導体基体の表面に形成し、前記開口にＰ型にド
ープされた第１の多結晶シリコン層を形成し、前
記エミツタ領域及びベース領域を形成すべき位置
において前記第１の多結晶シリコン層に開口を形
成し、前記第１の多結晶シリコン層の上面及び前
記形成した開口における側面に絶縁層を形成し、
前記形成した開口における前記半導体基体の表面
及び前記絶縁層の上に第２の多結晶シリコン層を
形成し、前記第２の多結晶シリコン層の前記半導
体基体との界面付近にホウ素イオンをイオン注入
し、前記第２の多結晶シリコン層の上に二酸化シ
リコンの第１キヤツピング層を形成し、前記半導
体基体内へ前記第１の多結晶シリコン層からＰ型
の不純物をそして前記第２の多結晶シリコン層か
ら前記ホウ素を部分的にドライブ・インするよう
に前記半導体基体に第１のアニールを施し、前記
第１キヤツピング層を除去し、前記第２の多結晶
シリコン層にヒ素イオンをイオン注入し、前記第
２の多結晶シリコン層の上に二酸化シリコンの第
２キヤツピング層を形成し、前記半導体基体内へ
前記第２の多結晶シリコン層から前記ホウ素及び
前記ヒ素を十分にドライブ・インして前記エミツ
タ領域及びベース領域を形成するように前記半導
体基体に第２のアニールを施し、前記第２キヤツ
ピング層を除去することを含むバイポーラ・トラ
ンジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/355,633 US4431460A (en) | 1982-03-08 | 1982-03-08 | Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer |
| US355633 | 1982-03-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58154267A JPS58154267A (ja) | 1983-09-13 |
| JPH0376575B2 true JPH0376575B2 (ja) | 1991-12-05 |
Family
ID=23398190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58003621A Granted JPS58154267A (ja) | 1982-03-08 | 1983-01-14 | バイポ−ラ・トランジスタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4431460A (ja) |
| EP (1) | EP0090940B1 (ja) |
| JP (1) | JPS58154267A (ja) |
| DE (1) | DE3381605D1 (ja) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4467519A (en) * | 1982-04-01 | 1984-08-28 | International Business Machines Corporation | Process for fabricating polycrystalline silicon film resistors |
| JPS58202525A (ja) * | 1982-05-21 | 1983-11-25 | Toshiba Corp | 半導体装置の製造方法 |
| US4575923A (en) * | 1983-04-06 | 1986-03-18 | North American Philips Corporation | Method of manufacturing a high resistance layer having a low temperature coefficient of resistance and semiconductor device having such high resistance layer |
| US4510676A (en) * | 1983-12-06 | 1985-04-16 | International Business Machines, Corporation | Method of fabricating a lateral PNP transistor |
| US4569701A (en) * | 1984-04-05 | 1986-02-11 | At&T Bell Laboratories | Technique for doping from a polysilicon transfer layer |
| US4549914A (en) * | 1984-04-09 | 1985-10-29 | At&T Bell Laboratories | Integrated circuit contact technique |
| US4640721A (en) * | 1984-06-06 | 1987-02-03 | Hitachi, Ltd. | Method of forming bipolar transistors with graft base regions |
| JPH0658912B2 (ja) * | 1985-05-07 | 1994-08-03 | 日本電信電話株式会社 | バイポーラトランジスタの製造方法 |
| US4795679A (en) * | 1985-05-22 | 1989-01-03 | North American Philips Corporation | Monocrystalline silicon layers on substrates |
| JPH07101677B2 (ja) * | 1985-12-02 | 1995-11-01 | 株式会社東芝 | 半導体装置の製造方法 |
| US4682407A (en) * | 1986-01-21 | 1987-07-28 | Motorola, Inc. | Means and method for stabilizing polycrystalline semiconductor layers |
| US5104816A (en) * | 1986-01-30 | 1992-04-14 | Texas Instruments Incorporated | Polysilicon self-aligned bipolar device including trench isolation and process of manufacturing same |
| US4799099A (en) * | 1986-01-30 | 1989-01-17 | Texas Instruments Incorporated | Bipolar transistor in isolation well with angled corners |
| JP2557840B2 (ja) * | 1986-03-13 | 1996-11-27 | 富士通株式会社 | 半導体装置の製造法 |
| JPS62224968A (ja) * | 1986-03-27 | 1987-10-02 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| US4839302A (en) * | 1986-10-13 | 1989-06-13 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating bipolar semiconductor device |
| JPS63107167A (ja) * | 1986-10-24 | 1988-05-12 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| JPS63182860A (ja) * | 1987-01-26 | 1988-07-28 | Toshiba Corp | 半導体装置とその製造方法 |
| JPS63184364A (ja) * | 1987-01-27 | 1988-07-29 | Toshiba Corp | 半導体装置の製造方法 |
| US4902640A (en) * | 1987-04-17 | 1990-02-20 | Tektronix, Inc. | High speed double polycide bipolar/CMOS integrated circuit process |
| US4933295A (en) * | 1987-05-08 | 1990-06-12 | Raytheon Company | Method of forming a bipolar transistor having closely spaced device regions |
| JPH0783025B2 (ja) * | 1987-05-21 | 1995-09-06 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| US4871684A (en) * | 1987-10-29 | 1989-10-03 | International Business Machines Corporation | Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors |
| US5093711A (en) * | 1988-10-14 | 1992-03-03 | Seiko Epson Corporation | Semiconductor device |
| EP0383712A3 (en) * | 1989-02-13 | 1991-10-30 | International Business Machines Corporation | Method for fabricating high performance transistors with polycrystalline silicon contacts |
| EP0395358B1 (en) * | 1989-04-25 | 2001-03-14 | Matsushita Electronics Corporation | Manufacturing method of a bipolar transistor |
| US4927773A (en) * | 1989-06-05 | 1990-05-22 | Santa Barbara Research Center | Method of minimizing implant-related damage to a group II-VI semiconductor material |
| US5028973A (en) * | 1989-06-19 | 1991-07-02 | Harris Corporation | Bipolar transistor with high efficient emitter |
| US5017990A (en) * | 1989-12-01 | 1991-05-21 | International Business Machines Corporation | Raised base bipolar transistor structure and its method of fabrication |
| US5296388A (en) * | 1990-07-13 | 1994-03-22 | Matsushita Electric Industrial Co., Ltd. | Fabrication method for semiconductor devices |
| US5385850A (en) * | 1991-02-07 | 1995-01-31 | International Business Machines Corporation | Method of forming a doped region in a semiconductor substrate utilizing a sacrificial epitaxial silicon layer |
| US5138256A (en) * | 1991-04-23 | 1992-08-11 | International Business Machines Corp. | Method and apparatus for determining the thickness of an interfacial polysilicon/silicon oxide film |
| US5629547A (en) * | 1991-04-23 | 1997-05-13 | Intel Corporation | BICMOS process for counter doped collector |
| GB2255226B (en) * | 1991-04-23 | 1995-03-01 | Intel Corp | Bicmos process for counter doped collector |
| US5695819A (en) * | 1991-08-09 | 1997-12-09 | Applied Materials, Inc. | Method of enhancing step coverage of polysilicon deposits |
| US5229322A (en) * | 1991-12-05 | 1993-07-20 | International Business Machines Corporation | Method of making low resistance substrate or buried layer contact |
| EP0622832B1 (en) * | 1993-03-17 | 2000-05-31 | Canon Kabushiki Kaisha | Method of connecting a wiring with a semiconductor region and semiconductor device obtained by this method |
| US5520785A (en) * | 1994-01-04 | 1996-05-28 | Motorola, Inc. | Method for enhancing aluminum nitride |
| JP2865045B2 (ja) * | 1996-02-28 | 1999-03-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| DE19815869C1 (de) * | 1998-04-08 | 1999-06-02 | Siemens Ag | Verfahren zum Herstellen eines Stapelkondensators in einer Halbleiteranordnung |
| US9997619B1 (en) | 2017-05-24 | 2018-06-12 | International Business Machines Corporation | Bipolar junction transistors and methods forming same |
| RU2659328C1 (ru) * | 2017-10-02 | 2018-06-29 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" | Способ изготовления полупроводникового прибора |
| US11404540B2 (en) | 2019-10-01 | 2022-08-02 | Analog Devices International Unlimited Company | Bipolar junction transistor, and a method of forming a collector for a bipolar junction transistor |
| US11563084B2 (en) | 2019-10-01 | 2023-01-24 | Analog Devices International Unlimited Company | Bipolar junction transistor, and a method of forming an emitter for a bipolar junction transistor |
| US11355585B2 (en) | 2019-10-01 | 2022-06-07 | Analog Devices International Unlimited Company | Bipolar junction transistor, and a method of forming a charge control structure for a bipolar junction transistor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51146174A (en) * | 1975-06-11 | 1976-12-15 | Mitsubishi Electric Corp | Diode device fabrication method |
| JPS5228879A (en) * | 1975-08-29 | 1977-03-04 | Mitsubishi Electric Corp | Semiconductor device and method for its production |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3460007A (en) * | 1967-07-03 | 1969-08-05 | Rca Corp | Semiconductor junction device |
| JPS5950113B2 (ja) * | 1975-11-05 | 1984-12-06 | 株式会社東芝 | 半導体装置 |
| JPS543479A (en) * | 1977-06-09 | 1979-01-11 | Toshiba Corp | Semiconductor device and its manufacture |
| US4190466A (en) * | 1977-12-22 | 1980-02-26 | International Business Machines Corporation | Method for making a bipolar transistor structure utilizing self-passivating diffusion sources |
| JPS5939906B2 (ja) * | 1978-05-04 | 1984-09-27 | 超エル・エス・アイ技術研究組合 | 半導体装置の製造方法 |
| US4157269A (en) * | 1978-06-06 | 1979-06-05 | International Business Machines Corporation | Utilizing polysilicon diffusion sources and special masking techniques |
| JPS5586151A (en) * | 1978-12-23 | 1980-06-28 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor integrated circuit |
| US4357622A (en) * | 1980-01-18 | 1982-11-02 | International Business Machines Corporation | Complementary transistor structure |
| US4259680A (en) * | 1980-04-17 | 1981-03-31 | Bell Telephone Laboratories, Incorporated | High speed lateral bipolar transistor |
-
1982
- 1982-03-08 US US06/355,633 patent/US4431460A/en not_active Expired - Lifetime
-
1983
- 1983-01-14 JP JP58003621A patent/JPS58154267A/ja active Granted
- 1983-02-23 EP EP83101761A patent/EP0090940B1/en not_active Expired
- 1983-02-23 DE DE8383101761T patent/DE3381605D1/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51146174A (en) * | 1975-06-11 | 1976-12-15 | Mitsubishi Electric Corp | Diode device fabrication method |
| JPS5228879A (en) * | 1975-08-29 | 1977-03-04 | Mitsubishi Electric Corp | Semiconductor device and method for its production |
Also Published As
| Publication number | Publication date |
|---|---|
| US4431460A (en) | 1984-02-14 |
| EP0090940A2 (en) | 1983-10-12 |
| DE3381605D1 (de) | 1990-06-28 |
| EP0090940A3 (en) | 1986-10-01 |
| EP0090940B1 (en) | 1990-05-23 |
| JPS58154267A (ja) | 1983-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0376575B2 (ja) | ||
| US6756604B2 (en) | Si-Ge base heterojunction bipolar device | |
| US4575920A (en) | Method of manufacturing an insulated-gate field-effect transistor | |
| JPH07118478B2 (ja) | 横方向トランジスタの製造方法 | |
| JPH0147014B2 (ja) | ||
| JPS62293753A (ja) | 高密度集積ｃｍｏｓ回路の製造方法 | |
| JP3199452B2 (ja) | Ｐｎｐ装置用ｐ埋め込み層の製造方法 | |
| US4452645A (en) | Method of making emitter regions by implantation through a non-monocrystalline layer | |
| JPH0454388B2 (ja) | ||
| JPH0251255B2 (ja) | ||
| US4151006A (en) | Method of manufacturing a semiconductor device | |
| JP3459657B2 (ja) | 半導体装置の製造方法 | |
| KR900005123B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| US5443994A (en) | Method of fabricating a semiconductor device having a borosilicate glass spacer | |
| JP3405766B2 (ja) | 半導体デバイスの製造方法 | |
| US6642096B2 (en) | Bipolar transistor manufacturing | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| JP3062065B2 (ja) | 半導体装置の製造方法 | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| JPH10256407A (ja) | 半導体装置及びその製造方法 | |
| JP2576373B2 (ja) | 半導体装置及びその製造方法 | |
| RU2106037C1 (ru) | Способ создания вертикального pnp транзистора в составе ис | |
| JP2846329B2 (ja) | 半導体装置の製造方法 | |
| KR940004257B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| Akasaka et al. | Application of diffusion from implanted polycrystalline silicon to bipolar transistors |