KR940004257B1 - 바이폴라 트랜지스터의 제조방법 - Google Patents
바이폴라 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR940004257B1 KR940004257B1 KR1019910000844A KR910000844A KR940004257B1 KR 940004257 B1 KR940004257 B1 KR 940004257B1 KR 1019910000844 A KR1019910000844 A KR 1019910000844A KR 910000844 A KR910000844 A KR 910000844A KR 940004257 B1 KR940004257 B1 KR 940004257B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- region
- epitaxial layer
- layer
- collector
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005468 ion implantation Methods 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims abstract 2
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000012535 impurity Substances 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 2
- 238000000059 patterning Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음.
Description
제1a-e는 종래의 제조공정도.
제2a-f는 본 발명의 1실시예에 따른 제조공정도이다.
* 도면의 주요부분에 대한 부호의 설명
21 : 실리콘기판 22 : 배리드층
23 : 에피택셜층 24 : 산화막
25, 27 : 포토레지스트 26 : 콜렉터영역
28 : 베이스영역 29 : 산화막 측벽
30 : 에미터영역
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 고속소자에 적합하게 셀프얼라인된(self-aligned) 바이폴라 트랜지스터의 제조방법에 관한 것이다.
종래에는 제1a-e에 도시한 바와 같이 우선 P형 실리콘기판(1)상에 고농도 n형 배리드(Buried)층(2)을 형성한 후 그 위에 n형 에피택셜층(3)을 성장시키고 전면에 산화막(4)을 도포한 다음(제1a도), 포토레지스트(5)를 이용하여 콜렉터 형성영역의 산화막(4)을 제거하고 n+형 불순물의 이온주입 및 열처리로 배리드층(2)까지 접합된 콜렉터영역(6)을 형성한 다음(제1b도), 포토레지스트(7)을 이용하여 베이스 형성영역의 산화막(4)을 제거하고 P형 불순물의 이온주입 및 열처리로 배리드층(2)까지 접합되지 않은 소정의 깊이로 베이스영역(8)을 형성한 다음(제1c도), 포토레지스트(9)를 이용하여 베이스영역(8)의 형성과 동일한 방법으로 베이스영역(8) 내에 제한된 n+형 에미터영역(10)을 형성한 다음(제1d도), 콜렉터영역(6), 에미터영역(10)상에 콘택을 내고 배선을 위한 메탈(11)을 형성하여 바이폴라 트랜지스터를 제조하였다.
그러나, 이러한 종래기술은 에미터영역을 불순물의 이온주입으로 형성시킴므로 접합깊이를 얕게 할 수 없으며, 베이스영역과 콜렉터영역간의 저항성분으로 인하여 고속소자에는 적합하지 않은 문제점이 있었다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 풀리실리콘으로 에미터 영역을 형성한 셀프얼라인된 바이폴라 트랜지스터의 제조방법을 제공하는 것이다.
이와 같은 목적을 달성하기 위한 본 발명의 특징은 불순물주입으로 콜렉터영역이 형성된 바이폴라 트랜지스터에 있어서, 베이스 형성영역의 에피텍셜층을 소정 두께만큼 불순물주입으로 베이스영역을 형성하는 공정과, 그 측면에 산화막으로 된 측벽을 형성하는 공정과, 폴리실리콘의 도포와 Pocl3의 도핑후 에미터 형성영역으로 한정하여 에미터영역을 형성하는 공정으로 이루어진 셀프얼라인된 바이폴라 트랜지스터의 제조방법에 있다.
이하, 본 발명을 첨부도면에 의하여 상세히 설명한다.
제2a-f도는 본 발명의 1실시예에 따른 제조공정도로서, 우선 제2a도에 도시한 바와 같이 실리콘기판(21)상에 고농도 n형 배리드층(22)을 형성한 후 전면에 에피텍셜층(2)을 성장시키고 에피텍셜층(23)위에 산화막(24)을 도포한다.
그 다음 제2b도와 같이 포토레지스트(25)를 이용하여 콜렉터 형성영역의 산화막(24)을 선택적으로 제거하고 고농도 n형 불순물의 이온주입 및 열처리로 고농도 n형 배리드층(22)까지 접합된 콜렉터영역(26)을 형성한다.
그 다음 포토레지스트(25)와 산화막(24)을 제거하고 제2c도에 도시한 바와 같이 다시 산화막(24a)과 포토레지스트(27)를 증착하고, 포토레지스트(27)을 이용하여 베이스 형성영역의 산화막(24a)과 소정깊이의 에피텍셜층(23)을 에치한다.
그후 제2d도와 같이 에칭된 베이스 형성영역의 에피텍셜층(23) 바닥에 P형 불순물을 이온주입하여 베이스영역(28)을 형성한 다음 포토레지스트(27)을 제거한다.
제2e도와 같이 저압 CVD(Chemical Vapour Deposition)으로 산화막을 증착하고 에치백하여 베이스 영역의 에피텍셜층(23) 측면에 산화막 측벽(29)을 형성한다.
그후, 제2f도에 도시한 바와 같이 폴리실리콘을 도포하고 도포된 폴리실리콘을 Pocl3을 도핑한 후 포토에칭으로 에미터 형성영역을 한정식각하여 에미터 전극영역(30)을 형성하면 본 발명에 따른 셀프얼라인된 바이폴라 트랜지스터가 제조된다.
이때 폴리실리콘을 도포하고 Pocl3를 도핑할 때의 열에너지에 의해 폴리실리콘에 의해 폴리실리콘과 베이스영역 접촉 부위에는 확산에 의한 고농도 n형 불순물 영역이 얇게 형성된다.
이상 설명한 바와 같이 본 발명에 따르면, 폴리실리콘으로 에미터영역을 형성하므로 얕은 접합을 이를 수 있으며, 소정깊이의 에피텍셜층을 에치하므로 콜렉터 저항을 줄일 수 있으며, 또한 셀프얼라인으로 베이스영역과 에미터영역을 형성할 수 있게 된다.
따라서, 고속 바이폴라 트랜지스터의 제조에 현저한 효과를 기대할 수 있다.
Claims (1)
- 제1도 전형 실리콘기판상에 고농도 제2도 전형 배리드층을 형성하고 전면에 에피텍셜층을 형성하는 공정과, 상기 에피텍셜층중 콜렉터 형성영역에 선택적으로 고농도 제2도 전형 이온주입하여 상기 배리드층까지 접합된 콜렉터영역을 형성하는 공정과, 전면에 절연막을 형성하고 콜렉터영역 일측 베이스형성영역의 절연막과 에피텍셜층 소정깊이까지 선택적으로 식각하는 공정과, 식각된 에피텍셜층에 고농도 제1도 전형 이온주입하여 베이스영역을 형성하는 공정과, 베이스영역 에피텍셜층 측벽에 절연막 측벽을 형성하는 공정과, 전면에 폴리실리콘을 증착하고 폴리실리콘에 Pocl3를 도핑한 후 폴리실리콘을 에미터 형성영역으로 식각하는 공정을 포함하여 이루어짐을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000844A KR940004257B1 (ko) | 1991-01-18 | 1991-01-18 | 바이폴라 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000844A KR940004257B1 (ko) | 1991-01-18 | 1991-01-18 | 바이폴라 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920015615A KR920015615A (ko) | 1992-08-27 |
| KR940004257B1 true KR940004257B1 (ko) | 1994-05-19 |
Family
ID=19310038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910000844A KR940004257B1 (ko) | 1991-01-18 | 1991-01-18 | 바이폴라 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940004257B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363078B1 (ko) * | 1995-12-30 | 2003-02-05 | 삼성전자 주식회사 | 공정을단순화한바이씨모스(BiCMOS)트랜지스터의제조방법 |
-
1991
- 1991-01-18 KR KR1019910000844A patent/KR940004257B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920015615A (ko) | 1992-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4160991A (en) | High performance bipolar device and method for making same | |
| KR100294129B1 (ko) | 고속이며 기생용량이 낮은 반도체 장치 및 그 제조방법 | |
| US4236294A (en) | High performance bipolar device and method for making same | |
| KR100205017B1 (ko) | 이종접합 바이폴러 트랜지스터의 제조방법 | |
| KR0133540B1 (ko) | 섈로우 npn 에미터 및 mosfet 소오스/드레인을 형성하기 위한 bicmos 방법 | |
| JPH10189970A (ja) | 半導体素子の製造方法 | |
| EP0076106B1 (en) | Method for producing a bipolar transistor | |
| US3951702A (en) | Method of manufacturing a junction field effect transistor | |
| JP3213549B2 (ja) | 超自己整列バイポーラトランジスタの製造方法 | |
| EP0709894A1 (en) | High-frequency bipolar transistor structure, and related manufacturing process | |
| JPH04363046A (ja) | 半導体装置の製造方法 | |
| KR880000483B1 (ko) | 반도체소자의 제조방법 | |
| JPS5947468B2 (ja) | バイポ−ラ・トランジスタの製造方法 | |
| JP3142336B2 (ja) | 半導体装置及びその製造方法 | |
| KR940004257B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| KR100246653B1 (ko) | Cmos 구조의 제조 방법 | |
| JP3247106B2 (ja) | 集積回路の製法と集積回路構造 | |
| JPS5837990B2 (ja) | 半導体装置の製造方法 | |
| KR930009471B1 (ko) | 다결정 실리콘을 사용한 바이폴라 트랜지스터 제조방법 | |
| JPH0491481A (ja) | Ｍｉｓ電界効果トランジスタ | |
| KR930011542B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| KR930011113B1 (ko) | 반도체장치의 접촉플러그 제조방법 | |
| KR100305205B1 (ko) | 반도체소자의제조방법 | |
| KR920009365B1 (ko) | 바이폴라 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |