KR920015615A - 바이폴라 트랜지스터의 제조방법 - Google Patents
바이폴라 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR920015615A KR920015615A KR1019910000844A KR910000844A KR920015615A KR 920015615 A KR920015615 A KR 920015615A KR 1019910000844 A KR1019910000844 A KR 1019910000844A KR 910000844 A KR910000844 A KR 910000844A KR 920015615 A KR920015615 A KR 920015615A
- Authority
- KR
- South Korea
- Prior art keywords
- bipolar transistor
- manufacturing
- region
- forming
- impurity implantation
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 238000002513 implantation Methods 0.000 claims 2
- 239000012535 impurity Substances 0.000 claims 2
- 238000000034 method Methods 0.000 claims 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (a)-(f)는 본발명의 1실시예에 따른 제조공정도이다.
Claims (1)
- 불순물 주입으로 콜렉터영역이 형성된 바이폴라 트랜지스터에 있어서, 베이스 형성영역의 에피택셜층을 소정두께만큼 제거하고 불순물 주입으로 베이스영역을 형성하는 공정과, 그 측면에 산화막으로된 측벽을 형성하는 공정과, 폴리실리콘의 도포와 POCl3의 도핑후 에미터 형성영역으로 한정하여 에미터영역을 형성하는 공정으로 이루어진 셀프얼라인된 바이폴라 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000844A KR940004257B1 (ko) | 1991-01-18 | 1991-01-18 | 바이폴라 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000844A KR940004257B1 (ko) | 1991-01-18 | 1991-01-18 | 바이폴라 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920015615A true KR920015615A (ko) | 1992-08-27 |
| KR940004257B1 KR940004257B1 (ko) | 1994-05-19 |
Family
ID=19310038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910000844A KR940004257B1 (ko) | 1991-01-18 | 1991-01-18 | 바이폴라 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940004257B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363078B1 (ko) * | 1995-12-30 | 2003-02-05 | 삼성전자 주식회사 | 공정을단순화한바이씨모스(BiCMOS)트랜지스터의제조방법 |
-
1991
- 1991-01-18 KR KR1019910000844A patent/KR940004257B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363078B1 (ko) * | 1995-12-30 | 2003-02-05 | 삼성전자 주식회사 | 공정을단순화한바이씨모스(BiCMOS)트랜지스터의제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940004257B1 (ko) | 1994-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910007162A (ko) | 반도체 장치의 제조 방법 | |
| KR920015615A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR880013256A (ko) | 헤테로접합형 바이폴라트랜지스터 및 그 제조방법 | |
| KR900019255A (ko) | 질화막을 이용한 자기정렬 바이폴라 트랜지스터 제조방법 | |
| KR910013568A (ko) | 화합물 반도체 장치 및 그 제조방법 | |
| KR910017666A (ko) | 트랜지스터 제조방법 | |
| KR890008997A (ko) | 트렌치내에 베이스 및 에미터 구조를 갖는 반도체 바이폴라 트랜지스터 및 이의 제조 방법 | |
| KR920015606A (ko) | 바이폴라 트랜지스터의 베이스전극 형성방법 | |
| KR900015256A (ko) | 자기정합된 바이폴라 트랜지스터의 제조방법 | |
| KR920001747A (ko) | 바이폴라 트랜지스터의 디프콜렉터 제조방법 | |
| KR920017213A (ko) | 반도체 장치의 소자격리 방법 | |
| KR920015624A (ko) | 바이폴라 트랜지스터 제조방법 | |
| KR910017663A (ko) | 트랜지스터 제조방법 | |
| KR900001030A (ko) | 고전압용 반도체 소자 및 그 제조방법 | |
| KR890013792A (ko) | 반도체장치 및 그 제조방법 | |
| KR880009445A (ko) | 반도체 장치의 제조방법 | |
| KR920017270A (ko) | 다결정 실리콘 사이드 월(side wall)을 이용한 Laterally Graded Emitter(LGE)구조의 바이폴라 트랜지스터 제조방법 | |
| KR890005883A (ko) | 반도체 장치의 제조방법 | |
| KR910002002A (ko) | 셀프 얼라인을 이용한 고집적 바이폴라 트랜지스터의 제조방법 | |
| KR910001930A (ko) | 자기정렬된 저도핑된 접합형성방법 | |
| KR920017171A (ko) | 바이폴라 트랜지스터의 배리드층 형성방법 | |
| KR920007147A (ko) | 산화막의 자기정합에 의한 바이폴라 트랜지스터의 메몰층과 웰 형성방법 | |
| KR920015594A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR920013767A (ko) | 핫 캐리어 방지 트랜지스터의 제조방법 | |
| KR910005306A (ko) | Cvd법을 이용한 새부리 없는 격리 공정방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |