KR900015256A - 자기정합된 바이폴라 트랜지스터의 제조방법 - Google Patents
자기정합된 바이폴라 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR900015256A KR900015256A KR1019890004059A KR890004059A KR900015256A KR 900015256 A KR900015256 A KR 900015256A KR 1019890004059 A KR1019890004059 A KR 1019890004059A KR 890004059 A KR890004059 A KR 890004059A KR 900015256 A KR900015256 A KR 900015256A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- self
- region
- bipolar transistor
- activating
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims 3
- 238000000034 method Methods 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims 3
- 150000004767 nitrides Chemical class 0.000 claims 3
- 238000005468 ion implantation Methods 0.000 claims 2
- 238000002955 isolation Methods 0.000 claims 2
- 239000000463 material Substances 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
- 230000001681 protective effect Effects 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도의 (A)에서 (Q)는 본 발명에 따른 바이폴라 트랜지스터의 공정순서도이다.
Claims (3)
- 사진 식각공정을 통하여 격리영역을 형성후 비도핑된 폴리실리콘으로 상기 격리영역을 채우는 공정과, 이온주입후 활성화시키고, 필드산화막이 성장되게 하여 콜렉터측영역으로 형성시키는 공정과, 활성영역형성후 폴리실리콘으로 P+ 베이스측영역을 형성시키는 공정과, 폴리실리콘을 소오스로 하여 이온주입후 활성화시키고 불순물을 재이온주입시켜 활성하여 N+ 에미터측 영역을 형성시키는 공정과, 상기 에미터측 영역 형성시 질화막을 침적한후 이방성 식각에 의하여 질화막측벽을 만들어 P+베이스측에 자기정합되게 하는 공정들을 포함하는 자기정합된 바이폴라 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 질화막측벽 형성시 에미터영역의 표면에 손상을 방지하기 위하여 완층산화막을 성장시키는 공정을 사용하는 자기정합된 바이폴라 트랜지스터의 제조방법.
- 제1항에 있어서, 폴리실리콘과 내부저항을 줄이기 위하여 WSi2재를 사용하고 메탈스파이크 및 소자성능을 향상시킬 수 있도록 형성되는 방어벽 공정시 TiN재를 사용하는 것을 특징으로 하는 자기정합된 바이폴라 트랜지스터 및 그의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890004059A KR920010063B1 (ko) | 1989-03-30 | 1989-03-30 | 자기정합된 바이폴라 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890004059A KR920010063B1 (ko) | 1989-03-30 | 1989-03-30 | 자기정합된 바이폴라 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900015256A true KR900015256A (ko) | 1990-10-26 |
| KR920010063B1 KR920010063B1 (ko) | 1992-11-13 |
Family
ID=19284878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890004059A KR920010063B1 (ko) | 1989-03-30 | 1989-03-30 | 자기정합된 바이폴라 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920010063B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100332116B1 (ko) * | 1995-12-07 | 2002-07-31 | 주식회사 하이닉스반도체 | 바이폴라트랜지스터제조방법 |
-
1989
- 1989-03-30 KR KR1019890004059A patent/KR920010063B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100332116B1 (ko) * | 1995-12-07 | 2002-07-31 | 주식회사 하이닉스반도체 | 바이폴라트랜지스터제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920010063B1 (ko) | 1992-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930001477A (ko) | 모스패트의 제조 방법 | |
| EP0235705A3 (en) | Self-aligned ultra high-frequency field-effect transistor, and method for manufacturing the same | |
| KR970054342A (ko) | 베이스 결정박막 바이폴러 트랜지스터의 소자격리와 컬렉터－베이스 자기정렬의 동시 형성방법 | |
| KR890001190A (ko) | 반도체 기억소자 및 제조방법 | |
| KR970052997A (ko) | 바이폴라 트랜지스터 제조 방법 | |
| KR900015256A (ko) | 자기정합된 바이폴라 트랜지스터의 제조방법 | |
| JPH06342804A (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| KR900001023A (ko) | 트랜치 분리를 이용한 eprom 셀 및 이의 제조방법 | |
| KR880001061A (ko) | 양극성 트랜지스터 구조 | |
| KR920015615A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| EP0265958A3 (en) | Process of making insulated- gate field-effect transistors | |
| KR920015565A (ko) | 반도체 셀의 게이트 제조방법 | |
| KR900019255A (ko) | 질화막을 이용한 자기정렬 바이폴라 트랜지스터 제조방법 | |
| KR910001930A (ko) | 자기정렬된 저도핑된 접합형성방법 | |
| KR920013775A (ko) | 트랜치 사용 트랜지스터 제조방법 | |
| KR920020595A (ko) | 반도체 장치의 제조방법 | |
| KR930001467A (ko) | 바이폴라 소자의 제조방법 | |
| KR910013579A (ko) | npn바이폴라 트랜지스터를 가진 반도체 디바이스의 제조방법 | |
| KR920015632A (ko) | 소이모스소자 제조방법 | |
| KR920018973A (ko) | 리세스드 채널 모오스 fet 제조방법 및 구조 | |
| KR930001478A (ko) | 모스패트의 구조 및 제조 방법 | |
| KR920017270A (ko) | 다결정 실리콘 사이드 월(side wall)을 이용한 Laterally Graded Emitter(LGE)구조의 바이폴라 트랜지스터 제조방법 | |
| TW260809B (en) | Process of bipolar junction transistor | |
| KR970053006A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR900002416A (ko) | 2단계 데포방식의 산화층 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051007 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |