KR890001190A - 반도체 기억소자 및 제조방법 - Google Patents

반도체 기억소자 및 제조방법 Download PDF

Info

Publication number
KR890001190A
KR890001190A KR1019880007631A KR880007631A KR890001190A KR 890001190 A KR890001190 A KR 890001190A KR 1019880007631 A KR1019880007631 A KR 1019880007631A KR 880007631 A KR880007631 A KR 880007631A KR 890001190 A KR890001190 A KR 890001190A
Authority
KR
South Korea
Prior art keywords
layer
oxide layer
memory device
semiconductor memory
polysilicon
Prior art date
Application number
KR1019880007631A
Other languages
English (en)
Other versions
KR970003904B1 (ko
Inventor
더글라스 그리스월드 마크
Original Assignee
빈센트 죠셉로너
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 죠셉로너, 모토로라 인코포레이티드 filed Critical 빈센트 죠셉로너
Publication of KR890001190A publication Critical patent/KR890001190A/ko
Application granted granted Critical
Publication of KR970003904B1 publication Critical patent/KR970003904B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

반도체 기억소자 및 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 실리콘 웨이퍼에서 배치된 절연 우물의 확대된 횡단면도,
제2도 내지 3도는 여려 공정 단계 동안에 반도체 기억 소지의 확대된 횡단면도.

Claims (10)

  1. 반도체 기억 소자를 제조하는 방법에 있어서, 실리콘 웨이퍼를 제공하는 단계와, 상기 실리콘 웨이퍼 위 영역을 절연 및 우물을 규정하는 단계와, 상기 우물상에 제1산화물층을 성장하는 단계와, 상기 우물 및 상기 제1산화물층을 포함하는 상기 실리콘 웨이퍼상에 제1폴리실리콘층을 침착하는 단계와, 상기 도핑된 제1폴리실리콘상에 비 결정실리콘층을 침착하는 단계와, 상기 제 1산화물층, 상기 도핑된 제1폴리실리콘층, 상기 우물에서 부동 게이트를 형성하도록 상기 비 결정 실리콘층을 규정 및 에칭하는 단계와, 소오스 및 드레인을 주입하는 단계와, 상기 부동 게이트를 포함하는 상기 우물상에 제2산화물층을 성장하는 단계와, 상기 제2산화물층상에 제2폴리실리콘층을 침착하는 단계와, 상기 제2폴리실리콘층을 도핑하는 단계와, 상기 도핑된 제2폴리실리콘층을 규정 및 에칭하는 단계를 구비하는 것을 특징으로 하는 제조방법.
  2. 제1항에 있어서, 상기 주입하는 단계가 자체 배열된 주입을 이용하는 것을 포함하는 것을 특징으로 하는 제조방법.
  3. 반도체 기억 소자를 제조하는 방법에 있어서, 실리콘 웨이퍼를 제공하는 단계와, 우물을 제공하도록 상기 실리콘 웨이퍼 위 영역을 절연하는 단계와, 상기 우물상에 5 내지 15 나노미터 영역내의 두께를 가지는 상기 산화물층을 성장하는 단계와, 상기 우물 및 상기 제1산화물층을 포함하는 상기 실리콘 웨이퍼상에 제1폴리실리콘층을 침착하는 단계와, 인 도펀트를 이용하는 상기 제1폴리실리콘층상을 도핑하는 단계와 상기 도핑된 제1폴리실리콘층에 비 결절 실리콘층을 침착하는 단계와, 상기 우물에서 부동 게이트를 형성하도록 상기 도핑된 제1폴리실리콘층 및 상기 비 결정 실리콘층을 규정 및 에칭하는 단계와, 자체 배열된 주입을 이용하여 소오스 및 드레인을 주입하는 단계와, 상기 부동 게이트를 포함하는 상기 우물상에 30 내지50나노미터 영역내의 두께를 가지는 상기 제2산화물층을 성장하는 단계와, 상기 제2산화물층상에서 제2폴리실리콘층을 도핑하는 단계와, 인 도펀트를 이용하여 상기 제2폴리실리콘층을 도핑하는 단계와, 상기 도핑된 제2폴리실리콘층을 규정 및 에칭하는 단계를 구비하는 것을 특징으로 하는 제보방법.
  4. 제3항에 있어서, 상기 방법은 단 웨이퍼상에 여러번 중복하여 실행되는 것을 특징으로 하는 제조방법.
  5. 반도체 기억소자에 있어서, 반도체 기판과, 상기 반도체 기판에서 주입된 소오스 및 드레인과, 상기 반도체 기판상에 제1산화물층, 상기 제1산화물층상에 위치되는 상기 부동 게이트를 형성하도록 상기 제1산화물층을 따라 에칭된 제1폴리실리콘층 및 비 결정 실리콘층과, 상기 제1산화물층 및 상기 부동 게이트상에 제2산화물층과, 상기 제2산화물층상에 제2폴리실리콘층을 구비하는 것을 특징으로 하는 반도체 기억 소자.
  6. 제5항에 있어서, 제1산화물층이 10 나노미터의 두께를 가지는 것을 특징으로 하는 반도체 기억 소자.
  7. 제5항에 있어서, 제1산화물층이 5 내지 15나노미터 영역내의 두께를 가지는 것을 특징으로 하는 반도체 기억 소자.
  8. 제5항에 있어서, 제2산화물층이 40 나노미터의 두께를 가지는 것을 특징으로 하는 반도체 기억 소자.
  9. 제5항에 있어서, 제2산화물층이 30 내지 50나노미터 영역내의 두께를 가지는 것을 특징으로 하는 반도체 기억 소자.
  10. 중간 레벨 유전체를 가지는 반도체 기억 소자를 제조하는 방법에 있어서, 제1산화물층이 실리콘 웨이퍼상에 성장되고, 제1폴리실리콘층이 상기 제1 산화물에 형성되고, 비결정 실리콘층이 상기 제1폴리실리콘층에 형성되고, 상기 중간 레벨 유전층을 제공하는 상기 제2산화물층이 상기 비 결정 실리콘층 상에 성장되는 것을 특징으로 하는 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880007631A 1987-06-26 1988-06-24 반도체 기억 소자 및 제조 방법 KR970003904B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US66.672 1987-06-26
US07/066,672 US4748133A (en) 1987-06-26 1987-06-26 Deposition of amorphous silicon for the formation of interlevel dielectrics in semiconductor memory devices

Publications (2)

Publication Number Publication Date
KR890001190A true KR890001190A (ko) 1989-03-18
KR970003904B1 KR970003904B1 (ko) 1997-03-22

Family

ID=22070967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880007631A KR970003904B1 (ko) 1987-06-26 1988-06-24 반도체 기억 소자 및 제조 방법

Country Status (5)

Country Link
US (1) US4748133A (ko)
EP (1) EP0296418B1 (ko)
JP (1) JPS6433973A (ko)
KR (1) KR970003904B1 (ko)
DE (1) DE3884679T2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572054A (en) * 1990-01-22 1996-11-05 Silicon Storage Technology, Inc. Method of operating a single transistor non-volatile electrically alterable semiconductor memory device
US5242848A (en) * 1990-01-22 1993-09-07 Silicon Storage Technology, Inc. Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device
JPH0799771B2 (ja) * 1992-06-26 1995-10-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 皮膜中の応力を制御する方法
JPH06216392A (ja) * 1993-01-20 1994-08-05 Mitsubishi Electric Corp 半導体装置の製造方法
US5298447A (en) * 1993-07-22 1994-03-29 United Microelectronics Corporation Method of fabricating a flash memory cell
JP3313840B2 (ja) 1993-09-14 2002-08-12 富士通株式会社 半導体装置の製造方法
US5712177A (en) * 1994-08-01 1998-01-27 Motorola, Inc. Method for forming a reverse dielectric stack
US5665620A (en) * 1994-08-01 1997-09-09 Motorola, Inc. Method for forming concurrent top oxides using reoxidized silicon in an EPROM
JP3598197B2 (ja) * 1997-03-19 2004-12-08 株式会社ルネサステクノロジ 半導体装置
KR100588873B1 (ko) * 1998-12-30 2006-08-18 주식회사 하이닉스반도체 플래쉬 메모리 소자의 플로팅 게이트 형성 방법
US20040007733A1 (en) * 2002-06-26 2004-01-15 Macronix International Co., Ltd. Floating gate memory cell and forming method
US6872972B2 (en) * 2003-07-16 2005-03-29 Macronix International Co., Ltd. Method for forming silicon film with changing grain size by thermal process
CN100353566C (zh) * 2003-10-20 2007-12-05 旺宏电子股份有限公司 具变换粒径的硅结构的半导体组件及其形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS606108B2 (ja) * 1976-07-07 1985-02-15 株式会社東芝 半導体装置の製造方法
US4282540A (en) * 1977-12-23 1981-08-04 International Business Machines Corporation FET Containing stacked gates
US4370798A (en) * 1979-06-15 1983-02-01 Texas Instruments Incorporated Interlevel insulator for integrated circuit with implanted resistor element in second-level polycrystalline silicon
JPS5626472A (en) * 1979-08-13 1981-03-14 Hitachi Ltd Semiconductor memory
DE3037744A1 (de) * 1980-10-06 1982-05-19 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer monolithisch integrierten zwei-transistor-speicherzelle in mos-technik
JPS5836506B2 (ja) * 1980-11-20 1983-08-09 富士通株式会社 半導体記憶装置
JPS5933880A (ja) * 1982-08-19 1984-02-23 Nec Corp 半導体装置の製造方法
EP0153889A3 (en) * 1984-02-29 1988-08-10 Fairchild Semiconductor Corporation Deprogramming insensitive eprom process
JPS60189971A (ja) * 1984-03-09 1985-09-27 Toshiba Corp 半導体装置の製造方法
US4679171A (en) * 1985-02-07 1987-07-07 Visic, Inc. MOS/CMOS memory cell
JPS61240656A (ja) * 1985-04-18 1986-10-25 Toshiba Corp 半導体装置の製造方法
JPS6257224A (ja) * 1985-09-06 1987-03-12 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
DE3884679T2 (de) 1994-02-03
JPS6433973A (en) 1989-02-03
EP0296418B1 (en) 1993-10-06
US4748133A (en) 1988-05-31
KR970003904B1 (ko) 1997-03-22
EP0296418A2 (en) 1988-12-28
EP0296418A3 (en) 1990-06-06
DE3884679D1 (de) 1993-11-11

Similar Documents

Publication Publication Date Title
EP0274278B1 (en) MOS field effect transistor and method of manufacturing the same
JP3096401B2 (ja) 二重制御ゲートを有するｓｏｉ上の半導体ランダム・アクセス・メモリ・セルおよびその製造方法
US4038107A (en) Method for making transistor structures
US4198252A (en) MNOS memory device
US5244823A (en) Process for fabricating a semiconductor device
US4029522A (en) Method to fabricate ion-implanted layers with abrupt edges to reduce the parasitic resistance of Schottky barrier fets and bipolar transistors
DE68926980D1 (de) Verfahren zur Herstellung eines Dünnfilmtransistors
KR890001190A (ko) 반도체 기억소자 및 제조방법
EP0487739A4 (en) Method of manufacturing semiconductor device
KR960019728A (ko) 반도체 메모리장치 및 그 제조방법
US4305086A (en) MNOS Memory device and method of manufacture
KR950026005A (ko) 박막 트랜지스터 제조방법
JPH0194667A (ja) 半導体装置の製造方法
US4202002A (en) Ion-implanted layers with abrupt edges
KR970053614A (ko) Dram트랜치 저장 캐패시터용 매립-주입된 플레이트 형성 방법
KR0136532B1 (ko) 박막트랜지스터 제조방법
JPS62290152A (ja) 半導体装置の製法
EP0307849A3 (en) Application of deep-junction non-self-aligned transistors for suppressing hot carriers
JP2900717B2 (ja) 半導体装置
EP0265958A3 (en) Process of making insulated- gate field-effect transistors
KR950012550B1 (ko) 고집적용 nor형 메모리 셀 제조방법
JPH0590594A (ja) 縦型ｍｏｓ電界効果トランジスタの製造方法
KR970052979A (ko) 쌍극자 트랜지스터의 컬렉터 싱커 형성방법
KR970053032A (ko) 반도체 소자 제조 방법
KR920003458A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee