KR970052979A - 쌍극자 트랜지스터의 컬렉터 싱커 형성방법 - Google Patents
쌍극자 트랜지스터의 컬렉터 싱커 형성방법 Download PDFInfo
- Publication number
- KR970052979A KR970052979A KR1019950050110A KR19950050110A KR970052979A KR 970052979 A KR970052979 A KR 970052979A KR 1019950050110 A KR1019950050110 A KR 1019950050110A KR 19950050110 A KR19950050110 A KR 19950050110A KR 970052979 A KR970052979 A KR 970052979A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- silicon substrate
- forming
- film
- nitride film
- Prior art date
Links
- 239000010408 film Substances 0.000 claims abstract 29
- 150000004767 nitrides Chemical class 0.000 claims abstract 13
- 239000000758 substrate Substances 0.000 claims abstract 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 12
- 239000012535 impurity Substances 0.000 claims abstract 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract 12
- 239000010703 silicon Substances 0.000 claims abstract 12
- 238000000034 method Methods 0.000 claims abstract 8
- 239000010409 thin film Substances 0.000 claims abstract 4
- 238000001312 dry etching Methods 0.000 claims abstract 3
- 230000003064 anti-oxidating effect Effects 0.000 claims abstract 2
- 238000000151 deposition Methods 0.000 claims abstract 2
- 239000013078 crystal Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract 2
- 238000009792 diffusion process Methods 0.000 abstract 2
- 238000010438 heat treatment Methods 0.000 abstract 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 쌍극자 트랜지스터의 컬렉터 싱커 형성방법에 관한 것으로서, 제1전도형 불순물이 도핑된 실리콘 기판상의 트랜지스터가 제작되는 영역에 제2전도형 불순물이 도핑된 매몰층을 형성하는 공정과, 상기 실리콘 기판의 전면에 제2전도형 불순물이 첨가된 컬렉터 박막을 결정 성장하는 공정과, 상기 컬렉터박막의 표면에 산화막과 산화방지용 질화막을 순차적으로 적충하고 상기 질화막을 제거하여 활성영역을 정의하는 공정과, 상기 질화막을 마스크로 하여 두꺼운 필드산화막을 성장하고 상기 질화막을 제거하는 공정과, 상기 필드산화막의 소정부분을 실리콘 기판이 노출되도록 제거하여 컬렉터 접점부분을 정의하고 상기 실리콘 기판이 노출된 부분에 제2전도성 불순물을 이온주입하는 공정과, 상기 필드산화막의 측면에 질화막을 형성하고 상기 실리콘 기판의 노출된 부분에 산화막을 성장하는 공정과, 상기 측면질화막을 제거하고 노출된 실리콘 기판을 건식식각하여 트렌치를 형성하는 공정과, 상기 필드산화막의 측벽과 트렌치의 내부에 측벽 산화막을 형성하고 열처리하여 상기 이온주입된 불순물을 매몰층까지 확산시켜 컬렉터 싱커를 형성한다.
따라서, 컬렉터 싱커 형성을 위한 열처리 공정시 불순물의 측면 확산을 억제함으로써, 불순물의 수평방향으로의 확산에 의한 항복전압의 감소를 방지하였으며, 트랜지스터의 항복전압을 증가시키기 위해 소자의 크기를 증가시키지 않는다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 컬렉터 싱커 형성후의 소자 단면도.
Claims (4)
- 제1전도형 불순물이 도핑된 실리콘 기판상의 트랜지스터가 제작되는 영역에 제2전도형 불순물이 도핑된 매몰층을 형성하는 공정과, 상기 실리콘 기판의 전면에 제2전도형 불순물이 첨가된 컬렉터 박막을 결정 성장하는 공정과, 상기 컬렉터 박막의 표면에 산화막과 산화방지용 질화막을 순차적으로 적층하고 상기 질화막을 제거하여 활성영역을 정의하는 공정과, 상기 질화막을 마스크로 하여 두꺼운 필드산화막을 성장하고 상기 질화막을 제거하는 공정과, 상기 필드산화막의 소정부분을 실리콘 기판이 노출되도록 제거하여 컬렉터 접점부분을 정의하고 상기 실리콘 기판이 노출된 부분에 제2전도형 불순물을 이온주입하는 공정과, 상기 필드산화막의 측면에 질화막을 형성하고 상기 실리콘 기판의 노출된 부분에 산화막을 성장하는 공정과, 상기 측면질화막을 제거하고 노출된 실리콘기판을 건식식각하여 트렌치를 형성하는 공정과, 상기 필드산화막의 측벽과 트렌치의 내부에 측벽산화막을 형성하고 열처리하여 상기 이온주입된 불순물을 매몰층까지 확산시켜 컬렉터 싱커를 형성하는 공정을 구비하는 쌍극자 트랜지스터의 컬렉터 싱커 형성방법.
- 제1항에 있어서, 상기 필드산화막 성장시 완충 및 산화방지용 마스크로 열산화막과 질화막 사이에 다결정실리콘을 형성하는 것을 더 구비하는 쌍극자 트랜지스터의 컬렉터 싱커 형성방법.
- 제1항에 있어서, 상기 측벽산화막을 상기 트렌치 내부가 채워지도록 열산화막과 필드산화막의 상부에 산화막을 증착하고 건식식각하여 형성하는 쌍극자 트랜지스터의 컬렉터 싱커 형성방법.
- 제3항에 있어서, 상기 건식식각시 상기 열산화막이 제거되어 상기 실리콘 기판이 노출되도록 과식각하는 쌍극자 트랜지스터의 컬렉터 싱커 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050110A KR0155512B1 (ko) | 1995-12-14 | 1995-12-14 | 쌍극자 트랜지스터의 컬렉터 싱커 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050110A KR0155512B1 (ko) | 1995-12-14 | 1995-12-14 | 쌍극자 트랜지스터의 컬렉터 싱커 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052979A true KR970052979A (ko) | 1997-07-29 |
| KR0155512B1 KR0155512B1 (ko) | 1998-12-01 |
Family
ID=19440226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950050110A KR0155512B1 (ko) | 1995-12-14 | 1995-12-14 | 쌍극자 트랜지스터의 컬렉터 싱커 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0155512B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396808B1 (ko) * | 2000-06-15 | 2003-09-13 | 주식회사 슈버 | 기어드 모터 및 이를 채용한 안테나 구동장치 |
-
1995
- 1995-12-14 KR KR1019950050110A patent/KR0155512B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396808B1 (ko) * | 2000-06-15 | 2003-09-13 | 주식회사 슈버 | 기어드 모터 및 이를 채용한 안테나 구동장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0155512B1 (ko) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100246602B1 (ko) | 모스트랜지스터및그제조방법 | |
| CN100452400C (zh) | 沟槽应变抬升源/漏结构及其制造方法 | |
| US6399973B1 (en) | Technique to produce isolated junctions by forming an insulation layer | |
| WO2014177045A1 (zh) | 一种半浮栅器件及其制造方法 | |
| KR950002274B1 (ko) | 샐로우 접합을 갖는 mos vlsi장치 및 그 제조방법 | |
| KR970004078A (ko) | 반도체소자 및 그 제조방법 | |
| JP4063353B2 (ja) | トレンチゲート型ｍｏｓ電界効果トランジスタの製造方法 | |
| KR100341182B1 (ko) | 반도체소자의 모스 트랜지스터 형성방법 | |
| KR970052979A (ko) | 쌍극자 트랜지스터의 컬렉터 싱커 형성방법 | |
| KR920000637B1 (ko) | Mosfet 제조방법 및 그 소자 | |
| KR100219057B1 (ko) | 반도체 장치의 트랜지스터 제조방법 | |
| JP3818452B2 (ja) | 半導体素子の製造方法 | |
| KR20000003936A (ko) | 반도체 소자의 트랜지스터 및 그 형성 방법 | |
| KR100399948B1 (ko) | 반도체 장치의 소자분리막 형성 방법 | |
| KR100380151B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0135051B1 (ko) | 이종접합 측면 쌍극자 트랜지스터 장치의 제조방법 | |
| KR100196220B1 (ko) | 반도체 소자 제조방법 | |
| KR0177386B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100223795B1 (ko) | 반도체소자제조방법 | |
| KR940002758B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR930009119A (ko) | Soi 구조의 반도체 장치 제조방법 | |
| KR930001376A (ko) | 아이솔레이션 영역 및 그 형성 방법 | |
| KR0137580B1 (ko) | 자기정렬 쌍극자 트랜지스터의 제조방법 | |
| KR100358126B1 (ko) | 트랜지스터제조방법 | |
| KR19980046004A (ko) | 반도체 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040630 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |