KR0177386B1 - 박막트랜지스터 제조방법 - Google Patents
박막트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR0177386B1 KR0177386B1 KR1019900022469A KR900022469A KR0177386B1 KR 0177386 B1 KR0177386 B1 KR 0177386B1 KR 1019900022469 A KR1019900022469 A KR 1019900022469A KR 900022469 A KR900022469 A KR 900022469A KR 0177386 B1 KR0177386 B1 KR 0177386B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- forming
- thin film
- film transistor
- oxide film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 239000010408 film Substances 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 11
- 239000001301 oxygen Substances 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 229920005591 polysilicon Polymers 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 3
- 239000004065 semiconductor Substances 0.000 claims abstract 2
- 238000000034 method Methods 0.000 abstract description 4
- 238000002513 implantation Methods 0.000 abstract 1
- -1 oxygen ion Chemical class 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터 제조 방법에 관한 것으로 특히 차단전류(off current)를 줄이고 채널 길이를 줄이는데 적당하도록, 박막 트랜지스터를 형성함에 있어서, 반도체기판 상에 절연막, 다결정실리콘, 게이트산화막을 순차적으로 형성하고 상기 게이트산화막 상의 소정 부분에 게이트를 형성하는 공정과, 상기 게이트를 마스크로 사용하여 상기 다결정실리콘층에 산소를 이온 주입하는 공정과, 상기 게이트의 측면에 절연 측벽을 형성하고 상기 게이트 및 측벽을 마스크로 도전형 불순물을 이온 주입하여 소오스/드레인 영역을 형성하는 공정을 구비하는 것을 특징으로 한다.
Description
제1도는 종래 박막 트랜지스터 구조도.
제2a,b도는 본 발명에 따른 박막 트랜지스터 구조도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : 격리용 산화막
3 : P형 소오스/드레인 4 : 게이트 산화막
5 : 게이트 전극 6 : 측면 확산
7 : 주입된 산소이온 8 : 측벽
9 : 산소 이온층
본 발명은 박막 트랜지스터 제조 방법에 관한 것으로 특히 차단 전류(off current)를 줄이고 채널 길이를 줄이는데 적당하도록한 산소 이온 주입 박막 트랜지스터 제조 방법에 관한 것이다.
종래의 P형 박막 트랜지스터는 주로 스태틱 기억 소자(SRAM)의 셀(Cell)에 P형 부하 소자로 사용되어 기억 소자의 집적도 및 셀의 안정도(Cell Stability)를 증가시키는데 효과적으로 이용되고 있다. 그 제조 공정을 제1도를 참조하여 상세히 설명하면 다음과 같다.
먼저 실리콘기판(1)에 산화막(2)을 열산화 방법, 또는 화학기상증착법으로 형성한 후 상기 산화막(2)상에 무정형 혹은 다결정실리콘은 화학기상증착법으로 형성한다.
그 다음 상기 다결정실리콘막을 재결정하여 입자 크기를 증가시키고 그 다음 채널 이온 주입(N형 불순물)을 실시한다. 그리고 게이트 산화막(4)을 형성한 후 다결정 실리콘을 증착하고 도전형 불순물을 도우핑한후 패터닝하여 게이트 전극(5)을 형성하고 그후 상기 게이트 전극(5)을 마스크로 사용하여 상기 게이트 산화막(4)하부의 다결정실리콘층에 P형 불순물을 주입하고 열처리하여 소오스/드레인 영역(3)을 형성한다.
그런데 상기와 같은 종래의 P형 박막 트랜지스터 제조 공정에서는 소오스/드레인 영역(3) 형성시 P형 불순물의 측면확산(6)이 커서 게이트 전극(5)의 하부까지 확산되어 단채널 트랜지스터를 형성하기 어렵고 또한 다결정 실리콘의 결정입계를 통한 소오스/드레인 접합·누설 전류가 크게 되는 단점이 있었다.
본 발명은 이러한 단점을 해결하기 위해 측벽을 이용하여 산소 이온을 주입하여 소오스/드레인의 측면 확산을 억제하고 접합의 누설 전류를 줄일 수 있도록 한 것이다.
이하 그 제조 공정을 첨부 도면 제2a,b도를 참조하여 설명하면 다음과 같다.
본 방법은 제2a도에 나타낸 바와 같이 먼저 실리콘기판(1)위에 산화막(2)을 열산화 또는 화학기상증착 방법으로 형성한후, 상기 산화막(2) 상에 다결정 실리콘 및 게이트 산화막(4)을 순차적으로 증착한다.
그 다음 게이트를 형성하기 위한 다결정 실리콘을 증착하고 도우핑한후 형상화하여 게이트 전극(5)을 형성하고, 상기 게이트 전극(5)을 마스크로 사용하여 상기 게이트 산화막(4) 하부의 다결정실리콘에 산소 이온(7)을 주입한다.
그 다음 제2b도에 도시된 바와 같이 상기 게이트 전극(5)을 덮도록 산화막 혹은 질화막을 증착한후 상기 산화막 혹은 질화막을 에치백하여 상기 게이트 전극(5)의 측면에 측벽(Side Wall Spacer)(8)을 형성하고, 상기 측벽(8) 및 게이트 전극(5)을 마스크로 사용하여 상기 게이트 산화막(4) 하부의 다결정실리콘층에 P형 불순물을 이온 주입하여 P형의 소오스/드레인 영역(3)을 형성한다.
이때, 측벽(8)의 하부에는 게이트 전극(5)을 마스크로 사용하여 주입된 산소 이온(7)들이 존재하여 상기 산소 이온(7)이 상기 소오스/드레인 영역(3)을 형성하기 위해 주입된 P형의 불순물들의 게이트 전극(5) 하부로의 측면 확산을 방지하는 역할을 담당한다. 즉, 제2b도에 도시된 측벽과 대응하는 부분의 다결정실리콘층에는 게이트 전극(5)을 마스크로 사용하여 이온주입에 의해 형성된 산소이온충(9)으로 소오스/드레인 영역(3)을 형성한 P형의 불순물이 측면으로의 확산을 억제하는 영역이다.
따라서 본 발명에서는 측벽 형성 전에 이온주입한 산소이온층이 소오스/드레인의 측면 확산을 억제하고 접합의 누설 전류를 억제하는 효과가 있다.
Claims (1)
- 박막 트랜지스터를 형성함에 있어서, 반도체기판 상에 절연막, 다결정실리콘, 게이트산화막을 순차적으로 형성하고 상기 게이트산화막 상의 소정 부분에 게이트를 형성하는 공정과, 상기 게이트를 마스크로 사용하여 상기 다결정실리콘층에 산소를 이온주입하는 공정과, 상기 게이트의 측면에 절연 측벽을 형성하고 상기 게이트 및 측벽을 마스크로 도전형 불순물을 이온주입하여 소오스/드레인 영역을 형성하는 공정을 구비하는 박막 트랜지스터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900022469A KR0177386B1 (ko) | 1990-12-29 | 1990-12-29 | 박막트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900022469A KR0177386B1 (ko) | 1990-12-29 | 1990-12-29 | 박막트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920013771A KR920013771A (ko) | 1992-07-29 |
| KR0177386B1 true KR0177386B1 (ko) | 1999-03-20 |
Family
ID=19308972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900022469A KR0177386B1 (ko) | 1990-12-29 | 1990-12-29 | 박막트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0177386B1 (ko) |
-
1990
- 1990-12-29 KR KR1019900022469A patent/KR0177386B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920013771A (ko) | 1992-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6136674A (en) | Mosfet with gate plug using differential oxide growth | |
| KR20020086726A (ko) | 감소된 임계 전압을 가진 트렌치 ｄｍｏｓ를 형성하는 방법 | |
| US6677212B1 (en) | Elevated source/drain field effect transistor and method for making the same | |
| US4553314A (en) | Method for making a semiconductor device | |
| GB2036431A (en) | Double diffused transistor structure | |
| US5132757A (en) | LDD field effect transistor having a large reproducible saturation current | |
| KR0177386B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH05183164A (ja) | 半導体素子 | |
| GB1593694A (en) | Method for making a semiconductor device | |
| KR19980081779A (ko) | Ｍｏｓ 트랜지스터와 그 제조 방법 | |
| KR100304974B1 (ko) | 모스트랜지스터제조방법 | |
| US6720224B2 (en) | Method for forming transistor of semiconductor device | |
| KR0186019B1 (ko) | 트랜치 캐패시터 셀 공정방법 | |
| KR0124642B1 (ko) | 반도체 소자의 제조방법 | |
| KR20000001261A (ko) | 이피롬 셀 형성방법 | |
| KR100260484B1 (ko) | 박막트랜지스터 및 그 형성 방법 | |
| KR100221617B1 (ko) | 반도체장치의 제조방법 | |
| KR100357299B1 (ko) | 반도체소자의트랜지스터제조방법 | |
| KR100327419B1 (ko) | 반도체소자제조방법 | |
| KR100216320B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR930009477B1 (ko) | 반도체의 불순물영역 형성방법 | |
| KR0172820B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR940002758B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR970006738B1 (ko) | 열전자 발생을 억제하는 모스 및 제조방법 | |
| KR940004266B1 (ko) | 씨모스 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061026 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |