KR930009477B1 - 반도체의 불순물영역 형성방법 - Google Patents
반도체의 불순물영역 형성방법 Download PDFInfo
- Publication number
- KR930009477B1 KR930009477B1 KR1019900016249A KR900016249A KR930009477B1 KR 930009477 B1 KR930009477 B1 KR 930009477B1 KR 1019900016249 A KR1019900016249 A KR 1019900016249A KR 900016249 A KR900016249 A KR 900016249A KR 930009477 B1 KR930009477 B1 KR 930009477B1
- Authority
- KR
- South Korea
- Prior art keywords
- impurity region
- gate
- forming
- polycrystalline silicon
- gate electrode
- Prior art date
Links
- 239000012535 impurity Substances 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 abstract description 5
- 238000000137 annealing Methods 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 abstract 1
- 238000005530 etching Methods 0.000 abstract 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 230000005465 channeling Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
내용 없음.
Description
제 1a-c 도는 종래의 소오스/드레인 형성 공정도.
제 2a-f 도는 본 발명에 따른 대칭적 소오스/드레인 형성공정도.
* 도면의 주요부분에 대한 부호의 설명
100 : 기판 101 : 게이트 옥사이드
102 : 게이트 폴리 103 : 옥사이드
104 : N- 영역 105 : N+ 영역
106 : 절연막 107 : 사이드월
107b : 폴리실리콘
본 발명은 LDD의 불순물영역 형성방법에 관한 것으로, 특히 N- 영역을 자동도핑(Auto Doping)하여 소자의 소오스/드레인이 대칭적으로 형성되도록 한 반도체의 불순물영역 형성방법에 관한 것이다.
종래에는 제 1a 도에 도시된 바와 같이 기판(100)에 게이트 옥사이드(101)와 게이트 폴리(102) 및 옥사이드(103)로써 게이트를 형성시킨 후 포스포러스(Phosphorous)로 임플란트를 하여 N- 영역(104)을 형성시키고, 제 1b 도에 도시된 바와 같이 사이드월(107a)을 형성하고 As으로 임플란트를 하여 제 1c 도에 도시된 바와 같이 N+ 영역(105)을 형성시킨 다음 어닐링(Annealing)을 하여 LDD 소자를 형성한다.
그러나 이와 같은 종래의 기술구성에 있어서는 채널링(Channeling) 효과를 방지하기 위하여 틸트(tilt)된 임플란트로 N- 영역을 형성하기 때문에 게이트를 중심으로 소오스/드레인이 대칭적으로 구성되지 않는 문제점이 있었다.
이에 따라 본 발명은 상기한 문제점을 제거하기 위해 제 2a 도에 도시된 바와 같이 반도체 기판(100)에 게이트 옥사이드(101)(gate oxide)를 성장시키고, 게이트 옥사이드(101) 위에 다결정 실리콘(102)과 보호 산화막(103)을 차례로 증착한 후 선택적으로 보호산화막(103)과 다결정 실리콘(107) 및 게이트 옥사이드(101)를 식각하여 게이트 전극을 형성시킨 후 제 2b 도에 도시된 바와 같이 게이트 전극 측면에 열산화공정에 의해 절연막으로써 산화막(106)을 형성시킨다.
이후 제 2c 도와 같이 전면에 도핑된 다결정 실리콘(107)을 증착시키거나 도핑되지 않은 다결정 실리콘(107b)을 증착한 후 n형 불순물로 이온주입하여 다결정 실리콘을 도핑시킨다.
다음 제 2d 도에서와 같이 다결정 실리콘(107)을 이방성 식각하여 게이트 측면에 사이드월(side wall)(107)을 형성시키고, 제 2e 도와 같이 게이트 전극과 다결정 실리콘(107)을 마스크로 이용하여 고농도 n형(n+) 불순물을 이온주입하여 기판(100)에 N+ 영역을 형성한다.
이후 제 2f 도에서와 같이 전면에 열처리하여 고농도 n형(n+) 불순물영역(105)와 다결정 실리콘측벽(107)에 의해 도핑된 저농도 n형 불순물영역(104)을 형성한다.
이와 같이 본 발명에 따른 대칭적 소오스/드레인 형성방법은 자동도핑으로 N- 영역을 형성시키므로 게이트를 중심으로 소오스/드레인이 대칭적으로 형성시킬 수 있어 비대칭적인 소자에서 나타나는 문제점을 개선할 수 있고, 게이트 측면에 있는 폴리실리콘이 N- 영역의 소스(Source)가 되어 완벽한 LDD 구조를 형성시킬 수 있는 효과를 갖는다.
Claims (1)
- 반도체 기판(100)상에 게이트 산화막(101), 다결정 실리콘(102) 및 보호산화막(103)을 차례로 형성하고 보호산화막(103)과 다결정 실리콘(102) 및 게이트 산화막(101)을 선택 식각하여 게이트 전극을 형성하는 제 1 공정, 게이트 전극 측면에 절연막(106)을 피막하는 제 2 공정, 게이트 전극 측면에 도핑된 다결정 실리콘 측벽(107)을 형성하는 제 3 공정, 다결정 실리콘 측벽(107)과 게이트 전극을 마스크로 이용하여 고농도 n형(n+) 불순물을 이온주입하는 제 4 공정, 열처리를 실시하여 고농도 n형 불순물 영역(105)과 저농도 n형 불순물 영역(104)을 확산시키는 제 5 공정을 포함하여 이루어짐을 특징으로 하는 반도체 소자의 불순물 영역 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900016249A KR930009477B1 (ko) | 1990-10-13 | 1990-10-13 | 반도체의 불순물영역 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900016249A KR930009477B1 (ko) | 1990-10-13 | 1990-10-13 | 반도체의 불순물영역 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920008888A KR920008888A (ko) | 1992-05-28 |
| KR930009477B1 true KR930009477B1 (ko) | 1993-10-04 |
Family
ID=19304601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900016249A KR930009477B1 (ko) | 1990-10-13 | 1990-10-13 | 반도체의 불순물영역 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930009477B1 (ko) |
-
1990
- 1990-10-13 KR KR1019900016249A patent/KR930009477B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920008888A (ko) | 1992-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100234700B1 (ko) | 반도체 소자의 제조방법 | |
| US6475887B1 (en) | Method of manufacturing semiconductor device | |
| US5036019A (en) | Method of producing a complementary-type semiconductor device | |
| JPS63255968A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04225529A (ja) | 微量の不純物を添加したドレイン（ｌｄｄ）を有する集積回路構造体を製作する改良された方法 | |
| US4621413A (en) | Fabricating a semiconductor device with reduced gate leakage | |
| JPH0851207A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR100238699B1 (ko) | Soimos트랜지스터 | |
| KR930009477B1 (ko) | 반도체의 불순물영역 형성방법 | |
| KR0146525B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100422326B1 (ko) | 반도체 소자의 제조방법 | |
| KR100327419B1 (ko) | 반도체소자제조방법 | |
| KR100253340B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100239723B1 (ko) | 반도체소자 제조방법 | |
| KR970006219B1 (ko) | 반도체소자 제조방법 | |
| KR0186019B1 (ko) | 트랜치 캐패시터 셀 공정방법 | |
| KR0152937B1 (ko) | 반도체 소자 제조방법 | |
| KR0129234B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
| KR940010544B1 (ko) | 트랜지스터 제조방법 | |
| KR0177386B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100223795B1 (ko) | 반도체소자제조방법 | |
| KR970006255B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100598163B1 (ko) | Ｌｄｄ 구조의 모스 트랜지스터 제조방법 | |
| KR930008897B1 (ko) | Mosfet 제조방법 | |
| KR100290879B1 (ko) | 모스펫의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020918 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |