KR100238699B1 - Soimos트랜지스터 - Google Patents

Soimos트랜지스터 Download PDF

Info

Publication number
KR100238699B1
KR100238699B1 KR1019910018498A KR910018498A KR100238699B1 KR 100238699 B1 KR100238699 B1 KR 100238699B1 KR 1019910018498 A KR1019910018498 A KR 1019910018498A KR 910018498 A KR910018498 A KR 910018498A KR 100238699 B1 KR100238699 B1 KR 100238699B1
Authority
KR
South Korea
Prior art keywords
gate electrode
source
drain
soi layer
forming
Prior art date
Application number
KR1019910018498A
Other languages
English (en)
Other versions
KR920010955A (ko
Inventor
요시히로 미야자와
마꼬도 하시모도
Original Assignee
이데이 노부유끼
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼가이샤 filed Critical 이데이 노부유끼
Publication of KR920010955A publication Critical patent/KR920010955A/ko
Application granted granted Critical
Publication of KR100238699B1 publication Critical patent/KR100238699B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본원 발명의 SOIMOS 트랜지스터 소자를 제조하는 방법은 SOI층 상의 게이트전극을 마스크로 하여 SOI 층에 불순물을 도프함으로써 형성된 소스 및 드레인의 내측에 이 소스 및 드레인으로부터의 횡방향 불순물확산에 의해 게이트전극밑에 뻗은 저불순물농도영역을 형성하는 것을 특징으로 하는 것으로서, 소스, 드레인중의 불순물을 횡방향으로 확산시킴으로써 게이트전극밑에 저불순물농도영역을 형성하여 이루어지므로, SOIMOS 트랜지스터의 소스저항을 높이지 않고 드레인내압을 높일 수 있다.

Description

SOIMOS 트랜지스터
제1도, 제2도는 본원 발명 SOIMOS 트랜지스터의 하나의 실시예를 설명하기 위한 것으로, 제1도는 단면도.
제2도(a) 내지 (c)는 제1도에 도시한 SOIMOS 트랜지스터의 제조방법을 공정순으로 도시한 단면도.
제3도 내지 제5도는 제1 내지 제3의 종래예를 도시한 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
9 : 기판 10 : 절연막
11 : SOI 층 12 : 소스
13 : 드레인 14, 15 : 저불순물농도영역
17 : 게이트전극
본원 발명은 SOIMOS 트랜지스터에 관한 것으로, 특히 소스저항이 낮고 드레인내압이 높은 SOIMOS 트랜지스터에 관한 것이다.
본원 발명은 SOIMOS 트랜지스터에 있어서, 소스저항을 높이지 않고 드레인내압을 높이기 위해, 소스 및 드레인의 내측에 이 소스 및 드레인으로부터의 횡방향불순물확산에 의해 게이트전극밑에 뻗은 저불순물농도영역을 가지는 것이다.
드레인내압을 높이기 위해 MOS 트랜지스터를 LDD 구조로 하는 것이 많이 행해지고 있다. 제3도는 이와 같은 LDD 구조의 MOS 트랜지스터를 도시한다. 도면에 있어서, (1)은 p형 반도체기판, (2)는 n+형 소스, (3)은 n+형 드레인, (4)는 n-형의 라이트도프소스영역, (5)는 n-형의 라이트도프드레인영역, (6)은 게이트절연막, (7)은 게이트전극, (8)은 게이트전극의 측면에 형성된 사이드월이다.
이 SOIMOS 트랜지스터는 사이드월(8)의 형성전에 게이트전극(7)을 마스크로서 불순물을 이온주입함으로써 라이트도프소스영역(4), 라이트도프드레인영역(5)을 형성하고, 그후 사이드월(8)을 형성하고, 그 후 게이트전극(7) 및 사이드월(8)을 마스크로서 불순물을 이온주입함으로써 소스(2) 및 드레인(3)을 형성하여 이루어지는 것으로, 라이트도프영역(5)을 형성함으로써 채널의 드레인 단측의 부분에서 생기는 임팩트아이오나이제이션을 적게 할 수 있으며, 나아가서는 드레인내압을 높일 수 있다.
그러나, 이와 같은 MOS 트렌지스터에는 소스측의 기생(寄生)저항이 커지고, 나아가서는 gm이 낮아지는 문제가 있었다. 이러한 문제는 LDD 구조의 MOS 트랜지스터는 라이트도프영역(4), (5)이 게이트전극(7) 밑에서 외측으로, 즉 소스(2), 드레인(3)측으로 일탈되어 있기 때문이다.
그래서, 소스저항을 증대시키지 않고 드레인내압을 높이기 위해 라이트도프영역(4), (5)을 게이트전극(7) 밑에 위치하도록 하는 시도가 행해지고 있다.
제4도, 제5도는 그와 같은 시도를 한 각각 다른 예를 도시한 단면도이다.
제4도의 MOS 트랜지스터는 게이트전극으로서 소스측 및 드레인측의 단부를 얇게 한 것(7a)을 형성하고, 이 게이트전극(7a)을 마스크로 하여 불순물을 이온주입함으로써 게이트전극(7a)의 막두께가 얇은소스측 및 드레인측의 단부밑에 라이트도프영역(4), (5)을 가진 소스(2) 및 드레인(3)을 형성한 것이다.
제5도의 MOS 트랜지스터는 경사방향으로 이온주입함으로써, 열처리에 의해 게이트전극(7) 밑에 파선으로 표시한 바와 같이 표면불순물농도가 낮은 라이트도프영역이 형성되도록 한 것이다.
그러나, 제4도에 도시한 MOS 트랜지스터는 막두께가 부분적으로 다른 게이트전극(7a)을 형성할 필요가 있고, 공정이 복잡해진다는 문제가 있으며, 또한 제 5 도에 도시한 MOS 트랜지스터는 소스(2), 드레인(3)의 농도 분포를 원하는 대로 제어하는 것이 어렵고(프로세스제어가 어렵고), 재현성도 나쁘므로, 원하는 특성을 재현성 좋게 얻는 것이 어렵다고 하는 문제가 있었다.
본원 발명은 이와 같은 문제점을 해결하기 위해 이루어진 것으로, 프로세서제어의 곤란성, 공정의 증가를 수반하지 않고 소스저항이 낮고 드레인내압이 높은 SOIMOS 트랜지스터를 제조할 수 있도록 하는 것을 목적으로 한다.
본원 발명의 SOIMOS 트랜지스터 제조 방법은 상기 문제점을 해결하기 위해 소스 및 드레인의 내측에 이 소스 및 드레인으로부터의 횡방향불순물확산에 의해 게이트전극밑에 뻗은 저불순물농도영역을 형성하는 것을 특징으로 한다.
본원 발명에 의하여 제조된 SOIMOS 트랜지스터에 의하면 소스, 드레인중의 불순물을 횡방향 불순물확산함으로써 게이트전극 밑에 저불순물농도영역을 설정하여 이루어지므로, 소스저항을 높이지 않고 드레인내압을 높일수 있다. 그리고, 그것은 게이트전극으로서 특수한 형상을 가진 것을 형성하거나, 사이드월을 형성하거나, 경사이온주입을 하거나 하지 않고 실현할 수 있다.
다음에, 본원 발명 SOIMOS 트랜지스터에 대하여 도시된 실시예에 따라 상세히 설명한다.
제1도는 본원 발명 SOIMOS 트랜지스터의 하나의 실시예를 도시한 단면도이다.
도면에 있어서, (9)는 반도체기판, (10)은 절연막(두께 0.1㎛), (11)은 이 절연막(10)상에 형성된 SOI층(두께 0.1㎛), (12)는 n+형 소스, (13)은 n+형 드레인, (14)는 n-형의 라이트도프소스영역, (15)는 n-형의 라이트도프드레인영역, (16)은 게이트절연막(두께 0.01㎛), (17)은 다결정 실리콘으로 이루어지는 게이트전극(두께 0.3㎛)이다.
이 SOIMOS 트랜지스터에 있어서, 소스(12) 및 드레인(13)은 게이트전극(17)을 마스크로 하는 불순물이온주입에 의해 형성되어 있으며, 게이트전극(17)밑에는 들어가 있지 않다. 그것에 대해 라이트도프소스영역(14), 라이트도프드레인영역(15)은 소스(12) 및 드레인(13)중의 불순물을 횡방향으로 확산(사이드확산)시킴으로서 형성된 것으로, 게이트전극(17)밑에 위치하고 있다.
따라서, 이 SOIMOS 트랜지스터에 의하면 소스저항을 낮고 또한 드레인내압을 높게 할 수 있다.
제2도(a) 내지 (c)는 제1도에 도시한 SOIMOS 트랜지스터의 제조 방법을 공정순으로 도시한 것이다.
(A) SOI층(11)상에 게이트절연막(16)을 통해서 실리콘게이트전극(17)을 형성한 후, 제2도(a)에 도시한 바와 같이 이 게이트전극(17)을 마스크로 하여 SOI층(11)에 n형 불순물을 이온주입함으로써 소스(12) 및 드레인(13)을 형성한다. 또한, 이 단계에서는 소스(12) 및 드레인(13)의 불순물농도는 그다지 높지 않다.
(B) 다음에, 열처리에 의해 소스(12) 및 드레인(13)중의 불순물을 횡방향으로 확산시킴으로써 제2도(b)에 도시한 바와 같이 소스(12), 드레인(13)으로부터 내측으로 뻗어서 게이트전극(17)밑에 위치한 라이트도프소스영역(14), 라이트도프드레인영역(15)을 형성한다.
(C) 그 후, 동도면(C)에 도시한 바와 같이 다시 게이트전극(17)을 마스크로서 불순물을 SOI층(11)에 이온주입함으로써 소스(12), 드레인(13)의 불순물농도를 높인다.
이와 같이 프로세스제어의 어려움을 수반하지 않고 간단하게 저소스저항, 고드레인내압의 SOIMOS 트랜지스터를 얻을 수 있다.
본 방법은 벌크 MOS 트랜지스터의 제조에 사용하면 소스(12), 드레인(13)의 접합깊이가 깊어지고, 쇼트채널효과가 생기므로 바람직하지 않지만, SOIMOS 트랜지스터에서는 반도체층(11)의 밑이 절연막(10)이므로 쇼트채널효과가 발생하기 어려우며 문제가 없다.
이상 설명한 바와 같이, 본원 발명 SOIMOS 트랜지스터는 SOI층상의 게이트전극을 마스크로 하여 SOI층에 불순물을 도프함으로써 형성된 소스 및 드레인의 내측에 이 소스 및 드레인으로부터의 횡방향불순물확산에 의해 게이트전극밑에 뻗은 저불순물농도영역을 가지는 것을 특징으로 하는 것이다.
따라서, 본원 발명의 SOIMOS 트랜지스터 제조 방법에 의하면, 소스, 드레인 중의 불순물을 횡방향으로 확산시킴으로써 게이트전극밑에 저농도의 불순물 영역을 형성하여 이루어지므로, 소스저항을 높이지 않고 드레인내압을 높일 수 있다. 그리고, 그것은 게이트전극으로서 특수한 형상을 가진 것을 형성하거나, 사이드월을 형성하거나, 경사이온주입을 하거나 할 필요를 수반하지 않고 실현할 수 있다. 따라서, 프로세스 제어의 곤란성이나 재현성의 저하를 수반하지 않고 저소스저항화, 고드레인내압화를 도모할 수 있다.

Claims (2)

  1. SOIMOS 트랜지스터 소자를 제조하는 방법에 있어서, 기판을 제공하는 단계; 상기 기판의 표면 상에 절연막을 형성하는 단계; 상기 절연막 위에 0.1㎛ 이하의 두께를 가진 SOI층을 형성하는 단계; 상기 SOI층의 일부에 게이트 절연막 및 게이트 전극을 형성하는 단계; 상기 게이트 전극을 마스크로 사용하여 상기 SOI층으로 n형의 저농도 불순물을 이온 주입하여 소스 영역과 드레인 영역을 형성하는 제1이온 주입 단계; 상기 소자를 열처리하여 상기 소스 영역과 드레인 영역의 상기 n형의 저농도 불순물이 횡방향으로 확산됨으로써 상기 게이트 전극의 대향 측면 에지 아래에 라이트 도프 소스 영역 및 라이트 도프 드레인 영역을 형성하는 열처리 단계; 및 상기 게이트 전극을 마스크로 사용하여 상기 SOI층으로 n형의 고농도 불순물을 이온 주입하여 상기 소스 영역과 드레인 영역을 형성하는 제2이온 주입 단계를 포함하는 SOIMOS 트랜지스터 소자 제조 방법.
  2. SOIMOS 트랜지스터 소자를 제조하는 방법에 있어서, 기판 상에 0.1㎛ 이하의 두께를 가진 SOI층을 형성하는 단계; 상기 SOI층의 일부에 게이트 절연막 및 게이트 전극을 형성하는 단계; 상기 게이트 전극을 마스크로 사용하여 상기 SOI층으로 제1형의 저농도 불순물을 이온 주입하여 소스 영역, 드레인 영역, 및 상기 게이트 전극이 형성된 SOI층의 일부 아래의 채널 영역을 형성하는 제1이온 주입 단계; 상기 소자를 열처리하여, 게이트 전극의 측면 에지 아래 상기 채널 영역과 소스 영역 사이에 제1형의 저농도 불순물 소스 영역을 형성하고 게이트 전극의 측면 에지 아래 상기 채널 영역과 드레인 영역 사이에 제1형의 저농도 불순물 드레인 영역을 형성하는 열처리 단계; 및 상기 게이트 전극을 마스크로 사용하여 상기 SOI층으로 제1형의 고농도 불순물을 이온주입하여 상기 소스 및 드레인 영역 내의 제1형 불순물 농도를 증가시켜 상기 소스 및 드레인 영역을 형성하는 제2이온 주입 단계를 포함하는 SOIMOS 트랜지스터 소자 제조 방법.
KR1019910018498A 1990-11-23 1991-10-21 Soimos트랜지스터 KR100238699B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-122541 1990-11-23
JP1990122541U JPH0479424U (ko) 1990-11-23 1990-11-23

Publications (2)

Publication Number Publication Date
KR920010955A KR920010955A (ko) 1992-06-27
KR100238699B1 true KR100238699B1 (ko) 2000-01-15

Family

ID=14838427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910018498A KR100238699B1 (ko) 1990-11-23 1991-10-21 Soimos트랜지스터

Country Status (3)

Country Link
US (1) US5395772A (ko)
JP (1) JPH0479424U (ko)
KR (1) KR100238699B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777763B1 (en) * 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US5472894A (en) * 1994-08-23 1995-12-05 United Microelectronics Corp. Method of fabricating lightly doped drain transistor device
US5705405A (en) * 1994-09-30 1998-01-06 Sgs-Thomson Microelectronics, Inc. Method of making the film transistor with all-around gate electrode
US5744372A (en) * 1995-04-12 1998-04-28 National Semiconductor Corporation Fabrication of complementary field-effect transistors each having multi-part channel
US5891782A (en) * 1997-08-21 1999-04-06 Sharp Microelectronics Technology, Inc. Method for fabricating an asymmetric channel doped MOS structure
US6049230A (en) * 1998-03-06 2000-04-11 International Business Machines Corporation Silicon on insulator domino logic circuits
US5917199A (en) * 1998-05-15 1999-06-29 Ois Optical Imaging Systems, Inc. Solid state imager including TFTS with variably doped contact layer system for reducing TFT leakage current and increasing mobility and method of making same
CN100442521C (zh) * 2000-08-17 2008-12-10 株式会社东芝 半导体存储装置
KR101827848B1 (ko) * 2010-10-22 2018-03-23 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비한 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58142566A (ja) * 1982-02-19 1983-08-24 Seiko Epson Corp 薄膜半導体装置
KR900001267B1 (ko) * 1983-11-30 1990-03-05 후지쓰 가부시끼가이샤 Soi형 반도체 장치의 제조방법
US4939558A (en) * 1985-09-27 1990-07-03 Texas Instruments Incorporated EEPROM memory cell and driving circuitry
JP2551127B2 (ja) * 1989-01-07 1996-11-06 三菱電機株式会社 Ｍｉｓ型半導体装置およびその製造方法
US5170232A (en) * 1989-08-24 1992-12-08 Nec Corporation MOS field-effect transistor with sidewall spacers

Also Published As

Publication number Publication date
JPH0479424U (ko) 1992-07-10
US5395772A (en) 1995-03-07
KR920010955A (ko) 1992-06-27

Similar Documents

Publication Publication Date Title
KR100234700B1 (ko) 반도체 소자의 제조방법
JP3221766B2 (ja) 電界効果トランジスタの製造方法
US5821147A (en) Integrated circuit fabrication
US5557129A (en) Semiconductor MOSFET device having a shallow nitrogen implanted channel region
KR100238699B1 (ko) Soimos트랜지스터
KR970018684A (ko) 엘디디(ldd) 구조 모오스(mos) 트랜지스터 제조방법
US6713331B2 (en) Semiconductor device manufacturing using one element separation film
JPH0851207A (ja) 薄膜トランジスタおよびその製造方法
US5913116A (en) Method of manufacturing an active region of a semiconductor by diffusing a dopant out of a sidewall spacer
US6380036B1 (en) Semiconductor device and method of manufacturing the same
JPH10144922A (ja) 電界効果トランジスタ（ｆｅｔ）および半導体電界効果トランジスタを形成する方法
KR100257074B1 (ko) 모스팻 및 이의 제조방법
KR101099560B1 (ko) 고전압 트랜지스터 제조방법
KR0146525B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100295914B1 (ko) 모스트랜지스터제조방법및구조
JP3363810B2 (ja) 半導体装置とその製造方法
JP2873942B2 (ja) Ｍｏｓ電界効果トランジスタの製造方法
KR19990025085A (ko) 트랜지스터 제조방법
KR100312940B1 (ko) 반도체소자의mosfet제조방법
KR0182029B1 (ko) 모스 반도체 장치 및 그 제조 방법
KR940000991B1 (ko) 반도체장치의 제조방법
KR970011767B1 (ko) 반도체 소자 및 그의 제조방법
KR940002758B1 (ko) 반도체장치 및 그 제조방법
KR930009477B1 (ko) 반도체의 불순물영역 형성방법
JPH09107110A (ja) Ｓｏｉｍｏｓトランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040916

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee