JP3221766B2 - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JP3221766B2 JP3221766B2 JP09640893A JP9640893A JP3221766B2 JP 3221766 B2 JP3221766 B2 JP 3221766B2 JP 09640893 A JP09640893 A JP 09640893A JP 9640893 A JP9640893 A JP 9640893A JP 3221766 B2 JP3221766 B2 JP 3221766B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- drain
- source
- impurity diffusion
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000000034 method Methods 0.000 title claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 146
- 239000012535 impurity Substances 0.000 claims description 86
- 239000000758 substrate Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims 13
- 239000000126 substance Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 131
- 230000015556 catabolic process Effects 0.000 description 17
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 16
- 229910052698 phosphorus Inorganic materials 0.000 description 16
- 239000011574 phosphorus Substances 0.000 description 16
- 229910052785 arsenic Inorganic materials 0.000 description 14
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 14
- 230000000694 effects Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Description
【０００１】
【産業上の利用分野】この発明は電界効果トランジスタ
及びその製造方法に関し、特にＭＯＳ型電界効果トラン
ジスタの高周波動作化，低電圧動作化，高耐圧化技術に
関するものである。
及びその製造方法に関し、特にＭＯＳ型電界効果トラン
ジスタの高周波動作化，低電圧動作化，高耐圧化技術に
関するものである。
【０００２】
【従来の技術】図９は従来のＮチャネル型のＭＯＳ型電
界効果トランジスタ（以下、ＭＯＳＦＥＴと称す）の製
造工程の一部を示した断面図であり、図において、１は
Ｐ型半導体基板、２は該基板１上に設けられたゲート酸
化膜、３はゲート酸化膜２上に、高融点金属または多結
晶シリコンを成膜，加工して得られたゲート電極、６
ｄ，６ｅはそれぞれゲート電極３をマスクとしてリンま
たはヒ素等のＮ型不純物を注入して形成したソース側Ｎ
拡散層とドレイン側Ｎ拡散層である。
界効果トランジスタ（以下、ＭＯＳＦＥＴと称す）の製
造工程の一部を示した断面図であり、図において、１は
Ｐ型半導体基板、２は該基板１上に設けられたゲート酸
化膜、３はゲート酸化膜２上に、高融点金属または多結
晶シリコンを成膜，加工して得られたゲート電極、６
ｄ，６ｅはそれぞれゲート電極３をマスクとしてリンま
たはヒ素等のＮ型不純物を注入して形成したソース側Ｎ
拡散層とドレイン側Ｎ拡散層である。
【０００３】図１０は従来のゲート長短縮時にしきい値
電圧の変動の低減，耐圧の低下を抑制するために用いら
れてきたＭＯＳＦＥＴの製造工程の一部を順に示した断
面図であり、図１０において、９はゲート電極３加工
後、基板１上全面に酸化膜を成膜しこれを異方性エッチ
ングにより除去した際に上記ゲート電極３両端に形成さ
れるサイドウォール、４ｃ，４ｄは上記ゲート電極３お
よびサイドウォール９をマスクとしてリンまたはヒ素等
Ｎ型不純物の傾斜角付回転注入により形成したソース側
Ｎ- 拡散層，ドレイン側Ｎ- 拡散層である。また、６
ｂ，６ｄはゲート電極３，サイドウォール９をマスクと
してリンまたはヒ素等Ｎ型不純物をソース側Ｎ- 拡散層
４ｃ，ドレイン側Ｎ- 拡散層４ｄよりも高濃度に注入し
て形成したソース側Ｎ拡散層，ドレイン側Ｎ拡散層であ
る。
電圧の変動の低減，耐圧の低下を抑制するために用いら
れてきたＭＯＳＦＥＴの製造工程の一部を順に示した断
面図であり、図１０において、９はゲート電極３加工
後、基板１上全面に酸化膜を成膜しこれを異方性エッチ
ングにより除去した際に上記ゲート電極３両端に形成さ
れるサイドウォール、４ｃ，４ｄは上記ゲート電極３お
よびサイドウォール９をマスクとしてリンまたはヒ素等
Ｎ型不純物の傾斜角付回転注入により形成したソース側
Ｎ- 拡散層，ドレイン側Ｎ- 拡散層である。また、６
ｂ，６ｄはゲート電極３，サイドウォール９をマスクと
してリンまたはヒ素等Ｎ型不純物をソース側Ｎ- 拡散層
４ｃ，ドレイン側Ｎ- 拡散層４ｄよりも高濃度に注入し
て形成したソース側Ｎ拡散層，ドレイン側Ｎ拡散層であ
る。
【０００４】次に従来のＭＯＳＦＥＴの製造工程の一部
について説明する。図９において、Ｐ型半導体基板１上
にゲート酸化膜２を熱酸化にて数十ｎｍ成膜する。その
上部全面に高融点金属または多結晶シリコン膜を数百ｎ
ｍ成膜し、長さ１μｍ程度のゲート電極３に加工する。
次いで該ゲート電極３をマスクとしてリンまたはヒ素等
のＮ型不純物を注入して、ソース側Ｎ拡散層６ｄ，ドレ
イン側Ｎ拡散層６ｅをそれぞれ形成する。以後、不純物
アニール（図示せず），層間膜形成，配線形成工程を経
てＭＯＳＦＥＴの全工程が完了する。次に動作について
説明する。周知のように、図示していないドレイン電極
に正電圧を印加し、ソース電極を接地し、ゲート電極３
に正電圧を印加することで、ゲート電極３直下のＰ- 型
半導体基板１がＮ型に反転し、ＭＯＳＦＥＴとして動作
する。逆にドレイン電極とソース電極間に逆方向電圧を
印加した際に、ゲート電極３直下のドレインＮ拡散層６
ｅが最も高電界となり、アバランシェ降伏を引き起こ
す。さらに、Ｐ- 型半導体基板１の不純物濃度がドレイ
ンＮ拡散層６ｅの不純物濃度よりも低い場合、ドレイン
Ｎ拡散層６ｅより発生する空乏層がソースＮ拡散層６ｄ
に到達し、パンチスルー降伏が発生する。また、ゲート
電極３に印加するしきい値電圧は、Ｐ- 型半導体基板１
の不純物濃度とゲート酸化膜２の膜厚とによって決定さ
れる。図９の構造において、ゲート電極３の長さを１μ
ｍ以下にした場合、前述のアバランシェ降伏，パンチス
ルー降伏が顕著になり、実用に耐える降伏電圧が得られ
なくなる。また、ゲート電極３直下の等電位面が湾曲す
るために、しきい値電圧の低下が生じることとなる。こ
のためスイッチング動作が不安定となり、高周波帯での
アイソレーション特性が低下するという問題が生じる。
なおここではｎ型ＭＯＳＦＥＴについて説明したが、ｐ
型ＭＯＳＦＥＴにおいても、しきい値電圧の上昇のため
に定格動作しにくくなり、スイッチング動作が不安定と
なる。
について説明する。図９において、Ｐ型半導体基板１上
にゲート酸化膜２を熱酸化にて数十ｎｍ成膜する。その
上部全面に高融点金属または多結晶シリコン膜を数百ｎ
ｍ成膜し、長さ１μｍ程度のゲート電極３に加工する。
次いで該ゲート電極３をマスクとしてリンまたはヒ素等
のＮ型不純物を注入して、ソース側Ｎ拡散層６ｄ，ドレ
イン側Ｎ拡散層６ｅをそれぞれ形成する。以後、不純物
アニール（図示せず），層間膜形成，配線形成工程を経
てＭＯＳＦＥＴの全工程が完了する。次に動作について
説明する。周知のように、図示していないドレイン電極
に正電圧を印加し、ソース電極を接地し、ゲート電極３
に正電圧を印加することで、ゲート電極３直下のＰ- 型
半導体基板１がＮ型に反転し、ＭＯＳＦＥＴとして動作
する。逆にドレイン電極とソース電極間に逆方向電圧を
印加した際に、ゲート電極３直下のドレインＮ拡散層６
ｅが最も高電界となり、アバランシェ降伏を引き起こ
す。さらに、Ｐ- 型半導体基板１の不純物濃度がドレイ
ンＮ拡散層６ｅの不純物濃度よりも低い場合、ドレイン
Ｎ拡散層６ｅより発生する空乏層がソースＮ拡散層６ｄ
に到達し、パンチスルー降伏が発生する。また、ゲート
電極３に印加するしきい値電圧は、Ｐ- 型半導体基板１
の不純物濃度とゲート酸化膜２の膜厚とによって決定さ
れる。図９の構造において、ゲート電極３の長さを１μ
ｍ以下にした場合、前述のアバランシェ降伏，パンチス
ルー降伏が顕著になり、実用に耐える降伏電圧が得られ
なくなる。また、ゲート電極３直下の等電位面が湾曲す
るために、しきい値電圧の低下が生じることとなる。こ
のためスイッチング動作が不安定となり、高周波帯での
アイソレーション特性が低下するという問題が生じる。
なおここではｎ型ＭＯＳＦＥＴについて説明したが、ｐ
型ＭＯＳＦＥＴにおいても、しきい値電圧の上昇のため
に定格動作しにくくなり、スイッチング動作が不安定と
なる。
【０００５】そこで従来の解決策としてＬＤＤ（Lightl
y Doped Drain ）と言われる構造が採用されている。す
なわち図１０(a) に示すように、ゲート電極３加工後、
半導体基板全面に図示しない酸化膜を成膜し、これを異
方性エッチングにより除去する。この際、ゲート電極３
両端は酸化膜厚が、ゲート電極３より離れた平坦部より
厚くなるために酸化膜未除去部が生じ、これをサイドウ
ォール９として用いる。サイドウォール９形成後、ゲー
ト電極３をマスクとして傾斜角付回転注入によりリン等
のＮ型不純物を注入して、ソース側Ｎ- 拡散層４ｃ，ド
レイン側Ｎ- 拡散層４ｄを形成する。続いて図１０(b)
に示すように、ゲート電極３，サイドウォール９をマス
クとしてリンまたはヒ素等のＮ型不純物を、傾斜角を０
°または７°として、上記形成したソース側Ｎ- 拡散層
４ｃ，ドレイン側Ｎ- 拡散層４ｄよりも高濃度に注入し
て、ソース側Ｎ拡散層６ｂ，ドレイン側Ｎ拡散層６ｄを
形成する。
y Doped Drain ）と言われる構造が採用されている。す
なわち図１０(a) に示すように、ゲート電極３加工後、
半導体基板全面に図示しない酸化膜を成膜し、これを異
方性エッチングにより除去する。この際、ゲート電極３
両端は酸化膜厚が、ゲート電極３より離れた平坦部より
厚くなるために酸化膜未除去部が生じ、これをサイドウ
ォール９として用いる。サイドウォール９形成後、ゲー
ト電極３をマスクとして傾斜角付回転注入によりリン等
のＮ型不純物を注入して、ソース側Ｎ- 拡散層４ｃ，ド
レイン側Ｎ- 拡散層４ｄを形成する。続いて図１０(b)
に示すように、ゲート電極３，サイドウォール９をマス
クとしてリンまたはヒ素等のＮ型不純物を、傾斜角を０
°または７°として、上記形成したソース側Ｎ- 拡散層
４ｃ，ドレイン側Ｎ- 拡散層４ｄよりも高濃度に注入し
て、ソース側Ｎ拡散層６ｂ，ドレイン側Ｎ拡散層６ｄを
形成する。
【０００６】次に動作について説明する。図示していな
い以後の製造工程にて形成したドレイン電極に正電圧を
印加し、ソース電極を接地した際、本構造においては、
ゲート電極３直下のソース側Ｎ- 拡散層４ｃにより電界
強度が緩和されるため、アバランシェ降伏，パンチスル
ー降伏が抑制される。また、逆方向電圧印加時のゲート
電極３直下の等電界面の湾曲の曲率半径は、ソース側Ｎ
- 拡散層４ｃ，ドレイン側Ｎ- 拡散層４ｄにより広げら
れるために、ゲート電極３に印加するしきい値電圧の低
下が抑制される。
い以後の製造工程にて形成したドレイン電極に正電圧を
印加し、ソース電極を接地した際、本構造においては、
ゲート電極３直下のソース側Ｎ- 拡散層４ｃにより電界
強度が緩和されるため、アバランシェ降伏，パンチスル
ー降伏が抑制される。また、逆方向電圧印加時のゲート
電極３直下の等電界面の湾曲の曲率半径は、ソース側Ｎ
- 拡散層４ｃ，ドレイン側Ｎ- 拡散層４ｄにより広げら
れるために、ゲート電極３に印加するしきい値電圧の低
下が抑制される。
【０００７】
【発明が解決しようとする課題】従来の電界効果トラン
ジスタは以上のように構成されているので、ゲート長の
短縮に伴って降伏電圧が低下するという問題が不可避と
なり、しきい値電圧の低下の抑制が困難になるという問
題点があった。そしてこれらの問題点の解決策として上
述のようにＬＤＤ構造を採用した場合、一般的なＩＣ回
路では充分な効果が得られるが、高周波にて大電力動作
する回路に用いられた場合には充分な効果が得られない
という問題があった。また、基板濃度自身を濃くするこ
とにより、降伏電圧の低下及びしきい値電圧の低下の抑
制を図る方法も知られているが、このような方法ではゲ
ート電極直下に発生するチャネルを走行する電子の移動
度の低下を引き起してしまい、高速動作化に対して不利
となるという問題点があった。
ジスタは以上のように構成されているので、ゲート長の
短縮に伴って降伏電圧が低下するという問題が不可避と
なり、しきい値電圧の低下の抑制が困難になるという問
題点があった。そしてこれらの問題点の解決策として上
述のようにＬＤＤ構造を採用した場合、一般的なＩＣ回
路では充分な効果が得られるが、高周波にて大電力動作
する回路に用いられた場合には充分な効果が得られない
という問題があった。また、基板濃度自身を濃くするこ
とにより、降伏電圧の低下及びしきい値電圧の低下の抑
制を図る方法も知られているが、このような方法ではゲ
ート電極直下に発生するチャネルを走行する電子の移動
度の低下を引き起してしまい、高速動作化に対して不利
となるという問題点があった。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、ゲート長を短縮しても降伏電圧
の低下，しきい値電圧の変動を抑制することができ、高
周波動作化，高耐圧化が可能なＭＯＳ型電界効果トラン
ジスタを得ることを目的としており、さらに上記ＭＯＳ
型電界効果トランジスタを得るのに適した製造方法を提
供することを目的とする。また、ソース側の低濃度不純
物拡散層をドレイン側の低濃度不純物拡散層よりも短く
形成するにあたり、十分なソース・ドレイン耐圧が得ら
れるＭＯＳ型電界効果トランジスタの製造方法を提供す
ることを目的とする。
ためになされたもので、ゲート長を短縮しても降伏電圧
の低下，しきい値電圧の変動を抑制することができ、高
周波動作化，高耐圧化が可能なＭＯＳ型電界効果トラン
ジスタを得ることを目的としており、さらに上記ＭＯＳ
型電界効果トランジスタを得るのに適した製造方法を提
供することを目的とする。また、ソース側の低濃度不純
物拡散層をドレイン側の低濃度不純物拡散層よりも短く
形成するにあたり、十分なソース・ドレイン耐圧が得ら
れるＭＯＳ型電界効果トランジスタの製造方法を提供す
ることを目的とする。
【０００９】
【００１０】また、この発明に係る電界効果トランジス
タの製造方法は、ソース，ドレイン側不純物拡散層を形
成する際に、レジストを用いてソース及びドレイン側の
低濃度不純物拡散層の所定部分をマスクするようにした
ものである。 また、この発明に係る電界効果トランジス
タの製造方法は、ソース，ドレイン側不純物拡散層を形
成する際に、サイドウォールを用いてソース側の低濃度
不純物拡散層の所定部分をマスクするようにしたもので
ある。
タの製造方法は、ソース，ドレイン側不純物拡散層を形
成する際に、レジストを用いてソース及びドレイン側の
低濃度不純物拡散層の所定部分をマスクするようにした
ものである。 また、この発明に係る電界効果トランジス
タの製造方法は、ソース，ドレイン側不純物拡散層を形
成する際に、サイドウォールを用いてソース側の低濃度
不純物拡散層の所定部分をマスクするようにしたもので
ある。
【００１１】
【００１２】この発明においては、ソース，ドレイン側
不純物拡散層を形成する際に、レジストを用いてソース
及びドレイン側の低濃度不純物拡散層の所定部分をマス
クすることにより、低濃度不純物拡散層の不純物濃度が
上昇するのを抑制することができる。また、ソース，ド
レイン側不純物拡散層を形成する際に、サイドウォール
を用いてソース側の低濃度不純物拡散層の所定部分をマ
スクすることにより、セルフアラインにて低濃度不純物
拡散層を形成でき、また、該拡散層の不純物濃度の上昇
を抑制することができる。
不純物拡散層を形成する際に、レジストを用いてソース
及びドレイン側の低濃度不純物拡散層の所定部分をマス
クすることにより、低濃度不純物拡散層の不純物濃度が
上昇するのを抑制することができる。また、ソース，ド
レイン側不純物拡散層を形成する際に、サイドウォール
を用いてソース側の低濃度不純物拡散層の所定部分をマ
スクすることにより、セルフアラインにて低濃度不純物
拡散層を形成でき、また、該拡散層の不純物濃度の上昇
を抑制することができる。
【００１３】
【実施例】実施例１．以下、この発明の第１の実施例に
よるＭＯＳ型電界効果トランジスタを図について説明す
る。図１において、１はＰ- 半導体基板、２はＰ- 半導
体基板１上に形成したゲート酸化膜、３はゲート酸化膜
２上に高融点金属または多結晶シリコンにより形成した
ゲート電極、４ａ，４ｂはそれぞれゲート電極３をマス
クとしてリンまたはヒ素等Ｎ型不純物を注入して形成す
るソース側Ｎ- 拡散層，ドレイン側Ｎ- 拡散層、６ａは
ドレイン部を被覆するレジストマスクを用いてソース電
極側にリンまたはヒ素等Ｎ型不純物を注入して形成した
ソース側Ｎ拡散層である。また７は、傾斜回転注入によ
りボロン等の不純物を注入して形成されたＰ型拡散層で
ある。
よるＭＯＳ型電界効果トランジスタを図について説明す
る。図１において、１はＰ- 半導体基板、２はＰ- 半導
体基板１上に形成したゲート酸化膜、３はゲート酸化膜
２上に高融点金属または多結晶シリコンにより形成した
ゲート電極、４ａ，４ｂはそれぞれゲート電極３をマス
クとしてリンまたはヒ素等Ｎ型不純物を注入して形成す
るソース側Ｎ- 拡散層，ドレイン側Ｎ- 拡散層、６ａは
ドレイン部を被覆するレジストマスクを用いてソース電
極側にリンまたはヒ素等Ｎ型不純物を注入して形成した
ソース側Ｎ拡散層である。また７は、傾斜回転注入によ
りボロン等の不純物を注入して形成されたＰ型拡散層で
ある。
【００１４】次に製造方法について説明する。まず、図
２(a) に示すように、Ｐ- 半導体基板１上に熱酸化等に
て数十ｎｍのゲート酸化膜２を形成し、その上部に高融
点金属または多結晶シリコンを数百ｎｍ成膜し、長さ１
μｍ程度のゲート電極３を形成する。続いて、該ゲート
電極３をマスクとしてリンまたはヒ素等Ｎ型不純物を注
入して、ソース側Ｎ- 拡散層４ａ，ドレイン側Ｎ- 拡散
層４ｂを形成する。
２(a) に示すように、Ｐ- 半導体基板１上に熱酸化等に
て数十ｎｍのゲート酸化膜２を形成し、その上部に高融
点金属または多結晶シリコンを数百ｎｍ成膜し、長さ１
μｍ程度のゲート電極３を形成する。続いて、該ゲート
電極３をマスクとしてリンまたはヒ素等Ｎ型不純物を注
入して、ソース側Ｎ- 拡散層４ａ，ドレイン側Ｎ- 拡散
層４ｂを形成する。
【００１５】次に図２(b) に示すように、ゲート電極３
上を境界としてソース電極側を開孔し、ドレイン電極側
を被覆するようにドレイン部被覆レジストマスク５を形
成する。ドレイン部被覆レジストマスク５のソース電極
側ではゲート電極３が露出しているので、このマスクに
イオン注入を行った際にゲート電極３のソース端部を基
準としたイオン注入が行える。この方法によって、まず
ソース電極部にリンまたはヒ素等の高濃度Ｎ拡散層６ａ
を形成する。
上を境界としてソース電極側を開孔し、ドレイン電極側
を被覆するようにドレイン部被覆レジストマスク５を形
成する。ドレイン部被覆レジストマスク５のソース電極
側ではゲート電極３が露出しているので、このマスクに
イオン注入を行った際にゲート電極３のソース端部を基
準としたイオン注入が行える。この方法によって、まず
ソース電極部にリンまたはヒ素等の高濃度Ｎ拡散層６ａ
を形成する。
【００１６】さらに図２(c) に示すように、同じドレイ
ン部被覆レジストマスク５を用いて、傾斜回転注入によ
りボロン等の不純物を注入してＰ型拡散層７を形成す
る。
ン部被覆レジストマスク５を用いて、傾斜回転注入によ
りボロン等の不純物を注入してＰ型拡散層７を形成す
る。
【００１７】次に作用効果について説明する。ソース側
Ｎ拡散層６ａを高濃度化することでソース寄生抵抗が低
下し、その分オン抵抗が低下し、低電圧動作化が図れ
る。また、ドレイン・ソース間に逆電圧を印加した際
に、基板１よりも不純物濃度の高いソース側Ｐ拡散層７
が存在するために、ゲート電極３直下に空乏層が拡がり
にくくなり、このため短チャネル効果によるパンチスル
ー降伏を抑制し、ドレイン・ソース間耐圧を向上するこ
とができる。また、ソース側Ｐ拡散層７のためにゲート
電極３直下のＰ型の不純物濃度が部分的に上昇するが、
ゲート電極３直下のドレイン側のＰ型不純物濃度はＰ-
半導体基板１と同様であり、このため電子の移動度を向
上させるためにＰ- 半導体基板１の濃度を低下させて
も、上記部分的にＰ型不純物濃度の高い領域が存在する
ためにしきい値電圧の低下を招くことはない。さらに、
ソース側Ｎ拡散層６ａの外周部およびゲート電極３直下
にソース側Ｐ拡散層７が分布することから、ソース側Ｎ
拡散層６ａとゲート電極３間の重なり部分を低減でき、
このためゲート・ソース間容量を低減することが可能と
なり、ゲート・ソース間容量と反比例の関係にある遮断
周波数を向上させることが可能となる。
Ｎ拡散層６ａを高濃度化することでソース寄生抵抗が低
下し、その分オン抵抗が低下し、低電圧動作化が図れ
る。また、ドレイン・ソース間に逆電圧を印加した際
に、基板１よりも不純物濃度の高いソース側Ｐ拡散層７
が存在するために、ゲート電極３直下に空乏層が拡がり
にくくなり、このため短チャネル効果によるパンチスル
ー降伏を抑制し、ドレイン・ソース間耐圧を向上するこ
とができる。また、ソース側Ｐ拡散層７のためにゲート
電極３直下のＰ型の不純物濃度が部分的に上昇するが、
ゲート電極３直下のドレイン側のＰ型不純物濃度はＰ-
半導体基板１と同様であり、このため電子の移動度を向
上させるためにＰ- 半導体基板１の濃度を低下させて
も、上記部分的にＰ型不純物濃度の高い領域が存在する
ためにしきい値電圧の低下を招くことはない。さらに、
ソース側Ｎ拡散層６ａの外周部およびゲート電極３直下
にソース側Ｐ拡散層７が分布することから、ソース側Ｎ
拡散層６ａとゲート電極３間の重なり部分を低減でき、
このためゲート・ソース間容量を低減することが可能と
なり、ゲート・ソース間容量と反比例の関係にある遮断
周波数を向上させることが可能となる。
【００１８】実施例２．次に本発明の第２の実施例によ
るＭＯＳ型電界効果トランジスタを図について説明す
る。図３において、６ｂ，６ｃはソース側Ｎ- 拡散層４
ａ，ドレイン側Ｎ- 拡散層４ｂの形成後に、ソース及び
ドレイン領域をそれぞれ所定量覆うレジストをマスクと
してイオン注入して形成されたソース側Ｎ拡散層，ドレ
イン側Ｎ拡散層である。
るＭＯＳ型電界効果トランジスタを図について説明す
る。図３において、６ｂ，６ｃはソース側Ｎ- 拡散層４
ａ，ドレイン側Ｎ- 拡散層４ｂの形成後に、ソース及び
ドレイン領域をそれぞれ所定量覆うレジストをマスクと
してイオン注入して形成されたソース側Ｎ拡散層，ドレ
イン側Ｎ拡散層である。
【００１９】次に製造方法について説明する。図４(a)
は上記図２(a) の工程と同一の工程であり、ゲート電極
３をマスクとしてリンまたはヒ素等のＮ型不純物を注入
し、ソース側Ｎ- 拡散層４ａとドレイン側Ｎ- 拡散層４
ｂを形成する。続いて図４(b) に示すように、ゲート電
極３，及びソース側Ｎ- 拡散層４ａとドレイン側Ｎ- 拡
散層４ｂの一部を被覆するＮ- 拡散層被覆レジストマス
ク８を形成する。この場合、ソース側Ｎ- 拡散層４ａの
一部の被覆巾は１μｍ以下とし、ドレイン側Ｎ- 拡散層
４ｂの一部の被覆巾は２μｍ程度とする。これはソース
側Ｎ- 拡散層４ａについては最終的に形成される該拡散
層４ａによってゲート電極３との重なりを極力狭くする
ことでゲート・ソース間容量を低減するためであり、こ
れにより遮断周波数を向上させることが可能となる。た
だし、このときＮ- 拡散層被覆レジストマスク８による
該拡散層４ａ部分の被覆巾が大きくなると、ソース抵抗
の増大を引き起こし、高周波特性の低下を引き起こすこ
とになる。一方、ドレイン側Ｎ- 拡散層４ｂについて
は、図示していないドレイン電極，ソース電極間に逆電
圧を印加した際に発生する空乏層を、ゲート電極３直下
のみにではなく最終的に形成されるドレイン側Ｎ- 拡散
層４ｂの範囲にわたって拡げることによりドレイン側Ｎ
- 拡散層４ｂのゲート電極３端部における電界を緩和す
る効果を奏するものであるので、ドレイン側Ｎ拡散層６
ｃはゲート電極３からドレイン側Ｎ- 拡散層４ｂ分の適
度の距離をとって形成する必要がある。さらにドレイン
側Ｎ - 拡散層４ｂとゲート電極３との重なりによって生
じるゲート・ドレイン間容量は、ソース側Ｐ拡散層７の
ドレイン側への拡散を拡張することと、ドレイン側Ｎ -
拡散層７の低濃度化によってさらに低下することができ
る。
は上記図２(a) の工程と同一の工程であり、ゲート電極
３をマスクとしてリンまたはヒ素等のＮ型不純物を注入
し、ソース側Ｎ- 拡散層４ａとドレイン側Ｎ- 拡散層４
ｂを形成する。続いて図４(b) に示すように、ゲート電
極３，及びソース側Ｎ- 拡散層４ａとドレイン側Ｎ- 拡
散層４ｂの一部を被覆するＮ- 拡散層被覆レジストマス
ク８を形成する。この場合、ソース側Ｎ- 拡散層４ａの
一部の被覆巾は１μｍ以下とし、ドレイン側Ｎ- 拡散層
４ｂの一部の被覆巾は２μｍ程度とする。これはソース
側Ｎ- 拡散層４ａについては最終的に形成される該拡散
層４ａによってゲート電極３との重なりを極力狭くする
ことでゲート・ソース間容量を低減するためであり、こ
れにより遮断周波数を向上させることが可能となる。た
だし、このときＮ- 拡散層被覆レジストマスク８による
該拡散層４ａ部分の被覆巾が大きくなると、ソース抵抗
の増大を引き起こし、高周波特性の低下を引き起こすこ
とになる。一方、ドレイン側Ｎ- 拡散層４ｂについて
は、図示していないドレイン電極，ソース電極間に逆電
圧を印加した際に発生する空乏層を、ゲート電極３直下
のみにではなく最終的に形成されるドレイン側Ｎ- 拡散
層４ｂの範囲にわたって拡げることによりドレイン側Ｎ
- 拡散層４ｂのゲート電極３端部における電界を緩和す
る効果を奏するものであるので、ドレイン側Ｎ拡散層６
ｃはゲート電極３からドレイン側Ｎ- 拡散層４ｂ分の適
度の距離をとって形成する必要がある。さらにドレイン
側Ｎ - 拡散層４ｂとゲート電極３との重なりによって生
じるゲート・ドレイン間容量は、ソース側Ｐ拡散層７の
ドレイン側への拡散を拡張することと、ドレイン側Ｎ -
拡散層７の低濃度化によってさらに低下することができ
る。
【００２０】そしてＮ- 拡散層被覆レジストマスク８を
マスクとしてリンまたはヒ素等の高濃度Ｎ型不純物を注
入することにより、ソース側Ｎ拡散層６ｂ，ドレイン側
Ｎ拡散層６ｃを形成する。これらのＮ拡散層６ｂ，６ｃ
によりオン抵抗の低下を図ることができる。
マスクとしてリンまたはヒ素等の高濃度Ｎ型不純物を注
入することにより、ソース側Ｎ拡散層６ｂ，ドレイン側
Ｎ拡散層６ｃを形成する。これらのＮ拡散層６ｂ，６ｃ
によりオン抵抗の低下を図ることができる。
【００２１】このように本実施例によれば、ゲート電極
３をマスクとして不純物注入を行いソース，ドレイン側
Ｎ - 拡散層４ａ，４ｂを形成し、Ｎ拡散層被覆レジスト
マスク８を用いて必要な部分をカバーしてソース，ドレ
イン側Ｎ拡散層６ｂ，６ｃを形成するようにしたから、
ソース領域側のＮ - 拡散層４ａの濃度を上げることな
く、ゲート電極３に対して、ソース領域側のＮ - 拡散層
４ａをドレイン電極側のＮ - 拡散層４ｂよりも短く形成
でき、これによりゲート電極３とＮ拡散層６ｂとの重な
りが確実に小さくなり、ゲート・ソース間容量を低減で
き、またソース領域側のＮ- 拡散層４ａよりも長く形成
されたドレイン電極側のＮ- 拡散層４ｂにより、ドレイ
ン・ソース間に逆方向電圧が印加した際に空乏層がドレ
イン側により大きく拡がるようになり、ドレイン・ソー
ス間耐圧を向上することができる。
３をマスクとして不純物注入を行いソース，ドレイン側
Ｎ - 拡散層４ａ，４ｂを形成し、Ｎ拡散層被覆レジスト
マスク８を用いて必要な部分をカバーしてソース，ドレ
イン側Ｎ拡散層６ｂ，６ｃを形成するようにしたから、
ソース領域側のＮ - 拡散層４ａの濃度を上げることな
く、ゲート電極３に対して、ソース領域側のＮ - 拡散層
４ａをドレイン電極側のＮ - 拡散層４ｂよりも短く形成
でき、これによりゲート電極３とＮ拡散層６ｂとの重な
りが確実に小さくなり、ゲート・ソース間容量を低減で
き、またソース領域側のＮ- 拡散層４ａよりも長く形成
されたドレイン電極側のＮ- 拡散層４ｂにより、ドレイ
ン・ソース間に逆方向電圧が印加した際に空乏層がドレ
イン側により大きく拡がるようになり、ドレイン・ソー
ス間耐圧を向上することができる。
【００２２】実施例３．次に本発明の第３の実施例によ
るＭＯＳ型電界効果トランジスタを図について説明す
る。図５に示すように、本実施例では上記第２の実施例
のＬＤＤ構造に加えて、ソース電極側にＮ拡散層６ｂ，
Ｎ- 拡散層４ａを囲むソース側Ｐ拡散層７を設けたもの
である。
るＭＯＳ型電界効果トランジスタを図について説明す
る。図５に示すように、本実施例では上記第２の実施例
のＬＤＤ構造に加えて、ソース電極側にＮ拡散層６ｂ，
Ｎ- 拡散層４ａを囲むソース側Ｐ拡散層７を設けたもの
である。
【００２３】次に製造方法について説明する。図６(a)
は上記図２(a) の工程と同一の工程であり、ゲート電極
３をマスクとしてリンまたはヒ素等のＮ型不純物を注入
し、ソース側Ｎ- 拡散層４ａとドレイン側Ｎ- 拡散層４
ｂを形成する。続いて図６(b) に示すように、ドレイン
部被覆レジストマスク５を設け、ソース電極部が開孔さ
れた状態で、ボロン等のＰ型不純物を傾斜角付回転注入
を行い、ソース側Ｐ拡散層７を形成する。次に図６(c)
に示すように、Ｎ- 拡散層被覆レジストマスク８を形成
し、リンまたはヒ素等の高濃度不純物注入によりソース
側Ｎ拡散層６ｂ，ドレイン側Ｎ拡散層６ｃをそれぞれ形
成する。最終的に形成されるソース側Ｎ- 拡散層４ａ，
ドレイン側Ｎ- 拡散層４ｂの大きさは上記実施例２と同
様とする。
は上記図２(a) の工程と同一の工程であり、ゲート電極
３をマスクとしてリンまたはヒ素等のＮ型不純物を注入
し、ソース側Ｎ- 拡散層４ａとドレイン側Ｎ- 拡散層４
ｂを形成する。続いて図６(b) に示すように、ドレイン
部被覆レジストマスク５を設け、ソース電極部が開孔さ
れた状態で、ボロン等のＰ型不純物を傾斜角付回転注入
を行い、ソース側Ｐ拡散層７を形成する。次に図６(c)
に示すように、Ｎ- 拡散層被覆レジストマスク８を形成
し、リンまたはヒ素等の高濃度不純物注入によりソース
側Ｎ拡散層６ｂ，ドレイン側Ｎ拡散層６ｃをそれぞれ形
成する。最終的に形成されるソース側Ｎ- 拡散層４ａ，
ドレイン側Ｎ- 拡散層４ｂの大きさは上記実施例２と同
様とする。
【００２４】以上のように構成することにより、ソース
側Ｎ - 拡散層４ａが基板１よりも不純物濃度の高いＰ拡
散層７で覆われているため、Ｎ - 拡散層４ａとゲート電
極３の重なり部分が低減されて、ゲート・ソース間容量
の低下による高周波特性の向上と、パンチスルー降伏，
アバランシェ降伏の抑制による耐圧の向上が図れ、さら
にソース・ドレイン間に基板１よりも不純物濃度の高い
拡散層７があるために、ゲート電極３の長さを短縮した
際の短チャネル効果によるしきい値電圧の変動が防止で
きる。
側Ｎ - 拡散層４ａが基板１よりも不純物濃度の高いＰ拡
散層７で覆われているため、Ｎ - 拡散層４ａとゲート電
極３の重なり部分が低減されて、ゲート・ソース間容量
の低下による高周波特性の向上と、パンチスルー降伏，
アバランシェ降伏の抑制による耐圧の向上が図れ、さら
にソース・ドレイン間に基板１よりも不純物濃度の高い
拡散層７があるために、ゲート電極３の長さを短縮した
際の短チャネル効果によるしきい値電圧の変動が防止で
きる。
【００２５】実施例４．次に本発明の第４の実施例によ
るＭＯＳ型電界効果トランジスタを図について説明す
る。図７において、９はゲート電極３の側壁に形成され
た酸化膜からなるサイドウォールである。
るＭＯＳ型電界効果トランジスタを図について説明す
る。図７において、９はゲート電極３の側壁に形成され
た酸化膜からなるサイドウォールである。
【００２６】次に製造方法について説明する。図８(a)
は従来例で説明した図１０(a) の工程と同一の工程であ
り、ゲート電極３及び酸化膜からなるサイドウォール９
をマスクとして傾斜角付回転注入によりリン等のＮ型不
純物を注入してソース側Ｎ-拡散層４ｃとドレイン側Ｎ
- 拡散層４ｄを形成する。続いて図８(b) に示すよう
に、ドレイン部被覆レジストマスク５を形成し、ボロン
等のＰ型不純物を傾斜角付回転注入によって注入し、ソ
ース側Ｐ拡散層７を形成する。さらに図８(c) に示すよ
うに、ゲート電極３上を境としてソース電極側を開孔
し、ドレインＮ- 拡散層４ｄを被覆し、ドレイン電極コ
ンタクト部を開孔したドレインＮ- 拡散被覆レジストマ
スク１０にてソース側Ｎ拡散層６ｂ，ドレイン側Ｎ拡散
層６ｃをリンまたはヒ素等の高濃度Ｎ型不純物注入によ
り形成する。
は従来例で説明した図１０(a) の工程と同一の工程であ
り、ゲート電極３及び酸化膜からなるサイドウォール９
をマスクとして傾斜角付回転注入によりリン等のＮ型不
純物を注入してソース側Ｎ-拡散層４ｃとドレイン側Ｎ
- 拡散層４ｄを形成する。続いて図８(b) に示すよう
に、ドレイン部被覆レジストマスク５を形成し、ボロン
等のＰ型不純物を傾斜角付回転注入によって注入し、ソ
ース側Ｐ拡散層７を形成する。さらに図８(c) に示すよ
うに、ゲート電極３上を境としてソース電極側を開孔
し、ドレインＮ- 拡散層４ｄを被覆し、ドレイン電極コ
ンタクト部を開孔したドレインＮ- 拡散被覆レジストマ
スク１０にてソース側Ｎ拡散層６ｂ，ドレイン側Ｎ拡散
層６ｃをリンまたはヒ素等の高濃度Ｎ型不純物注入によ
り形成する。
【００２７】以上の製造方法により、サイドウォール９
付のＭＯＳＦＥＴを得ることができ、実施例３と同様の
構成によって実施例３と同様に高周波特性の向上、耐圧
の向上、しきい値電圧の安定化を図ることが可能とな
る。また、ソース・ドレインＮ拡散層６ｂ，６ｃを形成
する際に、ソース側にサイドウォール９を設けたことに
よって、セルフアラインにてソース側Ｎ- 拡散層４ｃを
残すことができ、上記実施例３のようにレジストを用い
る場合よりも高い製造精度が得られる。
付のＭＯＳＦＥＴを得ることができ、実施例３と同様の
構成によって実施例３と同様に高周波特性の向上、耐圧
の向上、しきい値電圧の安定化を図ることが可能とな
る。また、ソース・ドレインＮ拡散層６ｂ，６ｃを形成
する際に、ソース側にサイドウォール９を設けたことに
よって、セルフアラインにてソース側Ｎ- 拡散層４ｃを
残すことができ、上記実施例３のようにレジストを用い
る場合よりも高い製造精度が得られる。
【００２８】
【００２９】以上のように、この発明によれば、ソー
ス，ドレイン側不純物拡散層を形成する際に、レジスト
を用いてソース及びドレイン側の低濃度不純物拡散層の
所定部分をマスクすることにより、該拡散層の不純物濃
度の上昇を抑え、かつ低濃度不純物拡散層の大きさを精
度よく制御でき、ゲートオーバラップ容量を確実に低減
することができる効果がある。また、ソース，ドレイン
側不純物拡散層を形成する際に、サイドウォールを用い
てソース側の低濃度不純物拡散層の所定部分をマスクす
ることにより、該拡散層の不純物濃度の上昇を抑え、か
つセルフアラインにて低濃度不純物拡散層の大きさを精
度よく制御できる効果がある。
ス，ドレイン側不純物拡散層を形成する際に、レジスト
を用いてソース及びドレイン側の低濃度不純物拡散層の
所定部分をマスクすることにより、該拡散層の不純物濃
度の上昇を抑え、かつ低濃度不純物拡散層の大きさを精
度よく制御でき、ゲートオーバラップ容量を確実に低減
することができる効果がある。また、ソース，ドレイン
側不純物拡散層を形成する際に、サイドウォールを用い
てソース側の低濃度不純物拡散層の所定部分をマスクす
ることにより、該拡散層の不純物濃度の上昇を抑え、か
つセルフアラインにて低濃度不純物拡散層の大きさを精
度よく制御できる効果がある。
【図１】本発明の第１の実施例によるＭＯＳ型電界効果
トランジスタの断面構成図である。
トランジスタの断面構成図である。
【図２】上記ＭＯＳ型電界効果トランジスタの製造方法
を示す図である。
を示す図である。
【図３】本発明の第２の実施例によるＭＯＳ型電界効果
トランジスタの断面構成図である。
トランジスタの断面構成図である。
【図４】上記ＭＯＳ型電界効果トランジスタの製造方法
を示す図である。
を示す図である。
【図５】本発明の第３の実施例によるＭＯＳ型電界効果
トランジスタの断面構成図である。
トランジスタの断面構成図である。
【図６】上記ＭＯＳ型電界効果トランジスタの製造方法
を示す図である。
を示す図である。
【図７】本発明の第４の実施例によるＭＯＳ型電界効果
トランジスタの断面構成図である。
トランジスタの断面構成図である。
【図８】上記ＭＯＳ型電界効果トランジスタの製造方法
を示す図である。
を示す図である。
【図９】従来のＭＯＳ型電界効果トランジスタの製造方
法を示す断面構成図である。
法を示す断面構成図である。
【図１０】従来例の他の例におけるＭＯＳ型電界効果ト
ランジスタの製造方法を示す断面構成図である。
ランジスタの製造方法を示す断面構成図である。
１ Ｐ- 半導体基板 ２ ゲート酸化膜 ３ ゲート電極 ４ａ ソース側Ｎ- 拡散層 ４ｂ ドレイン側Ｎ- 拡散層 ４ｃ ソース側Ｎ- 拡散層 ４ｄ ドレイン側Ｎ- 拡散層 ５ ドレイン部被覆レジストマスク ６ａ ソース側Ｎ拡散層 ６ｂ ソース側Ｎ拡散層 ６ｃ ドレイン側Ｎ拡散層 ６ｄ ドレイン側Ｎ拡散層 ７ ソース側Ｐ拡散層 ８ Ｎ- 拡散層被覆レジストマスク ９ サイドウォール １０ ドレインＮ- 拡散層被覆レジストマスク
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/336 H01L 29/78
Claims (3)
- 【請求項１】 ゲート電極をマスクに用いて不純物注入
を行いソース・ドレイン不純物拡散層を形成する工程を
有する電界効果トランジスタの製造方法において、 第１導電型の半導体基板上の所定領域に形成されたゲー
ト電極をマスクとして第２導電型の不純物注入を行いソ
ース・ドレイン側低濃度不純物拡散層を形成する工程
と、 上記ゲート電極を中心としてソース電極側を開孔し、か
つドレイン電極側を被覆するフォトレジストパターンを
上記基板上に形成し、該フォトレジストパターンをマス
クとして第２導電型の不純物注入を行い上記ソース側低
濃度不純物拡散層をソース側高濃度不純物拡散層に変化
させる工程と、 上記フォトレジストパターンをマスクとして第１導電型
の不純物を斜め回転注入して上記ソース側高濃度不純物
拡散層の下方に、これを覆うように、上記基板よりも不
純物濃度の高い第１導電型不純物拡散層を形成する工程
とを含むことを特徴とする電界効果トランジスタの製造
方法。 - 【請求項２】 ゲート電極をマスクに用いて不純物注入
を行いソース・ドレイン不純物拡散層を形成する工程を
有する電界効果トランジスタの製造方法において、 第１導電型の半導体基板上の所定領域に形成されたゲー
ト電極及びこれの側壁に形成されたサイドウォールをマ
スクとして第２導電型の不純物を斜め回転注入してソー
ス・ドレイン側低濃度不純物拡散層を形成する工程と、 上記ゲート電極を中心としてソース電極側を開孔し、か
つドレイン電極側を被覆するフォトレジストパターンを
上記基板上に形成し、該フォトレジストパターンをマス
クとして第１導電型の不純物注入を行い、上記ソース側
低濃度不純物拡散層の下方に、これを覆うように、上記
基板よりも不純物濃度の高い第１導電型不純物拡散層を
形成する工程と、 上記ソース側低濃度不純物拡散層よりもドレイン側低濃
度不純物拡散層の方が被覆幅の大きなフォトレジストパ
ターンを上記基板上に形成し、該フォトレジストパター
ンをマスクとして第２導電型の不純物注入を行い、ソー
ス・ドレイン側 高濃度不純物拡散層を形成する工程とを
含むことを特徴とする電界効果トランジスタの製造方
法。 - 【請求項３】 ゲート電極をマスクに用いて不純物注入
を行いソース・ドレイン不純物拡散層を形成する工程を
有する電界効果トランジスタの製造方法において、 第１導電型の半導体基板上の所定領域に形成されたゲー
ト電極及びこれの側壁に形成されたサイドウォールをマ
スクとして第２導電型の不純物を斜め回転注入してソー
ス・ドレイン側低濃度不純物拡散層を形成する工程と、 上記ゲート電極を中心としてソース電極側を開孔し、か
つドレイン電極側を被覆するフォトレジストパターンを
上記基板上に形成し、該フォトレジストパターンをマス
クとして第１導電型の不純物注入を行い、上記ソース側
低濃度不純物拡散層の下方に、これを覆うように、上記
基板よりも不純物濃度の高い第１導電型不純物拡散層を
形成する工程と、 上記ソース側低濃度不純物拡散層よりもドレイン側低濃
度不純物拡散層の方が被覆幅の大きなフォトレジストパ
ターンを上記基板上に形成し、該フォトレジストパター
ンをマスクとして第２導電型の不純物注入を行い、ソー
ス・ドレイン側高濃度不純物拡散層を形成する工程とを
含むことを特徴とする電界効果トランジスタの製造方
法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09640893A JP3221766B2 (ja) | 1993-04-23 | 1993-04-23 | 電界効果トランジスタの製造方法 |
| US08/230,226 US5451807A (en) | 1993-04-23 | 1994-04-20 | Metal oxide semiconductor field effect transistor |
| GB9408054A GB2277406B (en) | 1993-04-23 | 1994-04-22 | A field effect transistor and a production method thereof |
| US08/446,298 US5578509A (en) | 1993-04-23 | 1995-05-22 | Method of making a field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09640893A JP3221766B2 (ja) | 1993-04-23 | 1993-04-23 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06310717A JPH06310717A (ja) | 1994-11-04 |
| JP3221766B2 true JP3221766B2 (ja) | 2001-10-22 |
Family
ID=14164146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09640893A Expired - Lifetime JP3221766B2 (ja) | 1993-04-23 | 1993-04-23 | 電界効果トランジスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5451807A (ja) |
| JP (1) | JP3221766B2 (ja) |
| GB (1) | GB2277406B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8421161B2 (en) | 2009-01-28 | 2013-04-16 | Lapis Semiconductor Co., Ltd. | Semiconductor device and fabrication method |
Families Citing this family (84)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5344790A (en) * | 1993-08-31 | 1994-09-06 | Sgs-Thomson Microelectronics, Inc. | Making integrated circuit transistor having drain junction offset |
| US5994718A (en) * | 1994-04-15 | 1999-11-30 | National Semiconductor Corporation | Trench refill with selective polycrystalline materials |
| KR100189964B1 (ko) * | 1994-05-16 | 1999-06-01 | 윤종용 | 고전압 트랜지스터 및 그 제조방법 |
| JP2715929B2 (ja) * | 1994-08-18 | 1998-02-18 | 日本電気株式会社 | 半導体集積回路装置 |
| WO1996016432A2 (en) * | 1994-11-16 | 1996-05-30 | Matsushita Electric Industrial Co., Ltd. | Channel or source/drain structure of mosfet and method for fabricating the same |
| US5675167A (en) | 1994-11-24 | 1997-10-07 | Nippondenso Co., Ltd. | Enhancement-type semiconductor having reduced leakage current |
| US5580804A (en) * | 1994-12-15 | 1996-12-03 | Advanced Micro Devices, Inc. | Method for fabricating true LDD devices in a MOS technology |
| JPH08186252A (ja) * | 1995-01-06 | 1996-07-16 | Nec Corp | 半導体装置 |
| KR970701932A (ko) * | 1995-01-17 | 1997-04-12 | 클라크 3세 존엠. | 고전압 nmos 장치의 개선된 수행을 위한 연장된 드레인 영역에 인과 비소의 공통 주입(co-implantation of arsenic and phosphorus in extended drain region for improved performance of high voltage nmos device) |
| US5744372A (en) * | 1995-04-12 | 1998-04-28 | National Semiconductor Corporation | Fabrication of complementary field-effect transistors each having multi-part channel |
| KR960042942A (ko) * | 1995-05-04 | 1996-12-21 | 빈센트 비.인그라시아 | 반도체 디바이스 형성 방법 |
| TW288200B (en) * | 1995-06-28 | 1996-10-11 | Mitsubishi Electric Corp | Semiconductor device and process thereof |
| EP0789401A3 (en) * | 1995-08-25 | 1998-09-16 | Matsushita Electric Industrial Co., Ltd. | LD MOSFET or MOSFET with an integrated circuit containing thereof and manufacturing method |
| US5719423A (en) * | 1995-08-31 | 1998-02-17 | Texas Instruments Incorporated | Isolated power transistor |
| US6127700A (en) * | 1995-09-12 | 2000-10-03 | National Semiconductor Corporation | Field-effect transistor having local threshold-adjust doping |
| US5851886A (en) * | 1995-10-23 | 1998-12-22 | Advanced Micro Devices, Inc. | Method of large angle tilt implant of channel region |
| US6096610A (en) * | 1996-03-29 | 2000-08-01 | Intel Corporation | Transistor suitable for high voltage circuit |
| US5705439A (en) * | 1996-04-22 | 1998-01-06 | Taiwan Semiconductor Manufacturing Company Ltd. | Method to make an asymmetrical LDD structure for deep sub-micron MOSFETS |
| US5872392A (en) * | 1996-04-30 | 1999-02-16 | Nippon Steel Corporation | Semiconductor device and a method of fabricating the same |
| US5830788A (en) * | 1996-06-21 | 1998-11-03 | Matsushita Electric Industrial Co., Ltd. | Method for forming complementary MOS device having asymmetric region in channel region |
| JP3356629B2 (ja) * | 1996-07-15 | 2002-12-16 | 日本電気株式会社 | 横型ｍｏｓトランジスタの製造方法 |
| US5874340A (en) * | 1996-07-17 | 1999-02-23 | Advanced Micro Devices, Inc. | Method for fabrication of a non-symmetrical transistor with sequentially formed gate electrode sidewalls |
| US6051471A (en) * | 1996-09-03 | 2000-04-18 | Advanced Micro Devices, Inc. | Method for making asymmetrical N-channel and symmetrical P-channel devices |
| US5759897A (en) * | 1996-09-03 | 1998-06-02 | Advanced Micro Devices, Inc. | Method of making an asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region |
| US5877050A (en) * | 1996-09-03 | 1999-03-02 | Advanced Micro Devices, Inc. | Method of making N-channel and P-channel devices using two tube anneals and two rapid thermal anneals |
| US5677224A (en) * | 1996-09-03 | 1997-10-14 | Advanced Micro Devices, Inc. | Method of making asymmetrical N-channel and P-channel devices |
| US5648286A (en) * | 1996-09-03 | 1997-07-15 | Advanced Micro Devices, Inc. | Method of making asymmetrical transistor with lightly doped drain region, heavily doped source and drain regions, and ultra-heavily doped source region |
| TW304278B (en) * | 1996-09-17 | 1997-05-01 | Nat Science Council | The source-drain distributed implantation method |
| US5985724A (en) * | 1996-10-01 | 1999-11-16 | Advanced Micro Devices, Inc. | Method for forming asymmetrical p-channel transistor having nitrided oxide patterned to selectively form a sidewall spacer |
| US5763311A (en) * | 1996-11-04 | 1998-06-09 | Advanced Micro Devices, Inc. | High performance asymmetrical MOSFET structure and method of making the same |
| US6236085B1 (en) * | 1996-11-11 | 2001-05-22 | Denso Corporation | Semiconductor memory device having high-concentration region around electric-field moderating layer in substrate |
| US6027978A (en) * | 1997-01-28 | 2000-02-22 | Advanced Micro Devices, Inc. | Method of making an IGFET with a non-uniform lateral doping profile in the channel region |
| JPH10223892A (ja) * | 1997-02-04 | 1998-08-21 | Toshiba Microelectron Corp | 半導体装置及びその製造方法 |
| US5846866A (en) * | 1997-02-07 | 1998-12-08 | National Semiconductor Corporation | Drain extension regions in low voltage lateral DMOS devices |
| US5770485A (en) * | 1997-03-04 | 1998-06-23 | Advanced Micro Devices, Inc. | MOSFET device with an amorphized source and fabrication method thereof |
| US5849622A (en) * | 1997-03-07 | 1998-12-15 | Advanced Micro Devices, Inc. | Method of forming a source implant at a contact masking step of a process flow |
| US6025224A (en) * | 1997-03-31 | 2000-02-15 | Siemens Aktiengesellschaft | Device with asymmetrical channel dopant profile |
| US5923982A (en) * | 1997-04-21 | 1999-07-13 | Advanced Micro Devices, Inc. | Method of making asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region using two source/drain implant steps |
| DE69737966D1 (de) * | 1997-04-21 | 2007-09-13 | St Microelectronics Srl | Ein Verfahren zur Herstellung von MOSFET-Transistoren mittels geneigten Implantierungen |
| US5972745A (en) * | 1997-05-30 | 1999-10-26 | International Business Machines Corporation | Method or forming self-aligned halo-isolated wells |
| US5970347A (en) * | 1997-07-18 | 1999-10-19 | Advanced Micro Devices, Inc. | High performance mosfet transistor fabrication technique |
| US5960291A (en) * | 1997-08-08 | 1999-09-28 | Advanced Micro Devices, Inc. | Asymmetric channel transistor and method for making same |
| US6004849A (en) * | 1997-08-15 | 1999-12-21 | Advanced Micro Devices, Inc. | Method of making an asymmetrical IGFET with a silicide contact on the drain without a silicide contact on the source |
| US5904529A (en) * | 1997-08-25 | 1999-05-18 | Advanced Micro Devices, Inc. | Method of making an asymmetrical IGFET and providing a field dielectric between active regions of a semiconductor substrate |
| KR100248507B1 (ko) * | 1997-09-04 | 2000-03-15 | 윤종용 | 소이 트랜지스터 및 그의 제조 방법 |
| KR100236098B1 (ko) | 1997-09-06 | 1999-12-15 | 김영환 | 반도체소자 및 그 제조방법 |
| JPH11111710A (ja) * | 1997-10-01 | 1999-04-23 | Nec Corp | 半導体装置およびその製造方法 |
| US6096588A (en) * | 1997-11-01 | 2000-08-01 | Advanced Micro Devices, Inc. | Method of making transistor with selectively doped channel region for threshold voltage control |
| US6306712B1 (en) * | 1997-12-05 | 2001-10-23 | Texas Instruments Incorporated | Sidewall process and method of implantation for improved CMOS with benefit of low CGD, improved doping profiles, and insensitivity to chemical processing |
| JP3419672B2 (ja) * | 1997-12-19 | 2003-06-23 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US5989967A (en) * | 1998-04-30 | 1999-11-23 | Advanced Micro Devices, Inc. | Transistor with ultra short length defined partially by sidewall oxidation of a gate conductor overlying the channel length |
| US6020611A (en) * | 1998-06-10 | 2000-02-01 | Motorola, Inc. | Semiconductor component and method of manufacture |
| US6534829B2 (en) * | 1998-06-25 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US5970349A (en) * | 1998-08-24 | 1999-10-19 | Advanced Micro Devices | Semiconductor device having one or more asymmetric background dopant regions and method of manufacture thereof |
| US6300205B1 (en) | 1998-11-18 | 2001-10-09 | Advanced Micro Devices, Inc. | Method of making a semiconductor device with self-aligned active, lightly-doped drain, and halo regions |
| US6114211A (en) * | 1998-11-18 | 2000-09-05 | Advanced Micro Devices, Inc. | Semiconductor device with vertical halo region and methods of manufacture |
| US6200864B1 (en) * | 1999-06-23 | 2001-03-13 | Advanced Micro Devices, Inc. | Method of asymmetrically doping a region beneath a gate |
| US6168999B1 (en) * | 1999-09-07 | 2001-01-02 | Advanced Micro Devices, Inc. | Method for fabricating high-performance submicron mosfet with lateral asymmetric channel and a lightly doped drain |
| JP2002270825A (ja) | 2001-03-08 | 2002-09-20 | Hitachi Ltd | 電界効果トランジスタ及び半導体装置の製造方法 |
| JP2003060200A (ja) * | 2001-08-13 | 2003-02-28 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| US6593621B2 (en) | 2001-08-23 | 2003-07-15 | Micrel, Inc. | LDMOS field effect transistor with improved ruggedness in narrow curved areas |
| TW548850B (en) * | 2002-05-29 | 2003-08-21 | Toppoly Optoelectronics Corp | Low-temperature polysilicon TFT of LDD structure and process for producing same |
| JP5368140B2 (ja) * | 2003-03-28 | 2013-12-18 | 三菱電機株式会社 | ＳｉＣを用いた縦型ＭＯＳＦＥＴの製造方法 |
| US8530977B1 (en) | 2003-06-27 | 2013-09-10 | Spansion Llc | Apparatus and method for a metal oxide semiconductor field effect transistor with source side punch-through protection implant |
| TWI361490B (en) | 2003-09-05 | 2012-04-01 | Renesas Electronics Corp | A semiconductor device and a method of manufacturing the same |
| DE102004047610B4 (de) * | 2004-09-30 | 2006-08-24 | Infineon Technologies Ag | Integrierte Speicher-Schaltungsanordnung mit Tunnel-Feldeffekttransistor als Ansteuertransistor |
| US20060097292A1 (en) * | 2004-10-29 | 2006-05-11 | Kabushiki Kaisha Toshiba | Semiconductor device |
| KR100638456B1 (ko) * | 2004-12-30 | 2006-10-24 | 매그나칩 반도체 유한회사 | 이에스디 보호회로 및 그 제조방법 |
| JP2006344660A (ja) * | 2005-06-07 | 2006-12-21 | Seiko Instruments Inc | 半導体装置およびその製造方法 |
| JP2006351562A (ja) * | 2005-06-13 | 2006-12-28 | Seiko Instruments Inc | 半導体装置 |
| KR100720474B1 (ko) * | 2005-06-17 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| US7393752B2 (en) * | 2005-07-25 | 2008-07-01 | Freescale Semiconductor, Inc. | Semiconductor devices and method of fabrication |
| JP4907920B2 (ja) * | 2005-08-18 | 2012-04-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2007194308A (ja) * | 2006-01-18 | 2007-08-02 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP4911158B2 (ja) * | 2008-10-30 | 2012-04-04 | ソニー株式会社 | 半導体装置および固体撮像装置 |
| TW201043928A (en) * | 2009-06-12 | 2010-12-16 | Taiwan Misaki Electronics Co | Tilt detection sensor |
| JP5423269B2 (ja) | 2009-09-15 | 2014-02-19 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| JP5560812B2 (ja) | 2010-03-23 | 2014-07-30 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP2012253230A (ja) * | 2011-06-03 | 2012-12-20 | Fujitsu Semiconductor Ltd | 半導体装置及び半導体装置の製造方法 |
| JP5979836B2 (ja) | 2011-09-09 | 2016-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| US9917168B2 (en) | 2013-06-27 | 2018-03-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal oxide semiconductor field effect transistor having variable thickness gate dielectric |
| US9231049B1 (en) * | 2014-06-20 | 2016-01-05 | Infineon Technologies Austria Ag | Semiconductor switching device with different local cell geometry |
| US9349795B2 (en) * | 2014-06-20 | 2016-05-24 | Infineon Technologies Austria Ag | Semiconductor switching device with different local threshold voltage |
| US9293533B2 (en) | 2014-06-20 | 2016-03-22 | Infineon Technologies Austria Ag | Semiconductor switching devices with different local transconductance |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5366181A (en) * | 1976-11-26 | 1978-06-13 | Hitachi Ltd | High dielectric strength mis type transistor |
| DE2802838A1 (de) * | 1978-01-23 | 1979-08-16 | Siemens Ag | Mis-feldeffekttransistor mit kurzer kanallaenge |
| US4173818A (en) * | 1978-05-30 | 1979-11-13 | International Business Machines Corporation | Method for fabricating transistor structures having very short effective channels |
| JPS5656674A (en) * | 1979-10-15 | 1981-05-18 | Hitachi Ltd | Mosfet of high pressure resisting property and preparation thereof |
| US4442589A (en) * | 1981-03-05 | 1984-04-17 | International Business Machines Corporation | Method for manufacturing field effect transistors |
| JPS5893279A (ja) * | 1981-11-30 | 1983-06-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS58194367A (ja) * | 1983-03-30 | 1983-11-12 | Nec Corp | 絶縁ゲ−ト型電界効果半導体装置 |
| US4956308A (en) * | 1987-01-20 | 1990-09-11 | Itt Corporation | Method of making self-aligned field-effect transistor |
| JPS6340374A (ja) * | 1986-08-05 | 1988-02-20 | Toshiba Corp | Ｍｏｓ型半導体装置およびその製造方法 |
| JPH0829168B2 (ja) * | 1987-07-09 | 1996-03-27 | 能美防災株式会社 | 防災設備 |
| US4929991A (en) * | 1987-11-12 | 1990-05-29 | Siliconix Incorporated | Rugged lateral DMOS transistor structure |
| US5237193A (en) * | 1988-06-24 | 1993-08-17 | Siliconix Incorporated | Lightly doped drain MOSFET with reduced on-resistance |
| USH986H (en) * | 1989-06-09 | 1991-11-05 | International Business Machines Corporation | Field effect-transistor with asymmetrical structure |
| IT1239707B (it) * | 1990-03-15 | 1993-11-15 | St Microelectrics Srl | Processo per la realizzazione di una cella di memoria rom a bassa capacita' di drain |
| JP2545762B2 (ja) * | 1990-04-13 | 1996-10-23 | 日本電装株式会社 | 高耐圧ｍｉｓトランジスタおよびこのトランジスタを有する相補型トランジスタの製造方法 |
| JP2786307B2 (ja) * | 1990-04-19 | 1998-08-13 | 三菱電機株式会社 | 電界効果トランジスタ及びその製造方法 |
| JPH088318B2 (ja) * | 1990-05-09 | 1996-01-29 | 株式会社東芝 | 不揮発性半導体メモリ装置の製造方法 |
| US5155563A (en) * | 1991-03-18 | 1992-10-13 | Motorola, Inc. | Semiconductor device having low source inductance |
| US5386136A (en) * | 1991-05-06 | 1995-01-31 | Siliconix Incorporated | Lightly-doped drain MOSFET with improved breakdown characteristics |
| JP2702338B2 (ja) * | 1991-10-14 | 1998-01-21 | 三菱電機株式会社 | 半導体装置、及びその製造方法 |
| DE69225552T2 (de) * | 1991-10-15 | 1999-01-07 | Texas Instruments Inc | Lateraler doppel-diffundierter MOS-Transistor und Verfahren zu seiner Herstellung |
| KR960014718B1 (en) * | 1993-05-14 | 1996-10-19 | Lg Semicon Co Ltd | Method of manufacturing transistor |
| US5376566A (en) * | 1993-11-12 | 1994-12-27 | Micron Semiconductor, Inc. | N-channel field effect transistor having an oblique arsenic implant for lowered series resistance |
| US5371394A (en) * | 1993-11-15 | 1994-12-06 | Motorola, Inc. | Double implanted laterally diffused MOS device and method thereof |
-
1993
- 1993-04-23 JP JP09640893A patent/JP3221766B2/ja not_active Expired - Lifetime
-
1994
- 1994-04-20 US US08/230,226 patent/US5451807A/en not_active Expired - Lifetime
- 1994-04-22 GB GB9408054A patent/GB2277406B/en not_active Expired - Lifetime
-
1995
- 1995-05-22 US US08/446,298 patent/US5578509A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8421161B2 (en) | 2009-01-28 | 2013-04-16 | Lapis Semiconductor Co., Ltd. | Semiconductor device and fabrication method |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9408054D0 (en) | 1994-06-15 |
| US5451807A (en) | 1995-09-19 |
| US5578509A (en) | 1996-11-26 |
| GB2277406B (en) | 1997-02-26 |
| JPH06310717A (ja) | 1994-11-04 |
| GB2277406A (en) | 1994-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3221766B2 (ja) | 電界効果トランジスタの製造方法 | |
| US6576966B1 (en) | Field-effect transistor having multi-part channel | |
| US6277675B1 (en) | Method of fabricating high voltage MOS device | |
| US7214591B2 (en) | Method of fabricating high-voltage MOS device | |
| US5510279A (en) | Method of fabricating an asymmetric lightly doped drain transistor device | |
| US7297606B2 (en) | Metal-oxide-semiconductor device including a buried lightly-doped drain region | |
| US5925914A (en) | Asymmetric S/D structure to improve transistor performance by reducing Miller capacitance | |
| US5804856A (en) | Depleted sidewall-poly LDD transistor | |
| JP2008091689A (ja) | 横型二重拡散型ｍｏｓトランジスタおよびその製造方法、並びに集積回路 | |
| US5952700A (en) | MOSFET device with unsymmetrical LDD region | |
| US20040041170A1 (en) | Low dose super deep source/drain implant | |
| JP3057436B2 (ja) | 半導体デバイス及びその製造方法 | |
| KR20000051294A (ko) | 전기적 특성이 향상된 디모스 전계 효과 트랜지스터 및 그 제조 방법 | |
| JPH0846196A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPS61133656A (ja) | 半導体装置およびその製造方法 | |
| JPH1187704A (ja) | 半導体装置およびその製造方法 | |
| JPH10144922A (ja) | 電界効果トランジスタ（ｆｅｔ）および半導体電界効果トランジスタを形成する方法 | |
| JPH07263693A (ja) | Ｆｅｔの製造方法及び集積構造 | |
| JPH10150196A (ja) | 電界効果トランジスタ（ｆｅｔ）および半導体電界効果トランジスタ（ｆｅｔ）を形成する方法 | |
| JP2623902B2 (ja) | 半導体装置とその製造方法 | |
| KR20050108201A (ko) | 고전압 트랜지스터 제조방법 | |
| JPH02196434A (ja) | Ｍｏｓトランジスタの製造方法 | |
| US6429082B1 (en) | Method of manufacturing a high voltage using a latid process for forming a LDD | |
| JP3017838B2 (ja) | 半導体装置およびその製造方法 | |
| US20050116285A1 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070817 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |