JP2007194308A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007194308A
JP2007194308A JP2006009471A JP2006009471A JP2007194308A JP 2007194308 A JP2007194308 A JP 2007194308A JP 2006009471 A JP2006009471 A JP 2006009471A JP 2006009471 A JP2006009471 A JP 2006009471A JP 2007194308 A JP2007194308 A JP 2007194308A
Authority
JP
Japan
Prior art keywords
region
semiconductor device
manufacturing
photoresist
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006009471A
Other languages
English (en)
Other versions
JP2007194308A5 (ja
Inventor
Shinichiro Yanagi
振一郎 柳
Yoshitaka Otsu
良孝 大津
Takayuki Igarashi
孝行 五十嵐
Yasuki Yoshihisa
康樹 吉久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006009471A priority Critical patent/JP2007194308A/ja
Priority to KR1020070003227A priority patent/KR20070076441A/ko
Priority to US11/623,473 priority patent/US20070166969A1/en
Publication of JP2007194308A publication Critical patent/JP2007194308A/ja
Publication of JP2007194308A5 publication Critical patent/JP2007194308A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】コンタミから低濃度注入領域を保護できる半導体装置およびその製造方法を提供する。
【解決手段】基板１０１上に全面的に形成されたＴＥＯＳ膜上にフォトレジスト１３２を形成し写真製版により部分的に残るように除去する。このフォトレジスト１３２は、ｐ−オフセット領域１２２および拡散領域１２３を形成するために用いたフォトレジストとはポジ−ネガ型が逆である。次に、ＴＥＯＳ膜を、フォトレジスト１３２直下を除きエッチバックする。これにより、フォトレジスト１３２直下にコンタミ保護膜１３３が形成されるとともに、ゲート電極１１３の側面にサイドサイドウォール１１４が形成される。
【選択図】図９

Description

本発明は、半導体装置およびその製造方法に関し、特に、少なくともＣＭＯＳＦＥＴを有する半導体装置およびその製造方法に関する。
従来の半導体装置においては、同一シリコン基板上にＣＭＯＳプロセスを用いて、ＣＭＯＳＦＥＴ、バイポーラトランジスタ、高耐圧型（ＨＶ）ＭＯＳＦＥＴや抵抗素子等を混在させる技術が一般的に知られている。
このような半導体装置では、同一シリコン基板上に同時に様々な半導体素子が形成されるので、ソース・ドレイン等を形成する高濃度注入領域（１×１０18ｃｍ-3以上）や、高耐圧型ＭＯＳＦＥＴのドリフト領域または拡散型抵抗素子の拡散領域を形成する低濃度注入領域（１×１０17ｃｍ-3以下）など、様々な注入領域が同一シリコン基板上に混在する。
このような半導体装置の構造については、非特許文献１等に開示されている。例えば、非特許文献１においては、図１および図６に、ソース・ドレインおよびドリフト領域（オフセット領域）を同一シリコン基板上に混在させた半導体装置のＣＭＯＳ構造が開示されている。また、特許文献１には、ＣＭＯＳＦＥＴおよびバイポーラトランジスタを同一基板上に形成するＢｉ−ＣＭＯＳ集積回路の製造方法が開示されており、特許文献２には、オフセット領域を有する高耐圧トランジスタを含む半導体装置およびその製造方法が開示されている。
特開平７−７８８９５号公報 特開平１０−１２５９１３号公報 ISPSD2000, pp331-334, "Multi-voltage device integration technique for 0.5 μm BiCMOS and DMOS process",T.Terashima et al.
上記のように様々な注入領域が同一基板上に存在する場合、低濃度注入領域は製造過程にて発生するオートドープやコンタミネーション（注入コンタミや各種表面コンタミ等）の影響を受け易い。
例えば、ＬＤＤ構造を形成した後の低濃度注入領域（低濃度注入活性領域）は、オートドープの影響を受け易い。ＬＤＤ構造は、シリコン基板上にゲート酸化膜およびゲート電極を形成した後、ＣＶＤ法等で酸化膜（１０００Å程度）を堆積し、エッチングによりゲート電極の側面にサイドウォールを形成する。その際、マスクを用いないので、サイドウォール以外の酸化膜はエッチングされ、基板上に存在する全ての活性領域はシリコンが剥き出しの状態となる。その結果、低濃度活性領域と高濃度活性領域とがシリコン剥き出しの状態のまま同一基板上に存在することとなり、高濃度活性領域中の不純物成分が低濃度活性領域に混入するオートドープの影響を受ける可能性がある。なお、上記酸化膜エッチはオーバーエッチを設定するのが一般的である。従って、活性領域のシリコン層も若干エッチングされ、ゲート電極直下のシリコン界面と活性領域のシリコン界面とで段差が生じる構造となる。
また、高耐圧型ｐＭＯＳＦＥＴの場合、低濃度注入領域であるｐ−オフセット領域をドリフト領域として活性領域中に有するので、高濃度不純物（Ｐ，Ｂ，Ａｓ等）注入後のレジスト中に残留する不純物によってコンタミの影響を受け易い。レジストに打ち込まれたソース・ドレイン領域を形成するような高濃度の不純物は、アッシングによるレジスト除去では完全に除去できずレジスト中に残り易いと言われている。上記のような高濃度注入の際、活性領域に形成されたｐ−オフセット領域はレジストで覆われているが、上記のようなレジスト中の残留不純物によってコンタミの影響を受け、所望のｐ−オフセット領域を形成できない可能性がある。
以上の例のようなコンタミの影響によって、活性領域における拡散層の濃度・不純物プロファイルのバラツキを引き起こし、拡散抵抗の抵抗値バラツキや耐圧不良等のトラブルが発生する。
特に、近年の高耐圧型ｐＭＯＳＦＥＴは、０．２５μｍのＣＭＯＳルールをベースにしており、一世代前のプロセスではソース・ドレイン領域に使用されていなかった高濃度のリンを使用する必要があるので、上述したような低濃度注入領域へのコンタミの影響が問題となっている。
本発明はこのような問題点を解決するためになされたものであり、コンタミから低濃度注入領域を保護できる半導体装置およびその製造方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、半導体基板に１×１０17ｃｍ-3以下の低濃度で不純物を選択的に注入し第一領域を形成する第一領域形成工程と、第一領域上にコンタミネーション保護膜を形成するコンタミネーション保護膜形成工程と、第一領域形成工程およびコンタミネーション保護膜形成工程よりも前あるいは後の少なくとも一方において、半導体基板に１×１０18ｃｍ-3以上の高濃度で不純物を選択的に注入し第二領域を形成する第二領域形成工程とを備える。
本発明に係る半導体装置の製造方法は、半導体基板に１×１０17ｃｍ-3以下の低濃度で不純物を選択的に注入し第一領域を形成する第一領域形成工程と、第一領域上にコンタミネーション保護膜を形成するコンタミネーション保護膜形成工程と、第一領域形成工程およびコンタミネーション保護膜形成工程よりも前あるいは後の少なくとも一方において、半導体基板に１×１０18ｃｍ-3以上の高濃度で不純物を選択的に注入し第二領域を形成する第二領域形成工程とを備える。従って、第一領域を第二領域の形成時に高濃度に注入された不純物のコンタミネーションから保護することができる。
本発明に係る半導体装置およびその製造方法は、半導体からなる基板上において、低濃度注入領域に、ＴＥＯＳ膜等からなるコンタミ（コンタミネーション）保護膜を形成することを特徴とする。これにより、低濃度注入領域をコンタミから保護することが可能となる。以下、本発明の各実施の形態について詳細に説明する。なお、本明細書においては、１×１０17ｃｍ-3以下の不純物濃度を低濃度とし１×１０18ｃｍ-3以上の不純物濃度を高濃度として説明を行う。
＜実施の形態１＞
実施の形態１に係る半導体装置の製造方法は、上記のコンタミ保護膜の形成において、マスク（写真製版用露光マスク、以下同じ）を用いて選択的に形成される所定の領域とコンタミから保護すべき領域とが一致する場合に、この所定の領域を形成するために用いるマスクを、コンタミ保護膜の形成にも流用することを特徴とする。これにより、工程数やマスクの種類を低減し製造コストを低減することが可能となる。以下では、この所定の領域が、高耐圧型ｐＭＯＳＦＥＴ（ＨＶｐＭＯＳ）用のｐ−オフセット領域および拡散型抵抗素子の拡散領域（いずれも低濃度注入領域）である場合と、シリサイド化されない領域である場合とについて説明する。
まず、図１に示されるように、半導体からなる基板１０１上に、フィールド酸化、写真製版、エッチング、およびレジスト除去等を順に行うことにより、素子分離膜１０２を形成する。これにより、基板１０１は、ＣＭＯＳ素子が形成されるＣＭＯＳ領域２００とＨＶｐＭＯＳ素子が形成されるＨＶｐＭＯＳ領域３００と拡散型抵抗素子が形成される抵抗領域４００とに分離される。また、ＣＭＯＳ領域２００は、さらに、ｐＭＯＳ領域２０１とｎＭＯＳ領域２０２とに分離される。
次に、図２に示されるように、基板１０１上にフォトレジスト１０３を形成し写真製版により部分的に開口させた後に、上方からＢおよび高濃度のＰを注入しｎウェル１０４を形成する。これにより、基板１０１上のうちフォトレジスト１０３が開口された領域（ｎＭＯＳ領域２０２の全部およびＨＶｐＭＯＳ領域３００の右端の一部）にｎウェル１０４（第二領域）が形成される。
次に、図３に示されるように、フォトレジスト１０３を除去して、基板１０１上にフォトレジスト１０５を形成し写真製版により部分的に開口させた後に、上方からＢを注入しｐウェル１０６を形成する。これにより、基板１０１上のうちフォトレジスト１０５が開口された領域（ｐＭＯＳ領域２０１の全部およびＨＶｐＭＯＳ領域３００の左端の一部）にｐウェル１０６が形成される。
次に、図４に示されるように、基板１０１上に、ゲート酸化、シリコン堆積、写真製版、エッチング、およびレジスト除去等を順に行うことにより、ゲート酸化膜１１２およびゲート電極１１３を、ｐＭＯＳ領域２０１、ｎＭＯＳ領域２０２、およびＨＶｐＭＯＳ領域３００に、部分的に形成する。なお、ゲート酸化膜１１２およびゲート電極１１３は、ｐＭＯＳ領域２０１およびｎＭＯＳ領域２０２においては、中央付近に配置され、ＨＶｐＭＯＳ領域３００においては、ｐウェル１０６に接さず且つｎウェル１０４に接するような右側の位置に配置される。
次に、図５に示されるように、基板１０１上にフォトレジスト１２１を形成し写真製版により部分的に開口させた後に、上方から低濃度のＢを注入しｐ−オフセット領域１２２および拡散領域１２３を形成する。これにより、基板１０１上のうちフォトレジスト１２１が開口された領域にｐ−オフセット領域１２２（ｐウェル１０６とゲート電極１１３との間）および拡散領域１２３（抵抗領域４００の中央付近）が形成される。このｐ−オフセット領域１２２は、ｐウェル１０６とゲート電極１１３との間の活性領域の不純物濃度を低くすることによりＨＶｐＭＯＳの耐圧を高めるためのものである。ｐ−オフセット領域１２２を活性領域に配置することで、領域を有効に利用し素子寸法を小さくすることが可能となる。また、拡散領域１２３は、不純物濃度を低くすることにより抵抗値を高めた拡散型抵抗領域である。すなわち、ｐ−オフセット領域１２２および拡散領域１２３は、本発明に係る第一領域に対応する。
ｐ−オフセット領域１２２および拡散領域１２３は、低濃度注入領域であるので、上述したように、コンタミから保護される必要がある。本実施の形態においては、後の工程において、ｐ−オフセット領域１２２および拡散領域１２３に、フォトレジスト１３２を用いてコンタミ保護膜１３３を形成する。すなわち、フォトレジスト１３２は、フォトレジスト１２１とはポジ−ネガ型が逆であり、同一のマスクを用いて形成可能である。
次に、図６に示されるように、フォトレジスト１２１を除去して、基板１０１上にフォトレジスト１２４を形成し写真製版により部分的に開口させた後に、上方からＮ2およびＡｓを注入しＬＤＤ領域１２５を形成する。これにより、基板１０１上のうちフォトレジスト１２４が開口され且つゲート電極１１３が配置されていない領域（ｎＭＯＳ領域２０２のｐウェル１０６のゲート電極１１３外側およびＨＶｐＭＯＳ領域３００の右端のｎウェル１０４の右端）にＬＤＤ領域１２５が部分的に形成される。
次に、図７に示されるように、フォトレジスト１２４を除去して、基板１０１上にＴＥＯＳ膜１３１を厚み１０００Å以上で全面的に形成する。なお、このＴＥＯＳ膜１３１は、後の工程において、サイドウォール１１４およびコンタミ保護膜１３３を形成するためのものである。また、ＴＥＯＳに限らず、ＮＳＧ等からなる他の酸化膜を用いてもよい。
次に、図８に示されるように、ＴＥＯＳ膜１３１上にフォトレジスト１３２を形成し写真製版により部分的に残るように除去する。このフォトレジスト１３２は、上述したようにフォトレジスト１２１とはポジ−ネガ型が逆であるので、フォトレジスト１２１，１３２は、１種類のマスクにより形成が可能である。これにより、マスクの種類を低減し製造コストを低減することが可能となる。
次に、図９に示されるように、ＴＥＯＳ膜１３１を、フォトレジスト１３２直下を除きエッチバックする。これにより、フォトレジスト１３２直下にコンタミ保護膜１３３が形成されるとともに、ゲート電極１１３の側面にサイドサイドウォール１１４が形成される。すなわち、ゲート酸化膜１１２とゲート電極１１３とサイドサイドウォール１１４とからなるゲート構造１１１が形成される。なお、本実施の形態においては、コンタミ保護膜１３３が形成される領域（すなわちｐ−オフセット領域１２２および拡散領域１２３）は、シリサイド化されない領域と一致するものとする。従って、このコンタミ保護膜１３３は、後の工程において、シリサイド領域を形成するためのシリサイド保護膜としても機能する。
なお、図９においては、背景技術として説明した従来の半導体装置と同様に、ゲート電極１１３直下の領域のシリコン界面と、ゲート電極１１３直下ではない領域（素子分離膜１０２を除く）とで、段差が生じている。但し、本実施の形態では、ｐ−オフセット領域１２２および拡散領域１２３においては、フォトレジスト１３２で覆われた状態でＴＥＯＳ膜１３１のエッチバックが行われるので、ゲート電極１１３直下の領域と同様に、シリコン層がオーバーエッチされない。従って、ｐ−オフセット領域１２２および拡散領域１２３におけるシリコン界面の高さは、ゲート電極１１３直下におけるシリコン界面の高さと等しくなる。
次に、図１０に示されるように、フォトレジスト１３２を除去して、基板１０１上にフォトレジスト１３４を形成し写真製版により部分的に開口させた後に、上方から高濃度のＰおよびＡｓを注入しｎ＋ソースドレイン領域１３５（第二領域）を形成する。これにより、基板１０１上のうちフォトレジスト１３４が開口され且つゲート構造１１１が配置されていない領域（図６においてＬＤＤ領域１２５が形成される領域と同じ）にｎ＋ソースドレイン領域１３５が形成される。
次に、図１１に示されるように、基板１０１上にフォトレジスト１４１を形成し写真製版により部分的に開口させた後に、上方からＢＦ2 +を注入しｐ＋ソースドレイン領域１４２を形成する。これにより、基板１０１上のうちフォトレジスト１４１が開口され且つゲート構造１１１およびコンタミ保護膜１３３が配置されていない領域（ｎＭＯＳ領域２０２のｎウェル１０４のゲート電極１１３外側およびＨＶｐＭＯＳ領域３００の左端のｐウェル１０６の全部およびＨＶｐＭＯＳ領域３００の右端のｎウェル１０４の中央付近および抵抗領域４００の両端）にｐ＋ソースドレイン領域１４２が形成される。
次に、図１２に示されるように、フォトレジスト１４１を除去した後に、上方からＴｉＮやＣｏ等のシリサイド材料をスパッタにより添加する。これにより、基板１０１のうちコンタミ保護膜１３３が形成されていない領域にシリサイド領域（図示しない）が形成される。上述したように、本実施の形態においては、コンタミから保護すべき領域とシリサイド化されない領域とが一致しているので、コンタミ保護膜１３３がシリサイド保護膜としても機能する。従って、１種類のマスクにより形成されるフォトレジスト１３２を用いて、コンタミ保護およびシリサイド保護の両方を行うことが可能となる。これにより、マスクの種類を低減し製造コストを低減することが可能となる。一般的に、半導体装置の製造プロセスにおいては、主に電極の低抵抗化を目的としてソースドレイン領域上に金属シリサイドが形成されるが、ソースドレイン領域以外の活性領域において、シリサイド化されない領域がコンタミから保護すべき領域に一致している場合に、上記のような効果を奏する。
このように、本実施の形態に係る半導体装置の製造方法においては、低濃度注入領域としてのｐ−オフセット領域１２２および拡散領域１２３に、ＴＥＯＳ膜１３１からなるコンタミ保護膜１３３を形成する。従って、０．２５μｍのＣＭＯＳルールをベースにした半導体装置において、低濃度注入領域としてのｐ−オフセット領域１２２および拡散領域１２３を、ｎウェル１０４やｎ＋ソースドレイン領域１３５の形成時に高濃度に注入されたＰ等のコンタミから保護することができる。よって、活性領域における拡散層の濃度・不純物プロファイルのバラツキを低減し、拡散抵抗の抵抗値バラツキや耐圧不良等のトラブルを防ぐことができる。
また、本実施の形態に係る半導体装置の製造方法においては、低濃度注入領域としてのｐ−オフセット領域１２２および拡散領域１２３を形成するためのマスク（すなわちフォトレジスト１２１の開口に用いるマスク）を、コンタミ保護膜１３３を形成するために（すなわちフォトレジスト１３２の開口に）流用する。従って、工程数やマスクの種類を低減し製造コストを低減することができるという効果を奏する。
また、本実施の形態に係る半導体装置の製造方法においては、コンタミから保護すべき領域とシリサイド化されない領域とが一致する場合に、シリサイド化に用いるマスクを、コンタミ保護膜１３３の形成に流用する。従って、工程数やマスクの種類をさらに低減し製造コストを低減することができるという効果を奏する。
＜実施の形態２＞
実施の形態１においては、低濃度不純物を注入することによりｐ−オフセット領域１２２および拡散領域１２３を同時に形成し、この注入に用いるマスクをコンタミ保護膜１３３の形成に流用する。しかし、ｐ−オフセット領域１２２および拡散領域１２３に限らず、その他の一般的な低濃度注入領域を形成するために用いるマスクを、コンタミ保護膜１３３の形成に流用してもよい。また、この低濃度注入領域は、複数個（複数種）が別々の工程で形成されてもよい。実施の形態２に係る半導体装置の製造方法においては、２種類の低濃度注入領域を別々の工程で基板１０１上に形成する場合について説明する。
まず、図１３に示されるように、半導体からなる基板１０１上に、フィールド酸化、写真製版、エッチング、およびレジスト除去等を順に行うことにより、素子分離膜１０２を形成する。これにより、基板１０１は、ＣＭＯＳ素子が形成されるＣＭＯＳ領域２００と不純物濃度が低くコンタミからの保護が必要な活性領域５００，６００と、不純物濃度が高くコンタミからの保護が不要な（コンタミの原因となる）活性領域７００とに分離される。また、ＣＭＯＳ領域２００は、さらに、ｐＭＯＳ領域２０１とｎＭＯＳ領域２０２とに分離される。
次に、図１４に示されるように、基板１０１上にフォトレジスト１０３を形成し写真製版により部分的に開口させた後に、上方からＢおよび高濃度のＰを注入しｎウェル１０４を形成する。これにより、基板１０１上のうちフォトレジスト１０３が開口された領域（ｎＭＯＳ領域２０２の全部および活性領域７００の全部）にｎウェル１０４（第二領域）が形成される。
次に、図１５に示されるように、フォトレジスト１０３を除去して、基板１０１上にフォトレジスト１０５を形成し写真製版により部分的に開口させた後に、上方からＢを注入しｐウェル１０６を形成する。これにより、基板１０１上のうちフォトレジスト１０５が開口された領域（ｐＭＯＳ領域２０１の全部）にｐウェル１０６が部分的に形成される。
次に、図１６に示されるように、基板１０１上に、ゲート酸化、シリコン堆積、写真製版、エッチング、およびレジスト除去等を順に行うことにより、ゲート酸化膜１１２およびゲート電極１１３を、ｐＭＯＳ領域２０１およびｎＭＯＳ領域２０２に、部分的に形成する。なお、ゲート酸化膜１１２およびゲート電極１１３は、ｐＭＯＳ領域２０１およびｎＭＯＳ領域２０２においては、中央付近に配置される。
次に、図１７に示されるように、基板１０１上にフォトレジスト１２１ａを形成し写真製版により部分的に開口させた後に、上方から低濃度のＢを注入し低濃度領域１５２を形成する。これにより、基板１０１上のうちフォトレジスト１２１ａが開口された領域に低濃度注入領域１５２（活性領域５００の全部）が部分的に形成される。
次に、図１８に示されるように、フォトレジスト１２１ａを除去して、基板１０１上にフォトレジスト１２１ｂを形成し写真製版により部分的に開口させた後に、上方から低濃度のＰを注入し低濃度領域１５３を形成する。これにより、基板１０１上のうちフォトレジスト１２１ｂが開口された領域に低濃度注入領域１５３（活性領域６００の全部）が部分的に形成される。
低濃度領域１５２，１５３は、上述したように、コンタミから保護される必要がある。本実施の形態においては、後の工程において、低濃度領域１５２，１５３に、フォトレジスト１３２を用いてコンタミ保護膜１３３を形成する。従って、このフォトレジスト１２１ａ，１２１ｂを形成するためにそれぞれ用いられたマスクは、フォトレジスト１３２を形成するために用いることが可能である（すなわち、フォトレジスト１２１ａを形成するために用いられたマスクとフォトレジスト１２１ｂを形成するために用いられたマスクとを組み合わせることにより、フォトレジスト１２１とはポジ−ネガ型が逆のフォトレジスト１３２を形成することが可能である）。すなわち、低濃度領域１５２，１５３は、本発明に係る第一領域に対応する。
次に、図１９に示されるように、フォトレジスト１２１を除去して、基板１０１上にフォトレジスト１２４を形成し写真製版により部分的に開口させた後に、上方からＮ2およびＡｓを注入しＬＤＤ領域１２５を形成する。これにより、基板１０１上のうちフォトレジスト１２４が開口され且つゲート電極１１３が配置されていない領域（ｐＭＯＳ領域２０１のｐウェル１０６のゲート電極１１３外側）にＬＤＤ領域１２５が部分的に形成される。
次に、図２０に示されるように、フォトレジスト１２４を除去して、基板１０１上にＴＥＯＳ膜１３１を厚み１０００Å以上で全面的に形成する。なお、このＴＥＯＳ膜１３１は、後の工程において、サイドウォール１１４およびコンタミ保護膜１３３を形成するためのものである。また、ＴＥＯＳに限らず、ＮＳＧ等からなる他の酸化膜を用いてもよい。
次に、図２１に示されるように、ＴＥＯＳ膜１３１上にフォトレジスト１３２を形成し写真製版により部分的に残るように除去する。このフォトレジスト１３２は、上述したようにフォトレジスト１２１ａ，１２１ｂを形成するためのマスクを流用して形成できるので、フォトレジスト１２１ａ，１２１ｂ，１３２は、２種類のマスクにより形成が可能である。これにより、マスクの種類を低減し製造コストを低減することが可能となる。
次に、図２２に示されるように、ＴＥＯＳ膜１３１を、フォトレジスト１３２直下を除きエッチバックする。これにより、フォトレジスト１３２直下にコンタミ保護膜１３３が形成されるとともに、ゲート電極１１３の側面にサイドサイドウォール１１４が形成される。すなわち、ゲート酸化膜１１２とゲート電極１１３とサイドサイドウォール１１４とからなるゲート構造１１１が形成される。なお、本実施の形態においては、コンタミ保護膜１３３が形成される領域（すなわち低濃度領域１５２，１５３）は、シリサイド化されない領域と一致するものとする。従って、このコンタミ保護膜１３３は、後の工程において、シリサイド領域を形成するためのシリサイド保護膜としても機能する。
次に、図２３に示されるように、フォトレジスト１３２を除去して、基板１０１上にフォトレジスト１３４を形成し写真製版により部分的に開口させた後に、上方から高濃度のＰおよびＡｓを注入しｎ＋ソースドレイン領域１３５（第二領域）を形成する。これにより、基板１０１上のうちフォトレジスト１３４が開口され且つゲート構造１１１が配置されていない領域（図１９においてＬＤＤ領域１２５が形成される領域と同じ）にｎ＋ソースドレイン領域１３５が部分的に形成される。
次に、図２４に示されるように、基板１０１上にフォトレジスト１４１を形成し写真製版により部分的に開口させた後に、上方からＢＦ2 +を注入しｐ＋ソースドレイン領域１４２を形成する。これにより、基板１０１上のうちフォトレジスト１４１が開口され且つゲート構造１１１およびコンタミ保護膜１３３が配置されていない領域（ｎＭＯＳ領域２０２のｎウェル１０４のゲート電極１１３外側）にｐ＋ソースドレイン領域１４２が形成される。
次に、図２５に示されるように、フォトレジスト１４１を除去した後に、上方からＴｉＮやＣｏ等のシリサイド材料をスパッタにより添加する。これにより、基板１０１のうちコンタミ保護膜１３３が形成されていない領域にシリサイド領域（図示しない）が形成される。上述したように、本実施の形態においては、コンタミから保護すべき領域とシリサイド化されない領域とが一致しているので、コンタミ保護膜１３３がシリサイド保護膜としても機能する。従って、２種類のマスクにより形成されるフォトレジスト１３２を用いて、コンタミ保護およびシリサイド保護の両方を行うことが可能となる。これにより、マスクの種類を低減し製造コストを低減することが可能となる。
このように、本実施の形態に係る半導体装置の製造方法においては、実施の形態１に係るｐ−オフセット領域１２２および拡散領域１２３に限らず、その他の一般的な低濃度注入領域である活性領域５００，６００においても、実施の形態１を適用している。これにより、実施の形態１と同様の効果を奏する。
なお、上述においては、２種類の低濃度注入領域１５２，１５３を別々の工程で形成する場合について説明したが、２種類に限らず、３種類以上の低濃度注入領域を別々の工程で形成してもよい（勿論、１種類の低濃度注入領域を一工程で形成してもよい）。このような場合であっても、ｎ種類の低濃度注入領域を形成するために用いられたｎ種類のマスクそれぞれを組み合わせることにより、コンタミ保護膜１３３を形成するために用いることが可能である。
また、実施の形態１〜２においては、コンタミ保護膜１３３を、シリサイド領域や低濃度注入領域（ｐ−オフセット領域１２２、拡散領域１２３、および低濃度注入領域１５２，１５３）と共通のマスクを用いて形成する場合について説明したが、これに限らず、コンタミ保護膜１３３を、シリサイド領域や低濃度注入領域と別々のマスクを用いて別々の工程で形成してもよい。
実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。
符号の説明
１０１ 基板、１０２ 素子分離膜、１０３，１０５，１２１，１２４，１３２，１３４，１４１ フォトレジスト、１０４ ｎウェル、１０６ ｐウェル、１１１ ゲート構造、１１２ ゲート酸化膜、１１３ ゲート電極、１１４ サイドウォール、１２２ ｐ−オフセット領域、１２３ 拡散領域、１２５ ＬＤＤ領域、１３１ ＴＥＯＳ膜、１３３ コンタミ保護膜、１３５ ｎ＋ソースドレイン領域、１４２ ｐ＋ソースドレイン領域、１５２，１５３ 低濃度領域、２００ ＣＭＯＳ領域、２０１ ｐＭＯＳ領域、２０２ ｎＭＯＳ領域、３００ ＨＶｐＭＯＳ領域、４００ 抵抗領域、５００，６００，７００ 活性領域。

Claims (8)

  1. 半導体基板に１×１０17ｃｍ-3以下の低濃度で不純物を選択的に注入し第一領域を形成する第一領域形成工程と、
    前記第一領域上にコンタミネーション保護膜を形成するコンタミネーション保護膜形成工程と、
    前記第一領域形成工程および前記コンタミネーション保護膜形成工程よりも前あるいは後の少なくとも一方において、前記半導体基板に１×１０18ｃｍ-3以上の高濃度で不純物を選択的に注入し第二領域を形成する第二領域形成工程と
    を備える半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法であって、
    前記第一領域形成工程においては、所定のマスクを用いてフォトレジストが形成され、
    前記コンタミネーション保護膜形成工程においては、前記所定のマスクを用いて前記フォトレジストとはポジ−ネガ型が逆であるフォトレジストが形成される
    半導体装置の製造方法。
  3. 請求項１又は請求項２に記載の半導体装置の製造方法であって、
    前記コンタミネーション保護膜をシリサイド保護膜として用いて前記基板に選択的にシリサイド材料を注入する工程
    をさらに備える半導体装置の製造方法。
  4. 請求項１乃至請求項３のいずれかに記載の半導体装置の製造方法であって、
    前記第二領域形成工程においては、前記不純物としてリンが注入される
    半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法であって、
    前記第一領域は、高耐圧型電界効果トランジスタのオフセット領域または拡散抵抗領域の少なくとも一方を含む
    半導体装置の製造方法。
  6. 半導体基板上に選択的に形成され１×１０17ｃｍ-3以下の低い不純物濃度を有する第一領域と、
    前記半導体基板上に選択的に形成され１×１０18ｃｍ-3以上の高い不純物濃度を有し表面高さが前記第一領域より低く位置するソースドレイン領域と、
    を備える半導体装置。
  7. 請求項６に記載の半導体装置であって、
    前記ソースドレイン領域に近接して配置されたゲート電極の直下の領域は表面高さが前記第一領域に等しい
    半導体装置。
  8. 請求項６又は請求項７に記載の半導体装置であって、
    前記第一領域は、高耐圧型電界効果トランジスタのオフセット領域または拡散抵抗領域の少なくとも一方を含む半導体装置。
JP2006009471A 2006-01-18 2006-01-18 半導体装置およびその製造方法 Withdrawn JP2007194308A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006009471A JP2007194308A (ja) 2006-01-18 2006-01-18 半導体装置およびその製造方法
KR1020070003227A KR20070076441A (ko) 2006-01-18 2007-01-11 반도체장치 및 그 제조 방법
US11/623,473 US20070166969A1 (en) 2006-01-18 2007-01-16 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006009471A JP2007194308A (ja) 2006-01-18 2006-01-18 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007194308A true JP2007194308A (ja) 2007-08-02
JP2007194308A5 JP2007194308A5 (ja) 2009-02-26

Family

ID=38263752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006009471A Withdrawn JP2007194308A (ja) 2006-01-18 2006-01-18 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US20070166969A1 (ja)
JP (1) JP2007194308A (ja)
KR (1) KR20070076441A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015133398A (ja) * 2014-01-14 2015-07-23 富士通セミコンダクター株式会社 半導体集積回路装置及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7691701B1 (en) * 2009-01-05 2010-04-06 International Business Machines Corporation Method of forming gate stack and structure thereof
JP5332781B2 (ja) 2009-03-19 2013-11-06 富士通セミコンダクター株式会社 半導体装置の製造方法
KR101655269B1 (ko) * 2010-05-28 2016-09-07 삼성전자주식회사 무선통신시스템에서 자원분배 장치 및 방법
CN105374686A (zh) * 2014-09-02 2016-03-02 无锡华润上华半导体有限公司 一种ldmos器件的制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2545762B2 (ja) * 1990-04-13 1996-10-23 日本電装株式会社 高耐圧ｍｉｓトランジスタおよびこのトランジスタを有する相補型トランジスタの製造方法
JP3221766B2 (ja) * 1993-04-23 2001-10-22 三菱電機株式会社 電界効果トランジスタの製造方法
US5926714A (en) * 1996-12-03 1999-07-20 Advanced Micro Devices, Inc. Detached drain MOSFET
KR100244282B1 (ko) * 1997-08-25 2000-02-01 김영환 고전압 트랜지스터의 구조 및 제조 방법
JP4068746B2 (ja) * 1998-12-25 2008-03-26 株式会社ルネサステクノロジ 半導体集積回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015133398A (ja) * 2014-01-14 2015-07-23 富士通セミコンダクター株式会社 半導体集積回路装置及びその製造方法

Also Published As

Publication number Publication date
US20070166969A1 (en) 2007-07-19
KR20070076441A (ko) 2007-07-24

Similar Documents

Publication Publication Date Title
KR100463970B1 (ko) 반도체 장치 및 그 제조 방법
US7696033B2 (en) Method of fabricating complementary metal-oxide semiconductor (CMOS) thin film transistor (TFT)
JP2007194308A (ja) 半導体装置およびその製造方法
WO2006052791A2 (en) Insulation film semiconductor device and method
TW561612B (en) Electrostatic discharge protection apparatus and its manufacturing method
US6638804B2 (en) Method of manufacturing semiconductor device with high and low breakdown transistors
JPS60100469A (ja) 半導体装置
US20080233695A1 (en) Integration method of inversion oxide (TOXinv) thickness reduction in CMOS flow without added pattern
US6593214B1 (en) Method of manufacturing semiconductor device
US6720222B2 (en) Method of manufacturing semiconductor device
JP2006253499A (ja) 半導体装置およびその製造方法
US7059859B2 (en) Manufacturing method of semiconductor device
JP2008277320A (ja) 半導体装置の製造方法
KR20010098909A (ko) 가볍게 도핑된 레지스터를 이용하여 출력단계 정전기방전을 보호하는 방법
KR20010029874A (ko) 반도체 장치 및 그 제조 방법
US8766370B2 (en) Single metal dual dielectric CMOS device
JP6826795B2 (ja) 半導体素子の製造方法
JPH11345886A (ja) 半導体装置の静電破壊防止回路
US6399456B2 (en) Method of fabricating a resistor and a capacitor electrode in an integrated circuit
JP2008311515A (ja) 半導体装置および半導体装置の製造方法
JP2008235567A (ja) 半導体装置の製造方法および半導体装置
JP2005209836A (ja) 半導体装置の製造方法
JP2005109388A (ja) 半導体装置及びその製造方法
US20050161745A1 (en) CMOS device, method for fabricating the same and method for generating mask data
JP3918696B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090109

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090302